KR20000041071A - 다수의 정전압들/정전류들을 발생하는 단일의 테스트 보드 - Google Patents
다수의 정전압들/정전류들을 발생하는 단일의 테스트 보드 Download PDFInfo
- Publication number
- KR20000041071A KR20000041071A KR1019980056847A KR19980056847A KR20000041071A KR 20000041071 A KR20000041071 A KR 20000041071A KR 1019980056847 A KR1019980056847 A KR 1019980056847A KR 19980056847 A KR19980056847 A KR 19980056847A KR 20000041071 A KR20000041071 A KR 20000041071A
- Authority
- KR
- South Korea
- Prior art keywords
- constant
- test
- voltage
- voltages
- addresses
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명에 따른 테스트 보드는 전압 제어 회로부 및 정전압 및 정전류 발생 회로부를 포함한다. 상기 전압 제어 회로부는 어드레스 비교 회로, 디코더, 입력 버퍼, 전압 발생 회로, 스위치 신호 발생 회로부 그리고 측정 전압 및 전류 출력 회로부를 포함하며, 테스트 컨트롤러로부터의 테스트 활성화 신호, 복수 개의 어드레스들, 기입 신호, 센싱 신호 및 복수 비트의 데이터의 제어에 의해 복수 개의 전압들 및 복수 개의 스위치 신호들을 상기 정전압 및 정전류 발생 회로부로 공급한다. 상기 정전압 및 정전류 발생 회로부는 복수 개의 정전압 및 정전류 발생 회로들을 포함하며, 상기 전압 제어 회로부로부터의 상기 스위치 신호들의 제어에 의해 상기 전압들에 상응하는 복수 개의 정전압들이나 정전류들을 동시에 출력한다. 이로써, 많은 핀들을 가지는 집적 회로의 전기적 특성을 테스트하는 테스트 동작시, 하나의 테스트 보드가 복수 개의 정전압들이나 정전류들을 동시에 테스트 대상 회로로 공급함으로써, 테스트 시스템의 크기 및 테스트 비용을 줄이고 그리고 테스트 시스템의 유지 및 보수를 용이하게 할 수 있다.
Description
본 발명은 테스트 시스템(test system)에 관한 것으로서, 구체적으로는 집적 회로의 전기적 특성을 테스트하는 테스트 보드(test board)에 관한 것이다.
일반적으로 테스트 시스템은 많은 수의 옵션 보드(option board)들을 포함해서 테스트 대상 회로(device under test; 이하, DUT로 칭함)로 직류 전원을 공급하는 직류 전원 보드(DC source board), 상기 DUT로부터 출력되는 전압을 측정하는 전압 측정기(volt-meter), 멀티플렉서(multiplexer) 및 핸들러 인터페이스 보드(handler interface board) 등으로 구성된다.
도 1을 참조하면, 종래의 기술에 따른 테스트 시스템은 다수 개(예를 들어, 16 개)의 핀을 가지는 하나의 DUT(20)의 전기적 특성을 테스트하기 위해 하나의 정전압(Vforce)이나 정전류(Iforce)를 발생하는 테스트 보드들(1, 2, ..., 14, 15)을 DUT(20)의 각각의 핀들(PIN0, PIN1, ..., PIN14, PIN15)에 연결하여 정전압(Vforce)이나 정전류(Iforce)를 공급한다. 요즘 같이 현저히 발생되고 있는 반도체 장치의 특성상 많은 핀들을 가지는 집적 회로(integrated circuit; 이하, IC)의 전기적 특성을 테스트할 때에는 많은 수의 정전압(Vforce)이나 정전류(Iforce)를 발생하는 테스트 보드들이 요구된다. 현재와 같이, 하나의 정전압(Vforce)이나 정전류(Iforce)를 출력하는 테스트 보드로 많은 핀을 가지는 IC를 테스트할 때에는 그 핀의 수만큼의 테스트 보드들이 요구된다. 이로인해, 테스트 시스템의 크기가 커지고, 테스트 시스템의 유지 보수가 용이하지 않으며, 테스트 비용이 상승되고 그리고 테스트 시스템의 이동 및 설치가 용이하지 않은 문제점이 발생된다.
따라서 본 발명의 목적은 동시에 다수의 정전압들이나 정전류들을 발생하는 테스트 보드를 제공하는 것이다.
도 1은 일반적인 테스트 시스템을 보여주는 블록도;
도 2는 본 발명에 따른 테스트 시스템의 블록도;
도 3은 도 2의 전압 제어 회로부를 보여주는 블록도;
도 4는 도 2의 정전압 및 정전류 발생 회로부를 보여주는 블록도 및;
도 5은 도 4의 정전압 및 정전류 발생 회로의 상세 회로도이다.
*도면의 주요 부분에 대한 부호 설명
100 : 테스트 대상 회로 200 : PC
300 : 테스트 보드 310 : 전압 제어 회로부
320 : 정전압 및 정전류 발생 회로부
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 테스트 시스템은 테스트 대상 회로와; 상기 테스트 대상 회로의 전기적 특성을 테스트하기 위해 테스트 활성화 신호, 복수 비트의 어드레스들, 기입 신호, 센싱 신호 및 복수 비트의 데이터를 발생하는 테스트 컨트롤러와; 상기 테스트 동작 동안에, 상기 테스트 컨트롤러로부터의 상기 어드레스들, 기입 신호, 센싱 신호 및 상기 데이터에 따라 동시에 복수 개의 정전압들이나 정전류들을 선택적으로 발생하는 테스트 보드를 포함하되, 상기 테스트 보드는 상기 테스트 활성화 신호, 상기 어드레스들, 상기 기입 신호, 상기 센싱 신호 및 상기 데이터에 응답해서 복수 개의 전압들 및 복수 개의 스위치 신호들을 출력하는 전압 제어 수단 및, 상기 전압 제어 수단으로부터의 상기 전압들을 받아들이고 상기 스위치 신호들에 응답해서 동시에 복수 개의 상기 정전압들이나 상기 정전류들을 선택적으로 출력하는 정전압 및 정전류 발생 수단을 포함한다.
이 실시예에 있어서, 상기 전압 제어 수단은 상기 테스트 컨트롤러로부터의 상기 테스트 활성화 신호에 응답해서 입력되는 어드레스들과 내부에 저장된 어드레스들을 비교하여, 상기 어드레스들이 일치될 때, 원 샷 펄스 신호를 발생하는 어드레스 비교 회로와, 상기 테스트 컨트롤러로부터의 상기 기입 신호, 상기 센싱 신호 및 상기 원 샷 펄스 신호에 응답해서 외부로부터의 어드레스들을 디코딩한 디코딩 어드레스들을 발생하는 디코더와, 상기 원 샷 펄스에 응답해서 상기 테스트 컨트롤러로부터의 상기 데이터를 받아들이는 입력 버퍼와, 상기 디코딩 어드레스들 중 대응되는 디코딩 어드레스에 응답해서 상기 입력 버퍼로부터의 상기 데이터에 상응하는 복수 개의 전압들을 발생하는 전압 발생 회로와, 상기 디코딩 어드레스들 중 대응되는 디코딩 어드레스들에 응답해서 상기 입력 버퍼로부터의 상기 데이터에 상응하는 복수 개의 상기 스위치 신호들을 발생하는 스위치 신호 발생 회로부와, 상기 테스트 대상 회로로부터의 센싱 전압이나 센싱 전류들을 받아들이고 상기 디코딩 어드레스들 중 대응되는 디코딩 어드레스들에 응답해서 상기 입력 버퍼로부터의 상기 데이터에 상응하는 경로를 통해 상기 측정 전압이나 측정 전류들을 선택적으로 출력하는 측정 전압 및 전류 출력부를 포함한다.
이 실시예에 있어서, 상기 정전압 및 정전류 발생 수단은 상기 전압 제어 수단으로부터의 상기 전압들 중 대응되는 하나의 전압을 받아들이고, 상기 스위치 신호들 중 대응되는 하나의 스위치 신호에 응답해서 상기 정전압이나 상기 정전류를 선택적으로 출력하는 복수 개의 정전압 및 정전류 발생 회로들을 포함한다.
(작용)
이와 같은 장치에 의해서, 하나의 테스트 보드가 다수의 정전압들 및 정전류들을 동시에 발생함으로써, 테스트 시스템의 크기와 테스트 비용을 절감시키고 그리고 테스트 시스템의 유지 보수를 용이하게 할 수 있다.
(실시예)
이하 본 발명의 실시예에 따른 참조도면 도 2 내지 도 5에 의거하여 상세히 설명한다.
도 2를 참조하면, 본 발명의 신규한 테스트 보드는 전압 제어 회로부(310) 및 정전압 및 정전류 발생 회로부(320)를 포함한다. 상기 전압 제어 회로부(310)는 어드레스 비교 회로(311), 디코딩 회로(312), 입력 버퍼(313), 전압 발생 회로(314), 스위치 신호 발생 회로부(315) 그리고 측정 전압 및 전류 출력 회로부(316)를 포함하며, 테스트 컨트롤러(100)로부터의 테스트 활성화 신호(TEN), 복수 개의 어드레스들(A0, A1, A10, A11), 기입 신호(IOW), 센싱 신호(IOR) 및 복수 비트의 데이터(D0, D1, ..., D6, D7)의 제어에 의해 복수 개의 전압들(VP0, VP1, ..., VP14, VP15) 및 복수 개의 스위치 신호들(SCON0, SCON1, ..., SCON14, SCON15)을 상기 정전압 및 정전류 발생 회로부(320)로 공급한다. 상기 정전압 및 정전류 발생 회로부(320)는 복수 개의 정전압 및 정전류 발생 회로들(321a)을 포함하며, 상기 전압 제어 회로부(310)로부터의 상기 스위치 신호들(SCON0, SCON1, ..., SCON14, SCON15)의 제어에 의해 상기 전압들(VP0, VP1, ..., VP14, VP15)에 상응하는 복수 개의 정전압(Vforce)들이나 정전류(Iforce)들을 동시에 출력한다. 이로써, 많은 핀들을 가지는 집적 회로의 전기적 특성을 테스트하는 테스트 동작시, 하나의 테스트 보드가 복수 개의 정전압(Vforce)들이나 정전류(Iforce)들을 동시에 테스트 대상 회로로 공급함으로써, 테스트 보드가 시스템의 크기 및 테스트 비용을 줄이고 그리고 테스트 시스템의 유지 및 보수를 용이하게 할 수 있다.
도 2를 참조하면, 본 발명에 따른 테스트 시스템은 테스트 대상 회로(100, 이하, DUT), 테스트 컨트롤러(200, 예를 들어, personal computer; 이하 PC), 테스트 보드(300) 및 측정 회로(400)를 포함한다. 상기 DUT(100)는 복수 개(예를 들어, 16개)의 입출력 핀들(PIN0, PIN1, ..., PIN14, PIN15)을 포함한다. 상기 PC(200)는 상기 DUT(100)의 전기적 특성을 테스트하기 위해 테스트 활성화 신호(TEN), 복수 개의 어드레스들(A0, A1, A10, A11), 기입 신호(IOW), 센싱 신호(IOR) 및 복수 비트의 데이터(D0, D1, ..., D6, D7)를 상기 테스트 보드(300)로 공급한다. 상기 테스트 보드(300)는 전압 제어 회로부(310) 그리고 정전압 및 정전류 발생 회로부(320)를 포함한다.
상기 전압 제어 회로부(310)는 상기 PC(200)로부터의 테스트 활성화 신호(TEN), 복수 개의 어드레스들(A0, A1, A10, A11), 기입 신호(IOW), 센싱 신호(IOR) 및 복수 비트의 데이터(D0, D1, ..., D6, D7)에 응답해서 복수 개의 전압들(VP0, VP1, ..., VP14, VP15) 및 복수 개의 스위치 신호들(SCON0, SCON1, ..., SCON14, SCON15)을 상기 정전압 및 정전류 발생 회로부(320)로 공급한다. 상기 정전압 및 정전류 발생 회로부(320)는 복수 개의 정전압 및 정전류 발생 회로들(321a)을 포함하며, 상기 전압 제어 회로부(310)로부터의 상기 스위치 신호들(SCON0, SCON1, ..., SCON14, SCON15)의 제어에 의해 상기 전압들(VP0, VP1, ..., VP14, VP15)에 상응하는 동시에 복수 개의 정전압(Vforce)이나 정전류(Iforce)들을 선택적으로 출력한다.
도 3을 참조하면, 상기 전압 제어 회로부(310)는 어드레스 비교 회로(311), 디코딩 회로(312), 입력 버퍼(313), 전압 발생 회로(314), 스위치 신호 발생 회로부(315) 및 측정 전압 및 전류 출력 회로부(316)를 포함한다. 상기 어드레스 비교 회로(311)는 어드레스 비교기(311a) 및 어드레스 저장 회로(311b)를 포함한다. 상기 어드레스 비교기(311a)는 상기 PC(200)로부터의 상기 테스트 활성화 신호(TEN)의 제어에 의해 상기 PC(200)로부터 공급되는 어드레스들(A4, A5, ..., A10, A11)과 상기 어드레스 저장 회로(311b)에 저장된 어드레스들(A4, A5, ..., A10, A11)을 비교하여, 상기 어드레스들(A4, A5, ..., A10, A11)이 일치될 때, 소정의 활성화 구간을 가지는 원 샷 펄스 신호(one shot pulse signal; PULSE, 이하, 펄스 신호라 칭함)를 발생한다.
상기 디코딩 회로(312)는 앤드 게이트(312a) 및 디코더(312b)를 포함한다. 상기 앤드 게이트(312a)는 상기 PC(200)로부터의 상기 기입 신호(IOW) 및 상기 센싱 신호(IOR)를 조합한 조합 신호(COM1)를 상기 디코더(312b)로 공급한다. 상기 디코더(312b)는 상기 어드레스 비교 회로(311)로부터의 상기 펄스 신호(PULSE) 및 상기 앤드 게이트(312a)로부터의 상기 조합 신호(COM1)의 제어에 의해 상기 PC(200)로부터의 어드레스들(A0, A1, A2, A3)을 디코딩한 디코딩 어드레스들(DA0, DA1, DA3, DA4 DA5)을 출력한다. 상기 입력 버퍼(313)는 상기 어드레스 비교 회로(311)로부터의 상기 펄스 신호(PULSE)의 제어에 의해 상기 PC(200)로부터의 상기 데이터(D0, D1, ..., D6, D7)를 버퍼링한다.
상기 전압 발생 회로(314)는 8 개의 래치 회로들(314a) 및 8 개의 디지털-아날로그 변환기들(314b)을 포함한다. 상기 래치 회로들(314a)은 상기 디코딩 회로(312)로부터의 상기 디코딩 어드레스(DA0)의 제어에 의해 상기 입력 버퍼(313)로부터의 데이터(D0, D1, ..., D6, D7)를 래치한다. 상기 디지털-아날로그 변환기들(314b)은 상기 래치 회로(314a)에 저장된 데이터(DL0, DL1, ..., DL6, DL7)의 제어에 의해 상기 입력 버퍼(313)로부터의 상기 데이터(D0, D1, ..., D6, D7)에 상응하는 전압 레벨을 가지는 16 개의 아날로그 성분의 전압들(VP0, VP1, ..., VP14, VP15)을 출력한다.
상기 스위치 신호 발생 회로부(315)는 제 1, 제 2 및 제 3 스위치 신호 발생 회로들(315a, 315b, 315c)을 포함한다. 상기 제 1 및 제 2 스위치 신호 발생 회로들(315a, 315b)은 각각 8 개의 래치 회로들(L1, L2), 8 개의 인버터들(I1, I2), 8 개의 구동 회로들(D1, D2) 및 8 개의 스위치 제어 회로들(SC1, SC2)을 포함한다. 상기 제 3 스위치 신호 발생 회로(315c)는 8 개의 구동 회로들(D3) 및 8 개의 스위치 제어 회로들(SC3)을 포함한다. 상기 각 래치 회로들(L1, L2)은 상기 디코딩 어드레스들(DA1, DA2)의 제어에 의해 상기 입력 버퍼(313)로부터의 데이터(D0, D1, ..., D6, D7)를 래치한다. 상기 각 인버터들(I1, I2)은 상기 래치 회로들(L1, L2)에 래치된 데이터(D0, D1, ..., D6, D7)를 반전시킨다.
상기 각 구동 회로들(D1, D2)은 상기 인버터들(I1, I2)에 의해 반전된 데이터( 0, 1, ..., 6, 7)의 제어에 의해 구동 신호들(DR0, DR1, ..., DR6, DR7, D8 D9 ..., D14, D15)을 출력한다. 상기 각 스위치 제어 회로들(SC1, SC2)은 상기 구동 회로들(D1, D2)로부터의 상기 구동 신호들(DR0, DR1, ..., DR6, DR7)의 제어에 의해 제 1 및 제 2 그룹들의 스위치 신호들(SCON0, SCON1, ..., SCON6, SCON7, SCON8, SCON9, ..., SCON14, SCON15)을 출력한다. 상기 제 3 스위치 신호 발생 회로(315c)의 상기 구동 회로(D3)는 상기 디코딩 회로(312)로부터의 상기 디코딩 어드레스(DA3) 및 상기 입력 버퍼(313)로부터의 상기 데이터(D0, D1, ..., D6, D7)의 제어에 의해 구동 신호들(D16, D17, ..., D22, D23)을 출력한다. 상기 스위치 제어 회로(SC3)는 상기 구동 회로(D3)로부터의 상기 구동 신호들(D16, D17, ..., D22, D23)의 제어에 의해 스위치 신호들(SCON16, SCON17, ..., SCON22, SCON23)을 출력한다.
상기 측정 전압 및 전류 출력 회로부(316)는 상기 제 1 및 제 2 멀티플렉서들(316a, 316b) 및 제 1 제 2, 및 제 3 스위치 회로들(316c, 316d, 316e)을 포함한다. 상기 제 1 및 제 2 멀티플렉서들(316a, 316b)은 상기 디코딩 회로(312)로부터의 상기 디코딩 어드레스들(DA4, DA5) 및 상기 입력 버퍼(313)로부터의 상기 데이터(D0, D1, ..., D6, D7)의 제어에 의해 제 1 및 제 2 그룹들의 선택 신호들(SEL0, SEL1 ..., SEL6 SEL7, SEL8, SEL9, ..., SEL14, SEL15)을 출력한다. 상기 제 1 및 제 2 스위치 회로들(316c, 316d)은 상기 멀티플렉서들(316a, 316b)로부터의 상기 제 1 및 제 2 그룹들의 선택 신호들(SEL0, SEL1 ..., SEL6 SEL7, SEL8, SEL9, ..., SEL14, SEL15)의 제어에 의해 측정 회로(400)으로부터의 측정 전압들(V-M) 및 측정 전류들(I-M)을 상기 제 3 스위치 회로(316e)로 선택적으로 전달한다. 상기 제 1 스위치 회로(316e)는 상기 스위치 신호 발생 회로부(315)로부터의 상기 스위치 신호들(SCON16, SCON17, ..., SCON22, SCON23)의 제어에 의해 상기 제 1 및 제 2 스위치 회로들(316c, 316d)로부터의 상기 측정 전압들(V-M) 및 상기 측정 전류들(I-M) 중 하나를 외부(예를 들어, PC)로 출력한다.
도 4 및 도 5를 참조하면, 상기 정전압 및 정전류 발생 회로부(320)는 정전압 및 정전류 발생 회로부(321) 및 센싱 전압 및 전류 출력 회로부(322)를 포함한다. 상기 정전압 및 정전류 발생 회로부(321)는 복수 개의 정전압 및 정전류 발생 회로들(321a)을 포함한다. 상기 각 정전압 및 정전류 발생 회로들(321a)은 상기 전압 제어 회로부(310)로부터의 상기 전압들(VP0, VP1, ..., VP14, VP15) 중 대응되는 전압(VP)을 받아들이고, 상기 제 1 그룹의 스위치 신호들(SCON0, SCON1, ..., SCON6, SCON7) 중 대응되는 스위치 신호(SCON)의 제어에 의해 각각 소정의 전압 레벨들을 가지는 정전압들(Vforce0, Vforce1, ..., Vforce14, Vforce15)이나 일정한 전하들의 흐름이 유지되는 정전류들(Iforce0, Iforce1, ..., Iforce14, Iforce15)을 선택적으로 출력하고 그리고 상기 DUT(100)로부터 출력되는 센싱 전압들(Vsense0, Vsense1, ..., Vsense14, Vsense15)이나 센싱 전류들(Isense0, Isense1, ..., Isense14, Isense15)을 상기 센싱 전압 및 전류 출력 회로부(322)로 공급한다.
상기 센싱 전압 및 전류 출력 회로부(322)는 16 개의 멀티 플렉서들(322a, 322c)과 스위치 회로들(322b, 322d)을 포함하며, 상기 전압 제어 회로부(310)로부터의 상기 제 2 그룹의 스위치 신호들(SEL8, SEL9, ..., SEL14, SEL15)의 제어에 의해 상기 정전압 및 정전류 발생 회로부(321)로부터의 센싱 전압들(Vsense0, Vsense1, ..., Vsense14, Vsense15)이나 센싱 전류들(Isense0, Isense1, ..., Isense14, Isense15)을 중 선택되는 센싱 전압(Vsense)이나 센싱 전류(Isense)를 상기 측정 회로(400)로 공급한다.
상기 각 정전압 및 정전류 발생 회로들(321a)은 증폭 회로들(AMP1, AMP2, AMP3, AMP5, AMP6), 저항(R1), 검출 회로(DET), 스위치(S) 및 LED(L)를 포함한다. 상기 증폭 회로(AMP1)는 증폭기(OP1) 및 저항들(R2, R3)을 포함하며, 상기 전압 제어 회로부(310)의 전압 발생 회로(314)로부터의 대응되는 전압(VP)을 반전시킨다. 상기 증폭 회로(AMP2)는 증폭기(OP2) 및 저항들(R4, R5)을 포함하며, 상기 증폭 회로(AMP1)에 의해서 반전된 전압( )과 상기 스위치 회로(S)를 통해 공급되는 센싱 전압(Vsense)을 가산하여 반전시킨다. 상기 증폭 회로(AMP3)는 증폭기(OP3), 저항(R6) 및 커패시터들(C1, C2)을 포함하며, 상기 증폭 회로(AMP2)로부터 출력되는 전압(VP')을 적분한다. 상기 증폭 회로(AMP4)는 증폭기(OP4) 및 저항들(R7, R8)을 포함하며, 상기 증폭 회로(AMP3)로부터 출력되는 전압( '')을 반전시켜 상기 저항(R1)으로 공급한다.
상기 검출 회로(DET)는 상기 증폭 회로(AMP4)로부터의 전압(VP'')이 인가되는 상기 저항(R1)의 일 단자와 타 단자의 전압(VP''/R1=Vforce)을 비교하여 상기 DUT(100)로 공급되는 전류의 크기를 검출한다. 상기 LED(L)는 입/출력 단자들이 교차 연결된 다이오드들(D1, D2)을 포함하며, 상기 DUT(100)로부터의 과도한 전압이나 전류의 흐름으로부터 상기 정전압 및 정전류 발생 회로들(321a)을 보호하는 기능을 수행한다. 상기 증폭 회로(AMP5)는 상기 DUT(100)로부터의 센싱 전압(Vsense)과 상기 증폭 회로(AMP2)의 전압을 비교한다. 상기 증폭 회로(AMP6)는 상기 검출 회로(DET)로부터의 검출된 센싱 전류(Isense)에 상응하는 센싱 전압(Vsense')을 반전시킨다. 상기 스위치 회로(S)는 상기 전압 제어 회로부(310)로부터의 상기 스위치 신호(SCON)의 제어에 의해 상기 증폭 회로들(AMP5, AMP6)로부터의 센싱 전압들(Vsense, Vsense') 중 하나를 상기 증폭 회로(AMP2)의 입력 단자로 선택적으로 공급한다. 이로써, 상기 정전압(Vforce)은 상기 스위치 회로(S)를 통해 공급되는 센싱 전압(Vsense, Vsense')과 상기 증폭 회로(AMP1)로부터의 전압( )이 가산되어 일정한 전압 레벨로 유지된다.
이하 도 3 내지 도 5를 참조하여, 본 발명에 따른 테스트 보드의 동작이 설명된다.
도 3 내지 도 5를 참조하면, 상기 테스트 보드는 상기 PC(200)로부터 테스트 동작을 알리는 상기 테스트 활성화 신호(TEN), 상기 어드레스들(A0, A1, ..., A10, A11), 상기 기입 및 센싱 신호들(IOW, IOR) 및 데이터(D0, D1, ...,D6, D7)가 입력되면, 상기 어드레스들(A0, A1, ..., A10, A11) 및 상기 데이터(D0, D1, ...,D6, D7)에 대응되는 16 개의 정전압(Vforce)들이나 정전류(Vforce)들을 출력한다. 상기 전압 제어 회로부(310)는 상기 테스트 활성화 신호(TEN), 상기 어드레스들(A0, A1, ..., A10, A11), 상기 기입 및 센싱 신호들(IOW, IOR) 및 데이터(D0, D1, ...,D6, D7)에 응답해서 16 개의 전압들(VP0, VP1, ..., VP14, VP15) 및 스위치 신호들(SCON0, SCON1, ...SCON14, SCON15)을 상기 정전압 및 정전류 발생 회로부(320)로 공급한다.
상기 정전압 및 정전류 발생 회로부(320)의 상기 각 정전압 및 정전류 발생 회로들(321a)은 상기 전압들(VP0, VP1, ..., VP14, VP15) 중 대응되는 하나의 전압(VP)을 받아들이고 상기 스위치 신호들(SCON0, SCON1, ...SCON14, SCON15) 중 대응되는 하나의 스위치 신호(SCON)의 제어에 의해 임의의 전압 레벨을 가지는 정전압(Vforce)이나 일정한 전하들의 흐름이 유지되는 정전류(Iforce)를 발생한다. 상기 각 정전압 및 정전류 발생 회로들(321a)로부터의 정전압(Vforce)들은 상기 증폭 회로들(AMP1, AMP2, AMP3, AMP4, AMP5)로 형성된 루프(Loop)에 의해 발생되며, 정전류(Iforce)들은 상기 증폭 회로들(AMP1, AMP2, AMP3, AMP4, AMP6) 및 검출 회로(DET)로 형성된 루프에 의해 발생된다. 이로써, 본 발명에 따른 테스트 보드는 테스트 동작시, 임의의 전압 레벨들을 가지는 16 개의 정전압(Vforce)들이나 정전류(Iforce)들을 동시에 테스트 대상 회로로 공급한다.
상기한 바와 같이, 많은 핀들을 가지는 집적 회로의 전기적 특성을 테스트하는 테스트 동작시, 동시에 16 개의 정전압(Vforce)들이나 정전류(Iforce)들을 동시에 상기 DUT(100)로 공급함으로써, 테스트 시스템의 크기 및 테스트 비용을 줄이고 그리고 테스트 시스템의 유지 및 보수를 용이하게 할 수 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화 및 변경이 가능함은 물론이다.
상기한 바와 같이, 많은 핀들을 가지는 집적 회로의 테스트 동작시, 동시에 복수 개의 정전압들이나 정전류들을 테스트 대상 회로로 공급함으로써, 테스트 시스템의 크기 및 테스트 비용을 줄이고 그리고 테스트 시스템의 유지 및 보수를 용이하게 할 수 있다.
Claims (3)
- 테스트 대상 회로와;상기 테스트 대상 회로의 전기적 특성을 테스트하기 위해 테스트 활성화 신호, 복수 비트의 어드레스들, 기입 신호, 센싱 신호 및 복수 비트의 데이터를 발생하는 테스트 컨트롤러와;상기 테스트 동작 동안에, 상기 테스트 컨트롤러로부터의 상기 어드레스들, 기입 신호, 센싱 신호 및 상기 데이터에 따라 동시에 복수 개의 정전압들이나 정전류들을 선택적으로 발생하는 테스트 보드를 포함하되,상기 테스트 보드는,상기 테스트 활성화 신호, 상기 어드레스들, 상기 기입 신호, 상기 센싱 신호 및 상기 데이터에 응답해서 복수 개의 전압들 및 복수 개의 스위치 신호들을 출력하는 전압 제어 수단 및,상기 전압 제어 수단으로부터의 상기 전압들을 받아들이고 상기 스위치 신호들에 응답해서 동시에 복수 개의 상기 정전압들이나 상기 정전류들을 선택적으로 출력하는 정전압 및 정전류 발생 수단을 포함하는 테스트 시스템.
- 제 1항에 있어서,상기 전압 제어 수단은,상기 테스트 컨트롤러로부터의 상기 테스트 활성화 신호에 응답해서 입력되는 어드레스들과 내부에 저장된 어드레스들을 비교하여, 상기 어드레스들이 일치될 때, 원 샷 펄스 신호를 발생하는 어드레스 비교 회로와,상기 테스트 컨트롤러로부터의 상기 기입 신호, 상기 센싱 신호 및 상기 원 샷 펄스 신호에 응답해서 외부로부터의 어드레스들을 디코딩한 디코딩 어드레스들을 발생하는 디코더와,상기 원 샷 펄스에 응답해서 상기 테스트 컨트롤러로부터의 상기 데이터를 받아들이는 입력 버퍼와,상기 디코딩 어드레스들 중 대응되는 디코딩 어드레스에 응답해서 상기 입력 버퍼로부터의 상기 데이터에 상응하는 복수 개의 전압들을 발생하는 전압 발생 회로와,상기 디코딩 어드레스들 중 대응되는 디코딩 어드레스들에 응답해서 상기 입력 버퍼로부터의 상기 데이터에 상응하는 복수 개의 상기 스위치 신호들을 발생하는 스위치 신호 발생 회로부와,상기 테스트 대상 회로로부터의 센싱 전압이나 센싱 전류들을 받아들이고 상기 디코딩 어드레스들 중 대응되는 디코딩 어드레스들에 응답해서 상기 입력 버퍼로부터의 상기 데이터에 상응하는 경로를 통해 상기 측정 전압이나 측정 전류들을 선택적으로 출력하는 측정 전압 및 전류 출력부를 포함하는 테스트 보드.
- 제 1항에 있어서,상기 정전압 및 정전류 발생 수단은,상기 전압 제어 수단으로부터의 상기 전압들 중 대응되는 하나의 전압을 받아들이고, 상기 스위치 신호들 중 대응되는 하나의 스위치 신호에 응답해서 상기 정전압이나 상기 정전류를 선택적으로 출력하는 복수 개의 정전압 및 정전류 발생 회로들을 포함하는 테스트 보드.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980056847A KR100317040B1 (ko) | 1998-12-21 | 1998-12-21 | 다수의정전압들/정전류들을 발생하는 단일의 테스트 보드 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980056847A KR100317040B1 (ko) | 1998-12-21 | 1998-12-21 | 다수의정전압들/정전류들을 발생하는 단일의 테스트 보드 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000041071A true KR20000041071A (ko) | 2000-07-15 |
KR100317040B1 KR100317040B1 (ko) | 2002-02-28 |
Family
ID=19564307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980056847A KR100317040B1 (ko) | 1998-12-21 | 1998-12-21 | 다수의정전압들/정전류들을 발생하는 단일의 테스트 보드 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100317040B1 (ko) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030094808A (ko) * | 2002-06-07 | 2003-12-18 | 이종길 | PC 기반 linear tester에서의 측정 및 릴레이 매트릭스보드 회로설계 기술 |
KR100483327B1 (ko) * | 2001-06-29 | 2005-04-14 | (주) 현대테크 | 전자 부품 및 모듈의 신뢰성 테스트에 이용되는 리니어테스트 장치 |
KR100496861B1 (ko) * | 2002-09-26 | 2005-06-22 | 삼성전자주식회사 | 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법 |
KR20180064292A (ko) * | 2016-12-02 | 2018-06-14 | 에스케이하이닉스 주식회사 | 반도체 소자 테스트 장비 및 테스트 방법 |
KR20180083364A (ko) * | 2015-11-10 | 2018-07-20 | 퀘리타우, 인크. | 내부 임피던스 매칭을 가진 펄스 전류 소스 |
KR102141806B1 (ko) * | 2019-04-24 | 2020-08-06 | 주식회사 엑시콘 | SoC 테스트 장치 |
WO2023063576A1 (ko) * | 2021-10-13 | 2023-04-20 | 테크위드유 주식회사 | 논리적 식별자를 이용하는 테스트 방법 및 스위치 ic |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100613402B1 (ko) * | 2004-10-01 | 2006-08-17 | 주식회사 맥사이언스 | 정전압-정전류 제어 전환형 펄스 전원 회로 |
-
1998
- 1998-12-21 KR KR1019980056847A patent/KR100317040B1/ko not_active IP Right Cessation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100483327B1 (ko) * | 2001-06-29 | 2005-04-14 | (주) 현대테크 | 전자 부품 및 모듈의 신뢰성 테스트에 이용되는 리니어테스트 장치 |
KR20030094808A (ko) * | 2002-06-07 | 2003-12-18 | 이종길 | PC 기반 linear tester에서의 측정 및 릴레이 매트릭스보드 회로설계 기술 |
KR100496861B1 (ko) * | 2002-09-26 | 2005-06-22 | 삼성전자주식회사 | 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법 |
KR20180083364A (ko) * | 2015-11-10 | 2018-07-20 | 퀘리타우, 인크. | 내부 임피던스 매칭을 가진 펄스 전류 소스 |
KR20180064292A (ko) * | 2016-12-02 | 2018-06-14 | 에스케이하이닉스 주식회사 | 반도체 소자 테스트 장비 및 테스트 방법 |
KR102141806B1 (ko) * | 2019-04-24 | 2020-08-06 | 주식회사 엑시콘 | SoC 테스트 장치 |
WO2023063576A1 (ko) * | 2021-10-13 | 2023-04-20 | 테크위드유 주식회사 | 논리적 식별자를 이용하는 테스트 방법 및 스위치 ic |
KR20230052434A (ko) * | 2021-10-13 | 2023-04-20 | 테크위드유 주식회사 | 논리적 식별자를 이용하는 테스트 방법 및 스위치 ic |
Also Published As
Publication number | Publication date |
---|---|
KR100317040B1 (ko) | 2002-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4439858A (en) | Digital in-circuit tester | |
US4806852A (en) | Automatic test system with enhanced performance of timing generators | |
US6456103B1 (en) | Apparatus for reducing power supply noise in an integrated circuit | |
US7245120B2 (en) | Predictive, adaptive power supply for an integrated circuit under test | |
US6940271B2 (en) | Pin electronics interface circuit | |
US6194911B1 (en) | Integrated circuit tester with compensation for leakage current | |
US5493519A (en) | High voltage driver circuit with fast current limiting for testing of integrated circuits | |
US6202186B1 (en) | Integrated circuit tester having pattern generator controlled data bus | |
KR100317040B1 (ko) | 다수의정전압들/정전류들을 발생하는 단일의 테스트 보드 | |
JP4887280B2 (ja) | 半導体素子試験用の2チャンネルソース測定ユニット | |
KR19980024195A (ko) | Ic 테스터용 구동회로 | |
US5010297A (en) | Automatic test equipment with active load having high-speed inhibit mode switching | |
WO1998049574A1 (en) | Single pass doublet mode intergrated circuit tester | |
US6294949B1 (en) | Voltage drive circuit, voltage drive apparatus and semiconductor-device testing apparatus | |
JP2020128977A (ja) | 電子デバイスを自動テストするための装置及び方法 | |
US4888548A (en) | Programmatically generated in-circuit test of digital to analog converters | |
KR20000043490A (ko) | 반도체 칩의 테스트 시스템 및 테스터 | |
US6414511B1 (en) | Arrangement for transient-current testing of a digital electronic CMOS circuit | |
US6393593B1 (en) | Tester and method for testing LSI designed for scan method | |
Orlet et al. | NxTest augments legacy military ATE | |
JP3331103B2 (ja) | Icテスタの電流測定装置 | |
KR100401531B1 (ko) | 반도체 소자의 테스트 장치 | |
KR100212148B1 (ko) | 테스트 모드시 내부 전원전압 클램프 회로 | |
KR100554846B1 (ko) | 네가티브 워드라인 전압 검출 회로 | |
KR0119736Y1 (ko) | 전원전압 선택회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081103 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |