KR102141806B1 - SoC 테스트 장치 - Google Patents

SoC 테스트 장치 Download PDF

Info

Publication number
KR102141806B1
KR102141806B1 KR1020190048009A KR20190048009A KR102141806B1 KR 102141806 B1 KR102141806 B1 KR 102141806B1 KR 1020190048009 A KR1020190048009 A KR 1020190048009A KR 20190048009 A KR20190048009 A KR 20190048009A KR 102141806 B1 KR102141806 B1 KR 102141806B1
Authority
KR
South Korea
Prior art keywords
test
voltage
soc
test voltage
trigger signal
Prior art date
Application number
KR1020190048009A
Other languages
English (en)
Inventor
신종경
이창원
방두환
Original Assignee
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑시콘 filed Critical 주식회사 엑시콘
Priority to KR1020190048009A priority Critical patent/KR102141806B1/ko
Application granted granted Critical
Publication of KR102141806B1 publication Critical patent/KR102141806B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318502—Test of Combinational circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 테스트 전압 생성부가 테스트 전압 제어부로부터 순차 전압 생성 트리거 신호를 수신 받아, 그룹별로 서로 다른 테스트 전압 크기를 갖는 복수개의 테스트 전압 그룹을, 순차적으로 생성(On)하고 일정 시간 경과 후에 순차적으로 정전(Off)하도록 제어되고, 테스트 전압 생성부가 테스트 전압 제어부로부터 동시 전압 생성 트리거 신호를 수신 받아, 테스트 전압 그룹 내에서 동일한 크기를 갖는 복수개의 개별 테스트 전압을 동시에 생성(On)하고 일정 시간 경과 후에 동시에 정전(Off)하도록 제어하여 전력 출력 동기화를 하여 테스트의 정확성 및 신뢰성을 도모할 수 있다.

Description

SoC 테스트 장치 {SoC test apparatus}
본 문서는 SoC 테스트 장치에 관한 것으로서 SoC에의 전력 공급을 동기화하여 정확한 테스트 데이터를 획득하고, 테스트 시간을 단축할 수 있는 SoC 테스트 장치 및 그 테스트 방법에 관련된다.
현재 SoC 기술의 발전에 따라 더욱 정확하고 빠르게 테스트하는 것이 중요하게 되었다.
SoC(System on Chip)란, 한 개의 칩에 완전 구동이 가능한 제품과 시스템이 내장된 디바이스를 말하는 것으로서 메모리부, 디지털 및 아날로그 신호를 제어, 처리하는 프로세싱부로 구성되어 있으며 시스템 기술과 반도체 기술들이 융합되고 종합된 IT 핵심기술의 결정체이다. SoC의 종류로는, PMIC(Power Management Integrated Circuit), AP(Application Processor), DDI(Display Driver Integrated Circuit), Power IC, CIS(CMOS Image sensor)가 있으며 이에 한정되지 않는다.
SoC는 복수개의 핀(Pins)이 구비되어 SoC 테스트 장치가 복수개의 핀을 통해 테스트 신호 이외에도 전원전압(Power)을 공급하여야 하는데, 전원전압, 즉 테스트 전압(Power)은 다양한 크기의 전압으로 공급되어야 하고 또한, 동일한 크기의 테스트 전압을 복수개로 생성하여 복수개의 핀을 통해 공급되어야 한다. 이 경우에 다양한 크기의 테스트 전압을 순차적으로 공급함과 동시에 복수개의 동일한 크기의 테스트 전압을 동시에 공급하여 동기화를 도모하는 것이 중요한데, 만일 그러하지 않으면 테스트 오차가 발생하여 신뢰성이 저하되는데, 특히 저전압 영역(Low voltage area)에서 특성이 개선되지 아니함으로 인해 테스트 데이터의 결과에 부정확성이 발생하고 신뢰성이 떨어지는 경우가 자주 발생한다.
도 1은 종래의 SoC 테스트 장치를 설명하는 도면이다. 도시된 바와 같이, SoC 테스트 장치(100)는 테스트 전압 제어부(110), 테스트 전압 생성부(120), 외장 테스트 보드(130), 제1의 스위치(140), MUX(150), ADC(160)를 포함하여 구성될 수 있다.
테스트 전압 제어부(110)는 테스트 전압 생성부(120)가 전압(전력)을 발생할 수 있도록 제어하고, 테스트 전압 생성부(120)가 복수개의 채널을 구성하는 테스트 전압을 순차적으로 생성하기 위하여 MUX(150, MUltipleXer)를 이용하고 MUX(150)의 출력치를 ADC(160, Analog to digital converter)에 의해 디지털로 변환된 전압값을 테스트 전압 제어부(110)에 제공하고 제1의 스위치(140)를 거쳐 외장 테스트 보드(130)에 전압을 공급하게 된다. 테스트 전압 제어부(110)는 호스트(Host)와 연결될 수 있다. 외장 테스트 보드(130)는 실제 SoC는 아니나 실제 SoC와 동일하게 DUT(Device Under Test)로서 기능을 수행하는 피검사체이다. 순차적으로 생성되는 서로 다른 크기를 갖는 각각의 전압은 복수개의 동일한 크기의 전압의 그룹으로 되어 있고, 그 그룹을 구성하는 복수개의 동일한 크기의 전압(개별 전압)이 실제 SoC 또는 외장 테스트 보드(130)의 복수개의 핀(Pins)에 '동시에' 인가되는 것이 바람직하다.
도 2는 도 1의 종래의 SoC 테스트 장치의 테스트 전압 출력을 도시한 도면이다. 도시된 바와 같이, SoC 테스트 장치는 서로 다른 크기의 테스트 전압이 시간에 따라 순차적으로 생성된다. 예를 들어, 테스트 전압 A가 가장 먼저 생성(On)이 되고 테스트 전압 B, C가 그 뒤를 따르며, 일정한 시간 구간, 즉 측정(테스트) 시간이 지난 후에 테스트 전압 C, B, A의 순서로 정전(Off)될 수 있다.
이 경우 테스트 전압 A, B, C는 각각 복수개의 동일한 크기의 전압의 그룹으로 구성되어 있는데, 동일한 크기의 개별 전압들이 동시에 생성되지 못하고 동시에 정전되지 못하는 결과가 초래 된다. 즉, 이러한 동기화 실패로 인해 테스트 정확도가 떨어지고 신뢰성이 저하되는 문제가 발생한다. 도시된 바와 같이, 테스트 전압 A, C가 각각 50%의 크기에 도달할 때, n개로 구성된 동일한 크기의 개별 전압들을 측정한 결과 동시에 생성(On) 및 정전(Off)되지 못하고 있는 것을 알 수 있다. 또한, 이로 인해 순차적 전압 생성 및 순차적 전압 정전이 유저가 원하는 시각에 정확히 이루어 지지 못하는 결과를 초래할 수 있다.
또한, 종래에는 MUX(150)를 이용하여 순차적으로 채널을 선택하여 선택된 측정값을 처리하였기 때문에 테스트 시간이 길어지는 문제도 발생하게 된다.
한국특허공보(공개공보번호: 10-2009-0085686, “테스트 기기들의 제어 동기화”)는 호스트에 결합된 복수의 테스트 디바이스들을 동기화하기 위한 장치로서, 디바이스듣 각각의 카운터가 초기화 되고, 각각의 카운터는 주기 신호에 의해 증분되고, 각각의 카운터가 프로그램된 카운터 값에 도달할 때 측정 신호 동작이 트리거되는 테스트 장치를 개시하였으나 하나의 SoC에 대해 다양한 크기의 전원전압을 순차적으로 공급하고, 동일한 크기의 전원전압을 동시적으로 제공하여 동기화를 도모하는 테스트 장치에 대하여는 개시되어 있지 않다.
본 발명은 SoC 테스트 장치에 관한 것으로서, 전력의 생성 및 공급을 동기화하여 테스트 데이터의 정확성 및 신뢰성을 향상하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 일 양상에 따른 SoC 를 테스트하기 위한 SoC 테스트 장치는,
순차 전압 생성 트리거 신호 및 동시 전압 생성 트리거 신호를 생성하는 테스트 전압 제어부(Test voltage controller) 및
테스트 전압 제어부로부터 순차 전압 생성 트리거 신호를 수신 받아, 그룹별로 서로 다른 테스트 전압 크기를 갖는 복수개의 테스트 전압 그룹을, 순차적으로 생성(On)하고 일정 시간 경과 후에 순차적으로 정전(Off)하도록 제어되는 테스트 전압 생성부(Test voltage generator)를 포함하고,
테스트 전압 생성부(Test voltage generator)는,
테스트 전압 제어부로부터 동시 전압 생성 트리거 신호를 수신 받아, 상기 테스트 전압 그룹 내에서 동일한 크기를 갖는 복수개의 개별 테스트 전압을 동시에 생성(On)하고 일정 시간 경과 후에 동시에 정전(Off)하도록 제어되고,
테스트 전압 제어부(Test voltage controller)는,
테스트 전압 생성부가 미리 설정된 안정화 시간 구간(Settling time interval) 이후에 상기 복수개의 개별 테스트 전압이 생성되도록 제어하는 SOC 테스트 장치를 구성한다.
본 발명은 테스트 전압 그룹 내에서 동일한 크기를 갖는 복수개의 개별 테스트 전압을 동시에 생성(On)하고 일정 시간 경과 후에 동시에 정전(Off)하도록 제어하여 테스트의 정확성 및 신뢰성을 도모할 수 있으며, 기존의 MUX를 적용하지 아니하고 테스트 전압 제어부가 직접적으로 순차적 테스트 전압 생성 채널을 선택하므로 고속(High-speed) 테스트를 도모할 수 있다.
도 1은 종래의 SoC 테스트 장치를 설명하는 도면이다.
도 2는 도 1의 종래의 SoC 테스트 장치의 테스트 전압 출력을 도시한 도면이다.
도 3은 일 실시예에 따른 SoC 테스트 장치를 설명하는 도면이다
도 4는 도 3의 SoC 테스트 장치의 테스트 전압 출력을 도시한 도면이다.
도 5는 일 실시예에 따른 SoC 테스트 장치의 테스트 전압의 동기화를 설명하는 도면이다.
도 6은 일 실시예에 따른 SoC 테스트 장치에 있어서, 미리 설정된 트리거 시간 구간을 설명하는 도면이다.
도 7은 일 실시예에 따른 SoC 테스트 장치에 있어서, 낮은 전압 영역에서 테스트 결과의 정확도가 개선된 효과를 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명 실시예들의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 본 발명 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시예에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
또한 전술한, 그리고 추가적인 발명의 양상들은 후술하는 실시예들을 통해 명백해질 것이다. 본 명세서에서 선택적으로 기재된 양상이나 선택적으로 기재된 실시예의 구성들은 비록 도면에서 단일의 통합된 구성으로 도시되었다 하더라도 달리 기재가 없는 한 당업자에게 기술적으로 모순인 것이 명백하지 않다면 상호간에 자유롭게 조합될 수 있는 것으로 이해된다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 3은 일 실시예에 따른 SoC 테스트 장치를 설명하는 도면이다. 도시된 바와 같이, SoC 테스트 장치(200)는 테스트 전압 제어부(210), 테스트 전압 생성부(220), 외장 테스트 보드(230), 제1의 스위치(240), ADC(260), 메모리(270), 내장 테스트 보드(280), 제2의 스위치(290)를 포함하여 구성될 수 있다.
일 실시예에 따른 SOC를 테스트하기 위한 SOC 테스트 장치에 있어서,
순차 전압 생성 트리거 신호 및 동시 전압 생성 트리거 신호를 생성하는 테스트 전압 제어부(Test voltage controller) 및,
테스트 전압 제어부로부터 순차 전압 생성 트리거 신호를 수신 받아, 그룹별로 서로 다른 테스트 전압 크기를 갖는 복수개의 테스트 전압 그룹을, 순차적으로 생성(On)하고 일정 시간 경과 후에 순차적으로 정전(Off)하도록 제어되는 테스트 전압 생성부(Test voltage generator)를 포함하고,
테스트 전압 생성부(Test voltage generator)는,
테스트 전압 제어부로부터 동시 전압 생성 트리거 신호를 수신 받아, 상기 테스트 전압 그룹 내에서 동일한 크기를 갖는 복수개의 개별 테스트 전압을 동시에 생성(On)하고 일정 시간 경과 후에 동시에 정전(Off)하도록 제어되고,
테스트 전압 제어부(Test voltage controller)는,
테스트 전압 생성부가 미리 설정된 안정화 시간 구간(Settling time interval) 이후에 상기 복수개의 개별 테스트 전압을 생성하도록 제어하는 SOC 테스트 장치를 구성할 수 있다.
테스트 전압 제어부(210, Test voltage controller)는 순차 전압 생성 트리거 신호 및 동시 전압 생성 트리거 신호를 생성할 수 있다. 순차 전압 생성 트리거 신호는 서로 다른 크기의 테스트 전압 그룹을 시간에 따라 순차적으로(Sequentially) 생성(On)되고 일정 시간 구간 이후에 순차적으로 정전(Off)되도록 트리거(Trigger) 하는 제어 신호를 의미할 수 있고, 동시 전압 생성 트리거 신호는 각 테스트 전압 그룹 내의 동일 크기의 개별 테스트 전압이 시간에 따라 동시적으로(Simultaneously) 생성(On)되고 일정 시간 구간 이후에 동시적으로 정전(Off)되도록 트리거(Trigger) 하는 제어 신호를 의미할 수 있다. 테스트 전압 제어부(210)는 호스트(Host)와 연결될 수 있다. 또한, 테스트 전압 제어부(210)는 테스트 전압 생성부가 미리 설정된 안정화 시간 구간(Settling time interval) 이후에 상기 복수개의 개별 테스트 전압을 생성하도록 제어하는 SOC 테스트 장치를 구성할 수 있다. 안정화 시간 구간(Settling time interval)이란, 모든 개별 테스트 전압이 생성되지 않은 시간 구간을 의미할 수 있다.
테스트 전압 생성부(220, Test voltage generator)는 테스트 전압 제어부(210)로부터 순차 전압 생성 트리거 신호를 수신 받아, 그룹별로 서로 다른 테스트 전압 크기를 갖는 복수개의 테스트 전압 그룹(Test voltage groups)을, 순차적으로 생성(On)하고 일정 시간(테스트 시간) 경과 후에 순차적으로 정전(Off)되도록 제어될 수 있다. 테스트 전압 생성부(220)는 복수개로 이루어져 있을 수 있으며 테스트 전압 그룹별과 동일한 개수의 채널(Channel)로 이루어져 있을 수 있다.
테스트 전압 생성부(220)는 테스트 전압 제어부(210)로부터 동시 전압 생성 트리거 신호를 수신 받아, 상기 테스트 전압 그룹(Test voltage groups) 내에서 동일한 크기를 갖는 복수개의 개별 테스트 전압(Individual Test voltages) 을 동시에 생성(On)하고 일정 시간(테스트 시간) 경과 후에 동시에 정전(Off)하도록 제어될 수 있다. 테스트 전압 생성부(220)는 제1의 스위치(240)의 스위칭 동작(On/off)에 의해 아날로그 출력 전압을 외장 테스트 보드(230)에 전압을 공급할 수 있다. 외장 테스트 보드(230)는 실제 SoC는 아니나 실제 SoC와 동일하게 피검사되는 DUT(Device Under Test)로서, SoC 테스트 장치 상(On)에 실장되어(Mounted) SoC 테스트 장치의 진단 및 보정(Diagnosis & Calibration)을 수행하는 기능을 수행하는 피검사체이고 탈부착이 용이할 수 있다. 외장 테스트 보드(230)의 테스트 결과는 테스트 전압 제어부(210)에 제공될 수 있다.
일 실시예에 따른 SoC 테스트 장치(200)에 있어서, ADC(260, Analog to digital converter)를 더 포함할 수 있다. ADC(260)는 테스트 전압 생성부(220)의 아날로그 출력 전압을 디지털 출력 전압으로 변환하여 테스트 전압 제어부(210)에 제공할 수 있다. ADC(260)는 복수개로 이루어 질 수 있으며, 복수개의 테스트 전압 생성부(220)와 동일한 개수로 이루어져 있을 수 있다. 이와 같이 SoC 테스트 장치(200)는 MUX를 사용하지 않을 수 있으며, 테스트 전압 제어부(210)와 복수개의 ADC를 이용하여 테스트 측정 정보를 테스트 전압 생성부(220)에 제공하여 고속 테스트를 도모할 수 있다. 즉, MUX의 채널 선택 스위칭 시간을 제거할 수 있어 고속 테스트가 가능해진다.
일 실시예에 따른 SoC 테스트 장치(200)에 있어서, 테스트 전압 제어부(210)로부터 스위칭 제어 신호를 수신 받아 테스트 전압 생성부와 외장 테스트 보드의 전기적 연결을 온(On) 및 오프(Off) 스위칭하는 제1의 스위치와, 테스트 전압 제어부로부터 스위칭 제어 신호를 수신 받아 테스트 전압 생성부와 내장 테스트 보드의 전기적 연결을 온(On) 및 오프(Off) 스위칭하는 제2의 스위치(290)를 더 포함 할 수 있다.
제2의 스위치(290)는 테스트 전압 제어부(210)에 연결되고 테스트 전압 제어부(210)로부터 제어 신호를 수신 받아 내장 테스트 보드(280)의 동작을 On 및 OFF할 수 있다. 내장 테스트 보드(280)는 외장 테스트 보드(230)와 같은 기능을 수행하나 탈부착이 용이한 외장 테스트 보드(230)와는 달리 SoC 테스트 장치(200)에 내장된(Embedded) 것으로서 탈부착이 용이하지 않을 수 있다.
일 실시예에 따른 SoC 테스트 장치(200)에 있어서, 테스트 전압 제어부(210)는, 제1의 스위치가 온(On) 인 경우 제2의 스위치를 오프(Off)로 하고, 제2의 스위치가 온(On) 인 경우 제1의 스위치를 오프(Off)로 하도록 제어할 수 있다. 이로 인해 외장 테스트 보드(230)와 내장 테스트 보드(280) 각각을 성능 테스트하여 획득된 결과를 토대로 이중으로(Double) 분석될 수 있으므로 더 정확한 진단이 가능하게 된다.
외장 테스트 보드(230)와 내장 테스트 보드(280)는 테스트 전압 제어부(210)와의 도선(Conductive line) 길이가 다르므로 양자간에 스큐(Skew)가 발생할 수 있어 테스트 결과에 차이가 있을 수 있는데 동기화되지 않은 전압이 공급된다면 스큐 문제는 더욱 커질 수 밖에 없다. 그러나 본 발명의 SoC 테스트 장치와 같이 동기화를 강화한다면 이러한 스큐 문제는 개선될 수 있다.
일 실시예에 따른 SoC 테스트 장치(200)에 있어서, 테스트 전압 제어부와 전기적으로 연결되어, 동시 전압 생성 트리거 신호를 생성하기 위한 카운터 프로그램(Counter program)이 저장된 메모리(270)를 더 포함할 수 있다. 카운터 프로그램은 미리 설정된 안정화 시간 구간(Settling time interval) 이후에 테스트 전압 생성부(220)가 복수개의 개별 테스트 전압을 동시에 생성하는 기능을 수행하는 소프트웨어 일 수 있다. 카운터 프로그램은 컨트롤 타이머일 수 있다. 메모리(270)는 카운터 프로그램 이외에도 외장 테스트 보드(230)와 내장 테스트 보드(280)의 테스트 결과 정보를 추가로 저장할 수도 있다. 메모리(270)는 후레쉬 메모리(Fresh memory)일 수 있다.
도 4는 도 3의 SoC 테스트 장치의 테스트 전압 출력을 도시한 도면이다.
도시된 바와 같이, SoC 테스트 장치는 서로 다른 크기의 테스트 전압이 시간에 따라 순차적으로 생성된다. 예를 들어, 테스트 전압 A가 가장 먼저 생성(On)이 되고 테스트 전압 B, C가 그 뒤를 따르며, 일정한 시간(테스트 시간) 구간이 지난 후에 테스트 전압 C, B, A의 순서로 정전(Off)될 수 있다.
이 경우 테스트 전압 A, B, C는 각각 복수개의 동일한 크기의 전압의 그룹으로 구성되어 있는데, 동일한 크기의 개별 전압들이 동시에 생성되고 동시에 정전되어 동기화를 도모할 수 있어 테스트 정보의 정확도 및 신뢰성이 향상된다. 도시된 바와 같이, 테스트 전압 A, C가 각각 50%의 크기에 도달할 때, n개로 구성된 동일한 크기의 개별 전압들(A-1, A-2,...A-n, C-1, C-2,...C-n)을 측정한 결과, 동시에 생성(On) 및 정전(Off)되고 있는 것을 알 수 있다.
이로 인해 순차적 전압 생성 및 순차적 전압 정전도 유저가 원하는 시각에 정확히 이루어 질 수 있다.
도 5는 일 실시예에 따른 SoC 테스트 장치의 테스트 전압의 동기화를 설명하는 도면이다. 도시된 바와 같이, SoC 테스트 장치의 테스트 전압 제어부는 클럭 신호에 따라 하나의 동시 전압 생성 트리거 신호를 생성하고, 안정화 시간 구간(Settling time interval) 이후에 테스트 전압 제어부 또는 테스트 전압 생성부가 동시 전압 생성 트리거를 실행하여 복수개의 개별 테스트 전압(A-1, A-2, A-3, A-4,...A-n)이 동시에 생성(On)되게 할 수 있다.
도 6은 일 실시예에 따른 SoC 테스트 장치에 있어서, 미리 설정된 트리거 시간 구간을 설명하는 도면이다. 도시된 바와 같이, 테스트 전압 제어부는, 미리 설정된 트리거 시간 구간(Trigger time interval) 마다 동시 전압 생성 트리거 신호를 생성할 수 있다. 따라서, 유저는 테스트 전압 제어부에 안정화 시간 구간 및 트리거 시간 구간, 트리거 횟수(Trigger count)를 미리 입력 내지 설정을 하여, 안정화 시간 구간 이후에 트리거 시간 구간 마다 1회씩 동시 전압 생성 트리거 신호가 자동적으로 반복해서 생성되게 할 수 있다.
도 7은 일 실시예에 따른 SoC 테스트 장치에 있어서, 낮은 전압 영역에서 테스트 결과의 정확도가 개선된 효과를 설명하는 도면이다.
도시된 바와 같이, 도 7의 (a)는 종래의 SoC 테스트 장치의 테스트 결과 특성을 나타내는 도면으로서 점선 이내의 영역은 Pass(신뢰성 양호), 점선 이외의 영역은 Fail(신뢰성 불량)을 의미하는데, Vcc가 낮을수록 Fail 테스트 데이터가 증가하는 것을 알 수 있다. 반면에 본원발명의 SoC 테스트 장치는 Vcc가 낮은 영역에서 Fail 테스트 데이터가 감소되어 특성이 개선되었다. 이상적인 테스트 성능 특성은 점선이 사각형의 형상을 갖는 것이다.
본 발명에서 '동기화' 내지 '동시의 의미는 물리적으로 완전한 동기화 내지 동시를 의미하는 것으로 제한되는 것이 아니라 사회통념상 동기화 내지 동시로 볼 수 있는 실질적인 범위로 확장 해석되어야 함은 당업자의 수준에서 자명한 사실이다.
100, 200 : SOC 테스트 장치
110, 210 : 테스트 전압 제어부
120, 220 : 테스트 전압 생성부
130, 230 : 외장 테스트 보드
140, 240 : 제1의 스위치
150 : MUX
160, 260 : ADC
270 : 메모리
280 : 내장 테스트 보드
290 : 제2의 스위치

Claims (6)

  1. SOC를 테스트하기 위한 SOC 테스트 장치에 있어서,
    순차 전압 생성 트리거 신호 및 동시 전압 생성 트리거 신호를 생성하는 테스트 전압 제어부(Test voltage controller); 및
    테스트 전압 제어부로부터 순차 전압 생성 트리거 신호를 수신 받아, 그룹별로 서로 다른 테스트 전압 크기를 갖는 복수개의 테스트 전압 그룹을, 순차적으로 생성(On)하고 일정 시간 경과 후에 순차적으로 정전(Off)하도록 제어되는 테스트 전압 생성부(Test voltage generator);를 포함하고,
    테스트 전압 생성부(Test voltage generator)는,
    테스트 전압 제어부로부터 동시 전압 생성 트리거 신호를 수신 받아, 상기 테스트 전압 그룹 내에서 동일한 크기를 갖는 복수개의 개별 테스트 전압을 동시에 생성(On)하고 일정 시간 경과 후에 동시에 정전(Off)하도록 제어되고,
    테스트 전압 제어부(Test voltage controller)는,
    테스트 전압 생성부가 미리 설정된 안정화 시간 구간(Settling time interval) 이후에 상기 복수개의 개별 테스트 전압이 생성되도록 제어하는 전력 공급 동기화를 위한 SoC 테스트 장치.
  2. 제1항에 있어서,
    테스트 전압 제어부는, 미리 설정된 트리거 시간 구간(Trigger time interval) 마다 동시 전압 생성 트리거 신호를 생성하는 SoC 테스트 장치.
  3. 제1항에 있어서,
    테스트 전압 제어부와 전기적으로 연결되어, 동시 전압 생성 트리거 신호를 생성하기 위한 카운터 프로그램이 저장된 메모리를 더 포함하는 SOC 테스트 장치.
  4. 제1항에 있어서,
    SoC 테스트 장치에 내장(Embedded)되고 테스트 전압 생성부로부터 출력 전압을 공급 받아 피검사가 수행되는 내장 테스트 보드와, SoC 테스트 장치 상(On)에 실장(Mounted)되고 테스트 전압 생성부로부터 출력 전압을 공급 받아 피검사가 수행되는 외장 테스트 보드가 더 포함된 SOC 테스트 장치.
  5. 제4항에 있어서,
    테스트 전압 제어부로부터 스위칭 제어 신호를 수신 받아 테스트 전압 생성부와 외장 테스트 보드의 전기적 연결을 온(On) 및 오프(Off) 스위칭하는 제1의 스위치와, 테스트 전압 제어부로부터 스위칭 제어 신호를 수신 받아 테스트 전압 생성부와 내장 테스트 보드의 전기적 연결을 온(On) 및 오프(Off) 스위칭하는 제2의 스위치가 더 포함된 SOC 테스트 장치.
  6. 제5항에 있어서,
    테스트 전압 제어부는, 제1의 스위치가 온(On) 인 경우 제2의 스위치를 오프(Off)로 하고, 제2의 스위치가 온(On) 인 경우 제1의 스위치를 오프(Off)로 하도록 제어하는 SOC 테스트 장치.
KR1020190048009A 2019-04-24 2019-04-24 SoC 테스트 장치 KR102141806B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190048009A KR102141806B1 (ko) 2019-04-24 2019-04-24 SoC 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190048009A KR102141806B1 (ko) 2019-04-24 2019-04-24 SoC 테스트 장치

Publications (1)

Publication Number Publication Date
KR102141806B1 true KR102141806B1 (ko) 2020-08-06

Family

ID=72040353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190048009A KR102141806B1 (ko) 2019-04-24 2019-04-24 SoC 테스트 장치

Country Status (1)

Country Link
KR (1) KR102141806B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041071A (ko) * 1998-12-21 2000-07-15 윤종용 다수의 정전압들/정전류들을 발생하는 단일의 테스트 보드
KR20050034636A (ko) * 2002-11-21 2005-04-14 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 전압 생성 회로
KR100803354B1 (ko) * 2006-08-11 2008-02-14 주식회사 하이닉스반도체 반도체 집적 회로의 내부 전압 테스트 장치 및 방법
KR20170014933A (ko) * 2015-07-31 2017-02-08 주식회사 엑시콘 실시간 전압가변 제어장치, 이를 이용한 반도체 디바이스 테스트 시스템 및 그 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041071A (ko) * 1998-12-21 2000-07-15 윤종용 다수의 정전압들/정전류들을 발생하는 단일의 테스트 보드
KR20050034636A (ko) * 2002-11-21 2005-04-14 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 전압 생성 회로
KR100803354B1 (ko) * 2006-08-11 2008-02-14 주식회사 하이닉스반도체 반도체 집적 회로의 내부 전압 테스트 장치 및 방법
KR20170014933A (ko) * 2015-07-31 2017-02-08 주식회사 엑시콘 실시간 전압가변 제어장치, 이를 이용한 반도체 디바이스 테스트 시스템 및 그 동작 방법

Similar Documents

Publication Publication Date Title
JP5389357B2 (ja) 位相シフトした周期波形を使用する時間測定
US7138820B2 (en) System monitor in a programmable logic device
US7599299B2 (en) Dynamic reconfiguration of a system monitor (DRPORT)
US20050242980A1 (en) Boundary-scan circuit used for analog an ddigital testing of an integrated circuit
TWI404958B (zh) 測試裝置以及測試模組
JP2016509449A (ja) 効率的なタイムインターリーブ型アナログ／デジタル変換器
JP2006145527A (ja) 埋め込み型時間領域反射率試験の方法及び装置
KR102141806B1 (ko) SoC 테스트 장치
US20100182033A1 (en) Testable integrated circuit and test method
US20120197570A1 (en) Measurement of Parameters Within an Integrated Circuit Chip Using a Nano-Probe
US20070024314A1 (en) Test system and single-chip tester capable of testing a plurality of chips simultaneously
US10775428B2 (en) System and device for automatic signal measurement
US10720223B2 (en) Memory device with internal measurement of functional parameters
KR102426476B1 (ko) 반도체 소자의 테스트 및 타이밍 보정 기능을 구비한 테스트 장치
US6870384B1 (en) Test instrument with multiple analog modules
US9645195B2 (en) System for testing integrated circuit
US6892338B2 (en) Analog/digital characteristics testing device and IC testing apparatus
JP2006269477A (ja) 半導体集積回路
JP2009065096A (ja) 半導体集積回路および半導体集積回路の電源電圧降下量測定方法
US7321482B2 (en) Sub-circuit voltage manipulation
KR101315505B1 (ko) 에프피지에이와 에이디에이티이207을 이용하여 타이밍 제너레이터를 구현한 반도체 테스트 장치
JP4032612B2 (ja) 動作周波数測定装置および画像形成装置
Heide et al. Optimizing test systems for operational test benefits using parallel test capable instruments
CN109725245B (zh) 集成电路测试装置
Kulovic et al. Time-Based Embedded Test Instrument with Concurrent Voltage Measurement Capability

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant