KR20000039916A - 디지털 셀룰러 단말기의 배이스밴드아날로그 칩셋성능 테스트장치 및 그 방법 - Google Patents

Abstract

본 발명은 디지털 셀룰러단말기에서 중간주파수 신호와 기저대역의 아날로그 신호 및 디지털 신호를 상호 변환하는 베이스밴드아날로그 칩셋의 성능 테스트 장치 및 그 방법에 관한 것으로, 특히, 프로그램이 가능한 FPGA를 적용하여 디지털셀룰러단말기 완제품을 구현하지 않은 경우에 있어서도 상기한 배이스밴드아날로그 칩셋 성능을 테스트 할 수 있는 장치 및 그 방법에 관한 것이다.

이러한 본 발명은, 베이스밴드아날로그 칩셋과 인터페이싱을 위한 소정 프로그램을 FPGA로 구현하고 있으며, 상기 구현된 프로그램에 해당하여 필요한 데이터를 비휘발성메모리에 저장하고, 상기 프로그램 및 데이터의 구동에 따라 상기 배이스밴드아날로그 칩셋의 송신계로 해당하는 임의의 주파수 신호를 발생하여 그 결과를 통해 테스팅을 수행하고, 직렬 신호를 병렬 신호로 변환하여 로직 분석기의 분석이 수행되도록 처리하며, 직렬 디지털 신호를 병렬 디지털 신호로 변환하여 A/D컨버터의 테스팅을 수행하여 상기 배이스밴드아날로그부의 신호 증폭도, 신호의 갯수, 주파수 제어 동작에 따른 배이스밴드아날로그 칩셋 성능 테스트를 수행하는 테스트 장치 및 그 방법을 특징으로 한다.

Description

디지털 셀룰러단말기의 배이스밴드아날로그 칩셋 성능 테스트 장치 및 그 방법

본 발명은 디지털 셀룰러단말기에서 중간주파수 신호와 기저대역의 아날로그 신호 및 디지털 신호를 상호 변환하는 베이스밴드아날로그 칩셋의 성능 테스트 장치 및 그 방법에 관한 것으로, 특히, 프로그램이 가능한 FPGA를 적용하여 디지털셀룰러단말기 완제품을 구현하지 않은 경우에 있어서도 상기한 배이스밴드아날로그 칩셋의 성능을 테스트 할 수 있는 장치 및 그 방법에 관한 것이다.

통상적으로 디지털 셀룰러단말기를 구현함에 있어 중간주파수(Intermediate Frequency; IF) 대역의 신호와 기저대역(Base Band)의 아날로그신호 및 디지털신호를 상호 변환하는 장치가 칩셋(Chip Set)화 되어 필히 구비되는데, 구비되는 칩셋을 통상 배이스밴드아날로그 칩셋(Base Band Analog Chipset ;BBA)이라 칭한다. 상기한 배이스밴드아날로그 칩셋은 AMPS, PCS, CDMA 방식의 셀룰러단말기를 구현함에 있어 IF신호를 기저대역으로 복조(Demodulation)하고, 복조된 아날로그 신호를 디지털 신호로 컨버팅 하며, 그 반대로 셀룰러단말기의 이동단말기모뎀 장치로부터 출력되는 디지털 신호를 아날로그 신호로 컨버팅 하는 동작을 수행한다. 상기 배이스밴드아날로그 칩셋은 셀룰러단말기를 구현함에 있어 필수적으로 구비되는 장치로서, 셀룰러단말기를 제조함에 있어 상기 BBA의 성능이 정상적인지 여부의 판단 공정, 즉 BBA의 성능 테스트 공정이 필요하게 된다. 특히, BBA의 수신계 및 송신계에 대한 성능의 정상 상태 여부에 관한 테스트는 필히 필요하게 된다.

종래에는, 상기한 바와 같은 BBA의 성능을 테스트함에 있어 셀룰러단말기를 먼저 완제품으로 구성한 후, 상기 BBA와 정합되는 이동단말기모뎀 장치의 동작에 의해 테스트를 수행하도록 하고 있었다. 따라서, 종래에 BBA의 성능을 테스트하기 위해서는 상기 이동단말기모뎀 장치에 테스트를 위한 소정 프로그램을 미리 프로그램화하여 내장한 후, 내장된 프로그램의 호출에 따른 테스트 동작의 수행이 이루어졌다.

그러나, 상기한 바와 같이 이동단말기모뎀 장치를 통한 BBA 테스트 방법은 셀룰러단말기를 완제품으로 구현한 상태에 한해서 이루어질 수 있음으로, 성능 테스트의 제한 요건이 많아질 수밖에 없었고, 성능 테스트를 수행함에 있어 에러 발생이 검출된 경우 이미 완제품으로 구현된 셀룰러단말기를 분해하여 상기 BBA의 에러를 수정한 후 다시 완제품으로 조립해야만 하는 비효율의 문제를 가지게 되었다.

더구나, BBA의 성능 테스트는 BBA 내부에 구현되는 CDMA 전송계, CDMA수신계, FM전송계, FM수신계, 직렬 A/D컨버터의 성능 테스트에 주목적을 가지는데, 종래 방식을 통한 성능 테스트는 상대적인 기준에 의해 이루어지므로, 상기 BBA의 성능을 객관적으로 테스트 할 수 없는 문제를 가지고 있었다. 이러한 점들은 셀룰러단말기를 제조함에 있어 제조비용의 증가 및 제조 시간의 증가 등과 같은 비효율의 문제들을 낳을 수밖에 없었다.

결과적으로, 종래 완제품 상태에서의 BBA성능 테스트는 이동단말기 모뎀칩에서 병렬로 CDMA, PCS 방식에 따른 확산(Spreading) 신호를 만들어 줄 수 없어 송신시 필요한 BBA의 성능을 테스트할 수 없는 문제를 가지게 되었고, 아울러, 단말기 전체를 별도로 구현된 소프트웨어로서 테스트할 수는 있어도 BBA자체만을 별도로 테스트 할 수 있는 방법이 없었다.

따라서, 본 발명의 목적은, 프로그램이 가능한 FPGA를 적용하여 디지털셀룰러단말기 완제품이 구현되지 않은 상태에 있어서도 상기한 바와 같은 배이스밴드아날로그 칩셋(BBA)의 성능을 테스트 할 수 있는 장치 및 그 방법을 제공함에 있다.

또한, 본 발명의 다른 목적은, 베이스밴드아날로그 칩셋의 성능을 테스트함에 있어 이미 정해진 절대적인 평가 기준을 통해 성능을 테스트할 수 있도록 하여 BBA의 성능을 객관적으로 평가할 수 있는 테스트 장치 및 그 방법을 제공함에 있다.

이러한 목적들을 달성하기 위하여 본 발명은, 베이스밴드아날로그 칩셋과 인터페이싱을 위한 소정 프로그램을 FPGA로 구현하고 있으며, 상기 구현된 프로그램에 해당하여 필요한 데이터를 비휘발성메모리에 저장하고, 상기 프로그램 및 데이터의 구동에 따라 상기 배이스밴드아날로그 칩셋의 송신계로 해당하는 임의의 주파수 신호를 발생하여 그 결과를 통해 테스팅을 수행하고, 직렬 신호를 병렬 신호로 변환하여 로직 분석기의 분석이 수행되도록 처리하며, 직렬 디지털 신호를 병렬 디지털 신호로 변환하여 A/D컨버터의 테스팅을 수행하여 상기 배이스밴드아날로그부의 신호 증폭도, 신호의 개수, 주파수 제어 동작에 따른 배이스밴드아날로그 칩셋 성능 테스트를 수행하는 테스트 장치 및 그 방법을 제안한다.

도 1은 통상적인 디지털 셀룰러단말기의 블록 구성도.

도 2는 본 발명에 따른 테스트 장치를 통한 베이스밴드아날로그 칩셋의 테스트 상태를 나타내는 도면.

도 3은 본 발명의 바람직한 실시 예에 따른 배이스밴드아날로그 칩셋 성능을 테스트하는 장치의 블록 구성도.

도 4는 본 발명에 따라 FPGA를 통한 테스트 장치를 구현 과정을 나타낸 흐름도.

도 5는 본 발명에 따른 테스트 장치에서 베이스밴드아날로그 칩셋의 송신계 성능을 테스트하는 과정을 나타낸 흐름도.

도 6은 본 발명에 따른 테스트 장치에서 베이스밴드아날로그 칩셋의 수신계 성능을 테스트하는 과정을 나타낸 흐름도.

이하 본 발명의 바람직한 실시 예를 첨부한 도면들을 참조하여 상세히 설명한다. 첨부한 도면에 도시된 디지털 셀룰러단말기의 배이스밴드아날로그 칩셋은 CDMA 및 AMPS방식을 지원하도록 구현된 칩셋의 일 예로서 이를 통해 본 발명을 설명하고자 한다.

한편, 상기한 배이스밴드아날로그 칩셋은 이동단말기모뎀 장치에 연결되어 앞서 설명한 해당 동작을 수행하는데, 통상 사용되는 이동단말기모뎀 장치로는 미합중국 법인 Qualcomm(퀄컴)사의 MSM(Mobile Station Modem) 계열의 칩이 있다. 상기 MSM계열의 칩은 CDMA/AMPS방식의 디지털 셀룰러단말기에서의 사용이 일반화되어 있어, 하기 설명되는 본 발명의 실시 예는 상기한 MSM 계열의 칩에 배이스밴드아날로그 칩셋이 적용되어 사용될 경우에 있어서의 동작 설명이 된다.

또한 하기 설명에서는 구체적인 회로의 구성 소자 등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

한편, 본 발명의 상세한 설명에 앞서 본 발명의 구현에 있어 테스트 적용 대상이 되는 상기 배이스밴드아날로그 칩셋의 개략적인 구성 및 그 동작, 그리고 배이스밴드아날로그 칩셋의 적용이 이루어지는 셀룰러 단말기의 핵심 구성을 첨부된 도 1을 참조하여 하기 설명한다. 하기 셀룰러단말기의 구성 설명은 본 발명의 실시 범위를 보다 명확히 하고자 함에 따른 것으로, 이는 본 발명이 디지털 셀룰러단말기를 제조 및 실험함에 있어 필요한 테스트 장치 및 방법임에 따른 것이다.

우선, 디지털 셀룰러단말기는 크게 RF부(100), BBA(110), 이동단말기모뎀 장치(120)로 구성되어 각각에 해당하는 동작 수행에 따라 전체적인 동작을 수행한다. 상기 RF부(100)는 단말기에서 발생되는 무선신호를 송신하거나 외부로부터 인가되는 무선신호의 수신동작을 수행한다. 상기 RF(100)부는 공중을 통한 전파의 송-수신을 최적화 하는 안테나와 송수신 신호를 분리하는 듀플렉스를 내부에 포함한다. 상기 이동단말기모뎀 장치(120)는 CDMA/AMPS방식의 디지털 셀룰러 단말기에 있어서 필히 구비되는 장치로서, 가장 일반적인 핵심 구성은 '186 마이크로 프로세서로 구현되는 중앙처리장치와, CDMA 방식의 통화를 지원하는 CDMA 디지털 베이스밴드처리부, 디지털 FM신호를 처리하는 DFM처리부, 인가되는 음성신호를 소정 변환 처리하여 출력하는 보코더로 이루어진다. 그리고, 송신 전력 레벨 제어 및 수신 게인 제어 동작을 수행하는 RF인터페이스, 칩 동작에 있어서의 기준 클럭을 발생하는 클럭발생기, 범용적인 아날로그 디지털 컨버팅 동작을 수행하는 범용ADC, 상기 중앙처리장치와 키패드와 같은 소정 외부 기기간의 인터페이싱을 행하는 범용 인터페이스(GPIO)를 더 포함하는 구성을 가진다. 이때, 상기 중앙처리장치는 단말기 및 MSM칩의 전반적인 동작을 제어하며, 외부 메모리로부터 독출되는 혹은 기록되는 데이터를 처리하거나 상기 범용인터페이스를 통한 외부 기기의 제어동작을 수행하고, 상기 CDMA 디지털 베이스밴드 처리부는 CDMA(IS-95)에 의한 디지털 신호 처리 기능을 가지며, 전계강도 계산 및 송수신 AGC회로 동작, CDMA 송수신 스펙트럼 인버젼 등 송수신 되는 CDMA데이터를 처리한다. 상기 DFM처리부는 상기 CDMA BBA 인터페이스와 인터페이싱을 수행하고 송신 경로와 수신경로로 분리되어 디지털 FM 신호를 처리한다. 상기 보코더는 상기 DFM처리부와 음성신호를 송수신하여 이를 소정 변환 처리하여 입출력 동작을 수행한다. 상기 보코더는 코덱(CODEC)과 연결되어 증폭부 및 스피커를 통한 음성신호의 출력 동작 및 마이크를 통해 입력되는 음성신호를 입력받아 소정 처리하는 동작을 수행한다. 상기 중앙처리장치는 종래 배이스밴드아날로그 칩셋 성능 테스트 동작을 부가적으로 수행하였으며, 이는 앞서 언급하였듯이 미리 내장된 테스트 프로그램에 따라 이루어졌다.

본 발명의 실시에 따른 수행되는 성능 테스트의 적용 대상 장치인, 배이스밴드아날로그 칩셋(Based Analog Asic Chip Set ;BBA)(110)은 상기 이동단말기모뎀 장치(120)와 상기 RF부(100) 사이에 연결되어 RF신호 처리와 디지털 신호 처리가 상기 두 장치간의 정합에 의해 이루어지도록 한다. 상기 BBA(110)의 수신계 동작은 상기 RF부(100)를 통해 수신되는 신호를 중간주파수 신호로 변환하고, 이를 다시 국부발진주파수 신호와 다운컨버터(Down Converter)를 통해 컨버젼하여 기저대역의 신호로 변환한다. 그리고 상기 컨버젼되어 변환된 기저대역 신호가 CDMA/FM방식 각각에 해당하여 필터링이 수행되고 이는 다시 A/D컨버팅하여 디지털 신호로 변환되어 상기 이동단말기모뎀 장치(120)로 출력된다. 송신계의 동작은 상기 이동단말기모뎀 장치(120)로부터 수신 받은 디지털 신호를 내장된 A/D컨버터를 통해 기저대역의 아날로그 신호로 변환하고, 변환된 신호를 CDMA/FM 방식의 각 해당 필터를 거쳐 국부발진주파수와 업컨버터(Up Converter)를 통해 중간주파수(IF)로 변환한다. 변환된 신호는 무선신호로 변환되어 상기 RF부(100)로 출력되어 안테나를 통해 공중으로 송신된다.

상기 송수신계의 동작은 첨부된 도 3에 도시되었듯이 상기 배이스밴드아날로그 칩셋 내부에 구비된 A/D컨버터, LPF(FM/CDMA), 분주기, 전압제어발진기(VCO). 제어 회로, PLL, 믹서기 등의 동작을 통해 이루어진다. 한편 상기 BBA(110) 내부 구성들 각각의 동작 설명은 이미 공지되어 있음으로 이하 생략하고자 한다. 상기 도 3에 도시된 BBA(110)의 내부 구성들 또한 마찬가지로 본 명세서 상에서의 별도 설명은 생략한다.

그리고, 본 발명에서 실시하고자 하는 BBA의 성능 테스트는 상기한 송신계와 수신계의 성능을 테스트하는 동작을 말하는 것이며, 이는 상기 송신계 및 수신계의 입출력 단자에 나타나는 신호의 세기 및 주파수, 그 외 필요 정보들의 출력 상태를 통해 이루어진다. 보다 구체적으로는, BBA에 있어 LPF, ADC, DAC의 성능 테스트이다. 즉, LPF의 사이드 밴드의 감쇠, 리플 상태, 신호의 감쇠 상태의 테스트이며, ADC, DAC의 I채널 및 Q채널의 시간 지연 상태, 양자화 에러상태, 그리고 각 모드별로의 주파수 발생 정확도를 측정하고자 하는 것이다.

도 2는 본 발명에 따른 테스트 장치를 통해 BBA를 테스트하는 경우의 테스트 상태를 나타내는 도면이다.

도 2를 참조하면, 테스트 대상이 되는 BBA(110)에 본 발명의 실시에 따른 FPGA 테스트 장치(13)를 연결하게 되고, 상기 FPGA 테스트 장치(130)는 외부 컴퓨터(17)와 연결된다. 신호발생기는 송신계 테스트 수행에 있어 필요한 신호를 상기 BBA로 입력시키고, 스펙트럼분석기(150)는 상기 BBA(110)를 통해 출력되는 중간주파수신호 신호의 상태, 즉, 신호의 크기, 그리고 I, Q신호의 시간 지연 및 리플 상태를 측정한다. 로직분석기(160)는 상기 FPGA테스트 장치(130)로부터 출력되는 병렬 신호를 입력으로 받아 입력받은 데이터들의 상태를 분석하여, 상기 BBA(110)이 정상 동작 여부를 분석한다.

도 3은 본 발명의 바람직한 실시 예에 따른 FPGA 테스트 장치(130)의 내부 블록 구성도로서, 상기 BBA(110)의 성능 테스트시 상기 BBA(110)에 연결된 상태의 블록 구성도이다. 또한, 상기 도 2에는 상기 BBA의 개략적인 내부 블록 구성이 도시된다.

상기 도 2를 참조하면, 버퍼(132)는 상기 BBA(110)의 CDMA ADC로부터 출력되는 디지털 데이터를 입력받아 이를 임시 저장한 후, 상기 로직분석기(160)로 출력한다. 이는 CDMA I-채널의 아날로그신호와 CDMA Q-채널의 아날로그 신호를 상기 CDMA ADC가 각각 4비트의 병렬 데이터로 변환하면, 상기 버퍼(132)는 이를 입력받아 8비트의 병렬 데이터로 출력함으로 이루어진다. 상기 BBA(110)의 FM ADC들로부터 8비트의 직렬 데이터로 변환되어 각각 출력되는 I,Q 신호는 해당 선택동작을 통해 출력되고, 출력된 직렬데이터는 제1 S-P(Serial-Parallel)변환부(134)를 통해 병렬 데이터로 변환된다. 실 예로서, 상기 FM ADC로부터 출력되는 직렬 데이터는 8비트로 이루어지며, 이는 상기 제1 S-P변환부(134)를 통해 8비트의 병렬 데이터로 변환된다. Tx클럭 및 주파수 발생부(136)는 성능 테스트에 있어 필요한 디지털 신호를 생성하여 이를 상기 BBA(110)의 IDAC와 QDAC로 출력한다. 상기 Tx클럭 및 주파수 발생부(136)는 PC(170)의 제어하에 구동하며, 상기 PC(170)는 구비된 EEPROM(144)에 내장된 프로그램에 의해 해당 동작을 수행한다. 본 발명의 구체적 실시에 있어서 상기 Tx클럭 및 주파수 발생부(136)는 CDMA 클럭 및 8비트의 CDMA I, Q 채널 병렬 데이터를 생성한다. 생성된 병렬 데이터는 상기 DAC에서 아나로그 신호로 변환되어 해당 블록으로 출력된다. 그리고, 상기 Tx클럭 및 주파수 발생부(136) 동시에 FM 클럭 및 8비트의 FM Q 채널 병렬 데이터를 생성하여 출력한다. 이때에는 상기 I, Q DAC를 통해 FM LPF로 전달되어 해당 블록으로 출력되게 된다. 따라서, 상기 Tx클럭 및 주파수 발생부(136)는 CDMA, FM 각각의 클럭을 생성하고, 동시에 상기 PC(17)의 제어하에 구동하게 된다. 모드제어부(138)는 상기 BBA(110)내에 구비되는 모드제어부로 해당 제어 신호를 출력한다. 상기 모드제어부(138)는 FM, CDMA 모드 선택(이는 듀얼 모드 기능에 있어 수행됨), 그리고 아이들(Idle)모드, 슬립(Sleep)모드 선택 동작에 따른 해당 제어신호를 출력한다. 그리고 제2 S-P 변환부(142)는 상기 BBA의 GP ADC로부터 출력되는 8비트의 직렬데이터를 병렬데이터로 변환하여 상기 로직분석기 (160)로 출력하여 해당 분석 처리가 이루어지도록 한다. 통상 상기 GP ADC는 온도, 배터리 타입, 배터리 전압을 읽어서 디지털 데이터로 변환한 후 이를 이동단말기모뎀칩으로 전송하는 역할을 하는데 사익 전송되는 데이터를 통해 분석 처리가 이루어진다.

도 4는 본 발명에 따른 FPGA를 통한 테스트 장치의 구현 과정으로, 상기 도 2 및 도 3에 도시된 구성을 참조하여 그 구현 과정을 하기에 설명한다.

먼저, 210단계에서는 FPGA에 BBA(110)와의 인터페이싱을 위한 프로그래밍을 수행한다. 그리고, 220단계에서 상기 EEPROM(144)에 상기 프로그래밍에 따른 동작에 있어 필요한 해당 데이터를 저장시키고, 230단계에서는 병렬포트를 통한 신호의 증폭도, 신호의 개수, 주파수 제어 동작 수행이 이루어지도록 한다.

도 5는 본 발명에 따른 테스트 장치(도 3에 도시)에서 베이스밴드아날로그 칩셋의 송신계 성능을 테스트하는 과정을 나타낸 흐름도이다.

도 5를 참조하면, 310단계에서 모드제어부(138)의 동작을 제어하여 FM모드 혹은 CDMA 모드 선택동작을 수행한다. 310단계에서 해당 모드 선택 동작이 수행되면, 312단계에서 선택된 해당 모드를 셋팅하고, 314단계에서 상기 PC(17)에서 해당되는 프로그램을 호출하여 처리한다. 316단계에서는 상기 EEPROM(144)에 저장된 데이터를 독출한다. 상기 314단계 및 316단계의 동작은 스펙(Spec.)에 맞는 1-톤, 2-톤, 3-톤 신호의 주파수를 생성함에 따른 동작으로, 상기 톤 신호 생성동작에 따라, 318단계에서 Tx클럭 및 주파수 발생부(136)가 구동되며, 320단계에서는 상기 Tx클럭 및 주파수 발생부(136)의 구동에 따라 발생된 Tx클럭 및 주파수가 상기 BBA(110)의 송신계로 입력된다. 322단계에서는 상기 스펙트럼분석기(150)의 동작이 수행되고, 상기 스펙트럼분석기(150)의 동작을 통해 324단계에서 상기 BBA(110)의 성능 테스트 결과가 독출된다. 이 결과를 통해 상기 BBA(110)의 성능 상태를 사용자는 알 수 있게 된다. 한편, 상기 스펙트럼분석기(150)는 상기 BBA(110)의 송신단인 TxIF, TxIF/단에 접속되며, 상기 TxIF, TxIF/단으로 출력되는 결과를 통해 송신계의 성능여부를 알 수 있는 것이다.

도 6은 본 발명에 따른 테스트 장치에서 베이스밴드아날로그 칩셋의 수신계 성능을 테스트하는 과정을 나타낸 흐름도이다.

상기 도 6을 참조하면, 410단계에서 사용자로부터 FM 모드 혹은 CDMA 모드에 있어 어떠한 모드의 선택이 이루어졌는지 여부를 판단한다. 상기 410단계의 동작 또한 모드제어부(138)의 동작으로 이루어지며, 상기 410단계에서 FM모드가 선택된 경우는, 411단계에서 FM모드의 셋팅을 이룬다. 그리고, 413단계에서 I/Q스위치를 통한 채널 선택 동작을 수행한다. 그리고, 415단계에서는 신호발생기(140) 동작을 개시한다. 상기 415단계에서는 상기 신호발생기(140)가 1-톤, 2-톤, 3-톤 신호를 발생하게되며 발생된 톤 신호는 상기 BBA(110)의 수신단인 RxIF, RxIF/ 단으로 인가되어 상기 BBA(110)의 FM 수신계를 통해 해당 신호 처리 과정을 겪게 된다. 417단계에서는 상기 BBA(110)의 FM 수신계를 통해 출력되는 직렬 데이터를 상기 S/P변환부(134)를 통해 병렬 데이터로 변환하고, 변환된 데이터는, 419단계에서 동작 수행이 이루어지는 로직분석기(160)로 인가된다. 421단계에서 상기 로직분석기(160)를 통한 상기 BBA(110) 수신계의 성능 테스트 동작이 수행되고 그에 다른 테스트 결과가 독출된다.

한편, 상기 410단계에서 CDMA모드로의 선택이 이루어지면, 412단계에서 CDMA모드로의 셋팅을 이루고 이는 상기 모드제어부(138)의 동작에 의해 이루어진다. 414단계에서 상기 신호발생기(140)의 동작이 수행되고, 이때에는 1-톤, 2-톤, 3-톤 신호가 발생되어 상기 BBA(110)의 CDMA 수신계로 인가되어 해당 신호 처리 동작이 수행되도록 한다 416단계에서는 상기 신호발생기(140)의 동작에 따라 출력되는 상기 BBA(110)의 데이터를 상기 버퍼(132)를 통해 출력되도록 한다. CDMA수신계에서 출력되는 데이터는 병렬데이터로 이루어져 있음으로 별도의 데이터 변환 동작을 수행하지 않아도 됨으로, 이는 단지 버퍼의 동작에 의해 상기 로직분석기(160)로 전달되게 된다. 418단계에서 상기 로직분석기(16)의 동작이 이루어지고, 420단계에서는 그에 따른 성능 테스트 결과가 독출되게 된다.

결론적으로 본 발명의 동작을 요약 설명하면, 먼저 BBA(110)의 송신계 및 수신계의 동작이 정상적으로 이루어지고 있는지 여부, 즉 정해진 스펙에 해당하는 동작 수행이 이루어지고 있는지 여부를 테스트함에 있어, FPGA를 통해 해당 테스트 장치를 구현하여 이를 상기 BBA(110)에 연결하고, 테스트가 필요한 송수신계를 선택하여 그에 따른 테스트 동작이 수행되도록 하는 것이다. 이의 동작은, 먼저 듀얼모드(FM/CDMA)방식의 BBA에 있어, FM/CDMA의 송신계를 테스트 하는 경우는, FPGA를 통해 구현된 Tx 및 주파수 발생부(136)를 통해 발생한 해당 톤신호를 상기 BBA(110)의 송신계로 인가하여 그에 따른 결과가 출력되면, 이를 스펙트럼분석기(150)를 통해 입력받아 BBA(110) 송신계의 상태를 테스트하게 된다. 그리고, FM/CDMA 수신계를 테스트하는 경우에 있어서는 외부 신호발생기로부터 해당 신호를 인가한 후, 그에 따른 출력을 로직분석기가 분석 가능한 데이터 형태인 병렬 데이터로 변환시킨 후, 변환된 데이터를 상기 로직분석기(160)를 통해 수신계의 성능을 테스트하게 된다. 이때 FM 수신계의 경우는 출력되는 데이터가 직렬데이터임으로 이를 병렬 데이터로 변환시키는 별도의 동작이 수행되고, CDMA 수신계의 경우는 출력되는 데이터가 이미 병렬 데이터로 되어 있음으로 버퍼만의 동작 수행이 이루어진다.

상술한 바에 따르면 본 발명은 디지털 셀룰러단말기에서 중간주파수 신호와 기저대역의 아날로그 신호 및 디지털 신호를 상호 변환하는 베이스밴드아날로그 칩셋의 성능 테스트를 수행함에 있어, 프로그램이 가능한 FPGA를 적용하여 디지털셀 룰러단말기의 BBA의 성능 테스트를 수행함으로, 단말기 완제품을 필히 구현하지 않고도 해당 BBA의 성능을 테스트 할 수 있는 이점이 있다.

Claims (5)

1. 베이스밴드아날로그 칩셋의 성능 테스트 장치에 있어서,

   상기 배이스밴드아날로그 칩셋의 수신계로 정해진 스펙의 톤 신호를 출력하는 신호발생기와,

   상기 배이스밴드아날로그 칩셋의 송신계에서 출력되는 소정 신호를 입력받아 그의 상태를 분석하는 스펙트럼 분석기와,

   상기 베이스밴드아날로그 칩셋과 인터페이싱을 위한 소정 프로그램을 에프.피.지.에이(FPGA)로 구현하고 있으며, 상기 구현된 프로그램 및 데이터에 따라 상기 배이스밴드아날로그 칩셋의 송신계로 해당하는 소정 주파수 신호를 발생하여 출력하고, 상기 배이스밴드아날로그 칩셋의 수신계로부터 출력되는 데이터를 병렬데이터로변환하여 출력하는 테스트 장치와,

   상기 테스트 장치로부터 출력되는 병렬데이터를 입력받아 데이터의 상태를 분석하여 해당하는 결과를 출력하는 로직분석기로 이루어짐을 특징으로 하는 베이스밴드아날로그 칩셋의 성능 테스트 장치.
2. 제1항에 있어서, 상기 테스트 장치는,

   상기 배이스밴드 아날로그칩셋의 코드분할다중접속(CDMA)수신계를 통해 출력되는 병렬데이터를 임시 저장한 후 이를 그대로 출력하는 버퍼와,

   주파수변조(FM)수신계를 통해 출력되는 직렬데이터를 병렬데이터로 변환하여 출력하는 직-병 렬(S-P)변환부와,

   베이스밴드아날로그 칩셋과 인터페이싱을 위한 소정 프로그램에 따라 동작하는 컴퓨터와,

   상기 컴퓨터의 제어하에 독출되어 처리되는 해당 데이터를 저장하는 비휘발성 메모리와,

   상기 독출되는 해당 데이터에 따른 송신 클럭 및 주파수를 발생하여 출력하는 송신 클럭 및 주파수 발생부와,

   주파수변조(FM) 모드 혹은 코드분할다중접속(CDMA) 모드의 선택 동작을 수행하는 모드제어부를 구비하고 있음을 특징으로 하는 베이스밴드아날로그 칩셋의 성능 테스트 장치.
3. 베이스밴드아날로그 칩셋의 성능 테스트 장치 구현 방법에 있어서,

   병렬포트를 통한 신호의 증폭도, 신호의 개수, 주파수 제어 동작을 이루며, 상기 배이스밴드아날로그 칩셋과의 인터페이싱을 수행하는 프로그래밍을 에프.피.지.에이(FPGA)에 이루는 제1과정과,

   구비된 비휘발성메모리로 상기 제1과정의 프로그래밍에 따른 동작에 있어 필요한 해당 데이터를 저장하는 제2과정으로 이루어짐을 특징으로 하는 베이스밴드아날로그 칩셋의 성능 테스트 장치 구현 방법.
4. 베이스밴드아날로그 칩셋의 송신계 성능 테스트 방법에 있어서,

   베이스밴드아날로그 칩셋의 인터페이싱 프로그래밍을 에프.피.지.에이(FPGA)로 구현하며, 상기 구현된 프로그램에 해당하여 필요한 데이터를 비휘발성메모리에 저장한 후,

   상기 프로그램 및 데이터의 구동에 따라 해당 주파수 신호를 발생하는 제1과정과,

   상기 발생된 주파수 신호를 상기 배이스밴드아날로그 칩셋의 송신계로 출력하는 제2과정과,

   상기 제2과정에 따라 상기 배이스밴드아날로그 칩셋에서 출력되는 결과를 측정하여 송신계의 성능을 테스트하는 제3과정으로 이루어짐을 특징으로 하는 테스트 방법.
5. 로직분석기를 통해 수신계에 신호발생기가 연결된 베이스밴드아날로그 칩셋의 수신계 성능 테스트를 수행하는 방법에 있어서,

   상기 신호 발생기를 구동하여 해당 신호를 생성한 후 생성된 신호를 상기 배이스밴드아날로그 칩셋의 수신계로 출력하는 제1과정과,

   상기 제1과정에서 출력된 신호가 상기 배이스밴드아날로그 칩셋의 수신계를 통하여 직렬 데이터로 변환되면, 상기 변환된 직렬 데이터를 병렬 데이터로 변환하는 제2과정과,

   상기 제2과정에서 변환된 병렬 데이터를 상기 로직분석기로 인가하여, 상기 병렬 데이터를 통한 로직분석기의 분석 동작을 수행하는 제3과정과,

   상기 로직분석기를 통해 해당 성능 테스트 결과를 독출하는 제4과정으로 이루어짐을 특징으로 하는 수신계 테스트 방법.