KR20000038698A - Method for fabricating plate electrode of a trench capacitor - Google Patents
Method for fabricating plate electrode of a trench capacitor Download PDFInfo
- Publication number
- KR20000038698A KR20000038698A KR1019980053779A KR19980053779A KR20000038698A KR 20000038698 A KR20000038698 A KR 20000038698A KR 1019980053779 A KR1019980053779 A KR 1019980053779A KR 19980053779 A KR19980053779 A KR 19980053779A KR 20000038698 A KR20000038698 A KR 20000038698A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- film
- oxide film
- plate electrode
- organic arc
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000003990 capacitor Substances 0.000 title claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 238000007796 conventional method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 메모리 소자에 관한 것으로, 더욱 상세하게는 고집적도를 갖는 반도체 메모리 소자에 채용되는 트랜치 캐패시터내의 플레이트 전극을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor memory devices, and more particularly, to a method of forming a plate electrode in a trench capacitor employed in a semiconductor memory device having a high degree of integration.
반도체 디바이스(특히, DRAM)의 고집적화 및 대용량화에 대해 많은 연구가 진행되고 있으며, 이러한 고집적화 및 대용량화를 위해서는 하나의 스위칭 소자(트랜지스터)와 하나의 캐패시터로 된 단위 메모리 셀을 미세화하는 기술이 필수적인 데, 이와같은 메모리 셀이 미세화를 위해 제안된 방법중의 하나가 트랜치형 캐패시터이다.A lot of researches are being conducted on high integration and large capacity of semiconductor devices (especially DRAM), and a technology for miniaturizing a unit memory cell composed of one switching element (transistor) and one capacitor is essential for such high integration and large capacity. One of the proposed methods for miniaturizing such a memory cell is a trench type capacitor.
즉, 전형적인 트랜치형 캐패시터에서는 캐패시터를 좁고 깊은 트랜치 형상으로 형성함으로써, 실리콘 기판에서의 점유폭(또는 두께)을 대폭적으로 줄이는 반면에 저장 노드 전극의 표면적을 크게함으로써 안정된 정전 용량을 확보한다. 여기에서, 트랜치 캐패시터는 크게 분류해 볼 때 플레이트 전극, 캐패시터 절연막 및 저장 노드 전극을 포함하는 데, 본 발명은 플레이트 전극의 형성 방법에 관련된다.That is, in a typical trench type capacitor, by forming the capacitor in a narrow and deep trench shape, the capacitance (or thickness) in the silicon substrate is drastically reduced while the stable surface capacitance is secured by increasing the surface area of the storage node electrode. Here, the trench capacitor includes a plate electrode, a capacitor insulating film, and a storage node electrode when classified broadly. The present invention relates to a method of forming a plate electrode.
도 2는 종래 방법에 따라 트랜치 캐패시터의 플레이트 전극을 형성하는 각 공정을 도시한 공정 순서도이다.2 is a process flow diagram illustrating each process of forming a plate electrode of a trench capacitor according to a conventional method.
도 2a에 도시된 바와같이, 패드 산화막(202)과 질화막(204)으로 된 패턴 마스크를 이용하여 실리콘 기판(200)의 소정 부분에 목표로하는 소정 깊이를 갖는 트랜치를 형성하고, 트랜치가 형성된 실리콘 기판(200)의 상부 전면에 걸쳐, 예를들면 저압 화학 기상 증착법(LPCVD : Low Pressure Chemical Vapor Deposition) 등과 같은 CVD 방법에 의해 As 등의 불순물이 도핑된 산화막(206)을 대략 400 - 1000Å 정도 증착시킨다.As shown in FIG. 2A, a trench having a desired depth is formed in a predetermined portion of the silicon substrate 200 by using a pattern mask composed of the pad oxide film 202 and the nitride film 204, and the trench is formed of silicon. An oxide film 206 doped with impurities such as As is deposited on the entire upper surface of the substrate 200 by a CVD method such as low pressure chemical vapor deposition (LPCVD), for example, about 400-1000 kPa. Let's do it.
다음에, 스핀 코딩 등의 방법을 이용하여 산화막(206)의 전면에 걸쳐 트랜치를 매립시킬 수 있는 정도의 충분한 두께(대략, 10000Å 이상)로 포토 레지스트막(208)을 도포한다.Next, the photoresist film 208 is applied to a thickness (approximately 10000 GPa or more) sufficient to fill the trench over the entire surface of the oxide film 206 using a method such as spin coding.
이어서, 도 2b에 도시된 바와같이, 건식 식각 방법으로 트랜치 영역 이외의 영역에 형성된 포토 레지스트막 및 트랜치내에 형성된 포토 레지스트막의 일부를 제거함으로써, 잔류 포토 레지스트막(208')을 형성한다. 이때, 트랜치 영역에서 제거되는 포토 레지스트막의 깊이는 형성된 트랜치의 폭에 의거하여 결정될 수 있다.Subsequently, as shown in FIG. 2B, the remaining photoresist film 208 'is formed by removing a portion of the photoresist film formed in the region other than the trench region and the photoresist film formed in the trench by dry etching. In this case, the depth of the photoresist film removed from the trench region may be determined based on the width of the formed trench.
이때, 웨이퍼의 중심쪽에 형성되는 트랜치(도 2에서 좌측에 도시된 트랜치)에 매립된 잔류 포토 레지스트막과 모서리쪽에 형성되는 트랜치(도 2에서 우측에 도시된 트랜치)에 매립된 잔류 포토 레지스트막간에는 균일도(unformity) 차이(단차 : B)가 발생, 즉 모서리쪽 트랜치에 매립된 잔류 포토 레지스트막의 두께가 중심쪽 트랜치에 매립된 잔류 포토 레지스트막의 두께에 비해 상대적으로 얇게 형성되는 균일도 차이(또는 단차)가 발생하게 된다.At this time, the remaining photoresist film embedded in the trench formed in the center of the wafer (the trench shown on the left side in FIG. 2) and the remaining photoresist film embedded in the trench formed in the corner (the trench shown in the right side in FIG. 2) are formed. Uniformity difference (step: B) occurs, that is, the uniformity difference (or step difference) in which the thickness of the residual photoresist film embedded in the corner trench is formed relatively thinly compared to the thickness of the residual photoresist film embedded in the central trench. Will occur.
예를들어, 포토 레지스트막이 10000Å 정도 도포되고 식각하고자하는 목표가 27000Å 정도이며 식각 균일도 차이가 대략 5% 정도라고 가정할 때, 중심쪽 트랜치에 매립 형성된 잔류 포토레지스트막과 모서리쪽 트랜치에 매립 형성된 잔류 포토 레지스트막간에는 대략 1350Å 정도의 균일도 차이(단차)가 발생하게 된다. 이때, 27000Å 정도를 식각하는 데는 대략 200 sec 이상의 식각시간을 필요로 한다.For example, assuming that a photoresist film is applied about 10000Å, the target to be etched is about 27000Å and the difference in etching uniformity is about 5%, the remaining photoresist film embedded in the central trench and the residual photo buried in the corner trench Uniformity difference (step) of about 1350 kV occurs between resist films. At this time, the etching time of about 27000Å requires an etching time of about 200 sec or more.
다음에, 잔류 포토 레지스트막(208')을 보호막으로하여 습식 식각을 수행함으로써, 도 2c에 도시된 바와같이, 산화막(206)의 일부, 즉 포토 레지스트막이 제거된 트랜치의 상부측 측벽 및 트랜치가 형성되지 않은 실리콘 기판(200)의 상부에 도포된 산화막(206)을 제거하여 잔류 산화막(206')을 형성시킨다. 이때에도, 웨이퍼의 중심쪽 트랜치에 매립 형성된 잔류 산화막(206') 및 잔류 포토 레지스트막(208')의 두께와 모서리쪽 트랜치에 매립 형성된 잔류 산화막(206') 및 잔류 포토 레지스트막(208')의 두께 사이에는 여전히 균일도 차이(단차 : B)가 존재한다.Next, by performing wet etching with the remaining photoresist film 208 'as a protective film, as shown in FIG. 2C, a portion of the oxide film 206, that is, the upper sidewall and trench of the trench from which the photoresist film is removed, is removed. The remaining oxide film 206 'is formed by removing the oxide film 206 applied on the silicon substrate 200 that is not formed. Also in this case, the thicknesses of the residual oxide film 206 'and the residual photoresist film 208' buried in the central trench of the wafer and the residual oxide film 206 'and the residual photoresist film 208' buried in the corner trenches There is still a uniformity difference (difference: B) between the thicknesses.
다시 습식 크리닝 등의 방법을 이용하여 잔류 포토 레지스트막(208')을 제거한다. 따라서, 트랜치 내부에는 그 상부의 일부가 제거된 잔류 산화막(206')만이 남게 되며, 이러한 상태에서 기설정된 소정시간 동안 고온 열처리 공정을 수행한다. 따라서, 고온 열처리 공정에 의해 잔류 산화막(206')내에 함유된 As 성분이 실리콘 기판(200)내로 확산되므로써,실리콘 기판 내부에 확산 영역이 형성, 즉 트랜치 캐패시터에서의 플레이트 전극(210)이 형성된다.Again, the residual photoresist film 208 'is removed using a method such as wet cleaning. Accordingly, only the residual oxide film 206 ′ in which a portion of the upper portion is removed remains inside the trench, and the high temperature heat treatment process is performed for a predetermined time in this state. Therefore, the As component contained in the residual oxide film 206 'is diffused into the silicon substrate 200 by the high temperature heat treatment process, whereby a diffusion region is formed inside the silicon substrate, that is, the plate electrode 210 in the trench capacitor is formed. .
그후, 확산 영역이 형성되면, 습식 식각을 통해 잔류 산화막(206')을 제거함으로써, 도 2d에 도시된 바와같이, 소정 깊이로 형성된 트랜치의 내부 표면에 맞닿는 실리콘 기판(200)의 소정부분에 플레이트 전극(210)이 완성된다.Thereafter, when the diffusion region is formed, a plate is formed on a predetermined portion of the silicon substrate 200 which abuts the inner surface of the trench formed to a predetermined depth, as shown in FIG. 2D, by removing the residual oxide film 206 ′ through wet etching. The electrode 210 is completed.
그러나, 포토 레지스트막의 일부를 제거할 때 발생된 균일도 차이로 인해 웨이퍼의 중심쪽 트랜치에 형성된 플레이트 전극(210)의 길이와 웨이퍼의 모서리쪽 트랜치에 형성된 플레이트 전극(210)의 길이에 차이(단차)(B')가 발생, 즉 중심쪽 트랜치에 형성된 플레이트 전극의 길이가 모서리쪽 트랜치에 형성된 플레이트 전극의 길이에 비해 상대적으로 길어지게 되는 데, 플레이트 전극의 깊이와 후속 공정을 통해 형성될 전하 저장 노드 전극의 깊이에 의해 트랜치 캐패시터의 정전 용량이 결정된다는 점을 감안할 때, 트랜치 캐패시터의 정전 용량이 오차 허용범위를 벗어나게 되는 등의 문제를 야기시킬 수 있다.However, the difference between the length of the plate electrode 210 formed in the center trench of the wafer and the length of the plate electrode 210 formed in the edge trench of the wafer due to the uniformity difference generated when removing a part of the photoresist film (step) (B ') occurs, i.e., the length of the plate electrode formed in the central trench becomes relatively longer than the length of the plate electrode formed in the corner trench, the depth of the plate electrode and the charge storage node to be formed through the subsequent process. Given that the capacitance of the trench capacitor is determined by the depth of the electrode, it may cause a problem such that the capacitance of the trench capacitor is out of tolerance.
즉, 반도체 메모리 소자용 캐패시터를 제조하는 데 있어서 안정된 정전 용량을 확보해야 하는 것은 제품의 생산 수율 및 신뢰도 확보를 위해 필연적이라 할 수 있는 데, 전술한 바와같은 종래 방법에 따라 캐패시터의 플레이트 전극을 형성하는 경우 웨이퍼의 중심쪽 캐패시터의 플레이트 전극 길이와 모서리쪽 캐패시터의 플레이트 전극 길이가 달라지게 되기 때문에 트랜치 캐패시터의 안정된 정전 용량을 확보할 수가 없었다.That is, it is inevitable to secure stable capacitance in manufacturing a capacitor for a semiconductor memory device to secure a production yield and reliability of a product. The plate electrode of the capacitor is formed according to the conventional method as described above. In this case, since the plate electrode length of the center capacitor of the wafer and the plate electrode length of the corner capacitor are different, it is not possible to secure stable capacitance of the trench capacitor.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로, 반도체 메모리 소자용 트랜치 캐패시터의 플레이트 전극 길이의 균일도를 증진시킬 수 있는 플레이트 전극 형성 방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems of the prior art, and an object thereof is to provide a method of forming a plate electrode capable of improving the uniformity of a plate electrode length of a trench capacitor for a semiconductor memory device.
상기 목적을 달성하기 위하여 본 발명은, 실리콘 기판상에 형성되는 반도체 메모리 소자용 트랜치 캐패시터의 플레이트 전극을 형성하는 방법에 있어서, 소정 깊이의 트랜치가 형성된 실리콘 기판상에 확산용 불순물이 도핑된 소정 두께의 산화막을 증착하는 과정; 상기 산화막의 상부 전면에 걸쳐 상기 트랜치가 매립되는 형태로 소정 두께의 유기 아크막을 도포하는 과정; 상기 트랜치내 설정된 소정 부분까지 상기 유기 아크막을 제거하여 상기 트랜치내에 잔존하는 잔류 유기 아크막을 형성하는 과정; 상기 잔류 유기 아크막을 보호막으로하여 상기 트랜치 이외의 실리콘 기판 상부에 형성된 산화막 및 트랜치내에 매립된 산화막의 상부 일부를 제거함으로써 상기 트랜치 내부에 잔존하는 잔류 산화막을 형성한 다음 상기 잔류 유기 아크막을 제거하는 과정; 기설정된 온도 범위내에서 소정시간 동안 고온 열처리 공정을 수행하여 상기 잔류 산화막에 함유된 확산용 불순물을 상기 실리콘 기판으로 확산시킴으로써, 플레이트 전극용 확산 영역을 형성하는 과정; 및 상기 잔류 산화막을 제거하여 상기 플레이트 전극을 완성하는 과정으로 이루어진 트랜치 캐패시터의 플레이트 전극 형성 방법을 제공한다.In order to achieve the above object, the present invention provides a method for forming a plate electrode of a trench capacitor for a semiconductor memory device formed on a silicon substrate, the predetermined thickness doped with diffusion impurities on a silicon substrate formed with a trench of a predetermined depth Depositing an oxide film; Applying an organic arc film having a predetermined thickness in such a manner that the trench is buried over the entire upper surface of the oxide film; Removing the organic arc film to a predetermined portion set in the trench to form a residual organic arc film remaining in the trench; Forming a residual oxide film remaining in the trench by removing the oxide film formed on the silicon substrate other than the trench and the upper portion of the oxide film embedded in the trench by using the residual organic arc film as a protective film, and then removing the residual organic arc film. ; Forming a diffusion region for a plate electrode by performing a high temperature heat treatment process for a predetermined time within a preset temperature range to diffuse the diffusion impurities contained in the residual oxide film onto the silicon substrate; And it provides a plate electrode forming method of a trench capacitor consisting of removing the residual oxide film to complete the plate electrode.
도 1은 본 발명의 바람직한 실시예에 따라 트랜치 캐패시터의 플레이트 전극을 형성하는 공정을 도시한 공정 순서도,1 is a process flow diagram illustrating a process of forming a plate electrode of a trench capacitor according to a preferred embodiment of the present invention;
도 2는 종래 방법에 따라 트랜치 캐패시터의 플레이트 전극을 형성하는 공정을 도시한 공정 순서도.2 is a process flow diagram illustrating a process of forming a plate electrode of a trench capacitor according to a conventional method.
＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
100 : 실리콘 기판 102 : 패드 산화막100 silicon substrate 102 pad oxide film
104 : 질화막 106 : 산화막104: nitride film 106: oxide film
106' : 잔류 산화막 108 : 유기 아크막106 ': residual oxide film 108: organic arc film
108' : 잔류 유기 아크막 110 : 플레이트 전극108 ': residual organic arc film 110: plate electrode
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 발명의 바람직한 실시예에 따라 트랜치 캐패시터의 플레이트 전극을 형성하는 공정을 도시한 공정 순서도이다.1 is a process flow diagram illustrating a process of forming a plate electrode of a trench capacitor in accordance with a preferred embodiment of the invention.
먼저, 도 1a에 도시된 바와같이, 패드 산화막(102)과 질화막(104)으로 된 패턴 마스크를 이용하여 실리콘 기판(100)의 소정 부분에 목표로하는 소정 깊이를 갖는 트랜치를 형성하고, 트랜치가 형성된 실리콘 기판(100)의 상부 전면에 걸쳐, 예를들면 저압 화학 기상 증착법(LPCVD : Low Pressure Chemical Vapor Deposition) 등과 같은 CVD 방법에 의해 As 등의 불순물이 도핑된 산화막(106)을 대략 400 - 1000Å 정도 증착시킨다.First, as shown in FIG. 1A, a trench having a target depth having a predetermined depth is formed in a predetermined portion of the silicon substrate 100 by using a pattern mask composed of the pad oxide film 102 and the nitride film 104. An oxide film 106 doped with impurities such as As is approximately 400-1000 에 over the entire upper surface of the formed silicon substrate 100, for example, by a CVD method such as Low Pressure Chemical Vapor Deposition (LPCVD). It is deposited to an extent.
다음에, 스핀 코딩 등의 방법을 이용하여 산화막(106)의 전면에 걸쳐 트랜치를 매립시킬 수 있는 정도의 두께, 예를들면 2000Å - 5000Å 정도의 두께로 에치백(etch back)용의 유기 아크막(antireflective coating : ARC)(108)을 도포한다. 이때, 사용되는 유기 아크막(108)으로서는 카본 성분이 기본으로 구성되어 있는 폴리머 계열, 예를들면 SiON, SiN, SiC 등을 사용할 수 있다.Next, an organic arc film for etching back to a thickness such that the trench can be buried over the entire surface of the oxide film 106 by using spin coding or the like, for example, about 2000 kPa to 5000 kPa. (antireflective coating: ARC) 108 is applied. At this time, as the organic arc film 108 used, a polymer series in which a carbon component is basically formed, for example, SiON, SiN, SiC, or the like can be used.
이어서, 도 1b에 도시된 바와같이, 플라즈마 건식 식각 또는 습식 식각 방법으로 트랜치 영역 이외의 영역에 형성된 포토 레지스트막 및 트랜치내에 형성된 포토 레지스트막의 일부를 제거함으로써, 잔류 유기 아크막(108')을 형성한다. 이때, 트랜치 영역에서 제거되는 유기 아크막(108)의 깊이는 형성된 트랜치의 폭에 의거하여 결정될 수 있다. 또한, 플라즈마 건식 식각에 의해 유기 아크막을 제거하는 경우의 그 공정 조건은 압력 50-100MT, R.F 파워 500-100W, 50-100GAUSS, CF4 5-10CCM, O2 100-200SCCM, N2 10-50SCCM이 바람직하다.Subsequently, as shown in FIG. 1B, the residual organic arc film 108 ′ is formed by removing the photoresist film formed in the region other than the trench region and the part of the photoresist film formed in the trench by plasma dry etching or wet etching. do. In this case, the depth of the organic arc film 108 removed from the trench region may be determined based on the width of the formed trench. In addition, the process conditions in the case of removing an organic arc film by a plasma dry etching are preferably pressure 50-100MT, RF power 500-100W, 50-100GAUSS, CF4 5-10CCM, O2 100-200SCCM, N2 10-50SCCM. .
따라서, 본 발명에 따라 포토 레지스트막에 비해 상대적으로 두께 조절이 용이한 유기 아크막을 트랜치에 매립시켜 식각 공정을 통해 트랜치내의 임의의 부분까지 제거함으로써 웨이퍼의 중심부분에 형성되는 트랜치(도 1에서 우측에 도시된 트랜치)에 매립된 잔류 유기 아크막(108')과 모서리 부분에 형성되는 트랜치(도 1에서 좌측에 도시된 트랜치)에 매립된 잔류 아크막(108')간에는, 전술한 종래 방법에 비해, 균일도 차이(단차 : A)가 크게 나지 않는다.Therefore, according to the present invention, a trench is formed in the center portion of the wafer by embedding an organic arc film in the trench, which is relatively easy to control the thickness of the photoresist film, and removing any portion of the trench through an etching process (right side in FIG. 1). Between the residual organic arc film 108 'embedded in the trench shown in Fig. 2) and the residual arc film 108' embedded in the trench formed in the corner portion (the trench shown on the left side in Fig. 1). In comparison, the uniformity difference (step A) is not large.
예를들어, 트랜치 부분(상부 일부) 15000Å, 질화막 마스크 2000Å, 유기 아크막 2000Å으로 되는 19000Å가 식각하고자하는 목표이고, 식각 균일도 차이가 대략 5% 정도라고 가정할 때, 웨이퍼의 중심 부분 트랜치에 매립 형성된 잔류 유기 아크막과 모서리 부분 트랜치에 매립 형성된 잔류 유기 아크막간에는 대략 950Å 정도의 균일도 차이(단차)가 발생하며, 19000Å 정도를 식각하는 데는 대략 140 sec 이상의 식각시간이 소요된다.For example, assuming that the target portion (top portion) 15000Å, the nitride mask 2000Å, the organic arc film 2000Å is 19000Å to be etched, and the difference in etching uniformity is about 5%, it is buried in the central part trench of the wafer. Uniformity difference (step difference) of about 950 ms occurs between the formed residual organic arc film and the remaining organic arc film embedded in the corner trench, and etching time of about 140 sec or more is required for etching 19000 ms.
따라서, 본 발명에 따라 유기 아크막을 이용하는 경우, 포토 레지스트막을 이용하는 종래 방법에 비해, 대략 400Å 정도의 단차 해소 효과를 얻을 수 있으며, 또한 식각시간도 종래 방법에 비해 대략 60 sec 정도 절감할 수 있어 생산성을 향상시킬 수 있다.Therefore, in the case of using the organic arc film according to the present invention, compared with the conventional method using the photoresist film, it is possible to obtain a step reduction effect of about 400 mW, and the etching time can be reduced by about 60 sec compared to the conventional method. Can improve.
다음에, 잔류 유기 아크막(108')을 보호막으로하여 습식 식각을 수행함으로써, 도 1c에 도시된 바와같이, 산화막(106)의 일부, 즉 유기 아크막이 제거된 트랜치의 상부측 측벽 및 트랜치가 형성되지 않은 실리콘 기판(100)의 상부에 도포된 산화막(106)을 제거하여 잔류 산화막(106')을 형성시킨다. 이때, 웨이퍼의 중심 부분 트랜치에 매립 형성된 잔류 산화막(106') 및 잔류 유기 아크막(108')의 두께와 모서리 부분 트랜치에 매립 형성된 잔류 산화막(106') 및 잔류 유기 아크막(108')의 두께 사이에는 미세한 균일도 차이(단차 : A)만이 존재하게 된다.Next, by performing wet etching using the residual organic arc film 108 'as a protective film, as shown in FIG. 1C, a portion of the oxide film 106, that is, the upper side sidewall and the trench of the trench from which the organic arc film is removed, is removed. The remaining oxide film 106 'is formed by removing the oxide film 106 applied on the silicon substrate 100 that is not formed. At this time, the thicknesses of the remaining oxide film 106 'and the remaining organic arc film 108' buried in the central trench of the wafer and the remaining oxide film 106 'and the remaining organic arc film 108' buried in the corner trench are formed. There is only a slight uniformity difference (step: A) between the thicknesses.
다시 습식 크리닝 등의 방법을 이용하여, 도 1d에 도시된 바와같이, 잔류 유기 아크막(108')을 제거한다. 따라서, 트랜치 내부에는 그 상부의 일부가 제거된 잔류 산화막(106')만이 남게 되며, 이러한 상태에서 기설정된 소정시간 동안 고온(예를들면, 900 - 1100℃의 온도 범위) 열처리 공정을 수행한다. 따라서, 고온 열처리 공정에 의해 잔류 산화막(106')내에 함유된 As 성분이 실리콘 기판(100)내로 확산되므로써,도 1e에 도시된 바와같이, 실리콘 기판 내부에 확산 영역이 형성, 즉 트랜치 캐패시터용 플레이트 전극(110)이 형성된다.Again using wet cleaning or the like, the residual organic arc film 108 ′ is removed, as shown in FIG. 1D. Accordingly, only the residual oxide film 106 'having a portion of the upper portion thereof remaining inside the trench remains, and in this state, a high temperature (eg, a temperature range of 900 to 1100 ° C) heat treatment process is performed for a predetermined time. Therefore, as a component of As contained in the residual oxide film 106 'is diffused into the silicon substrate 100 by the high temperature heat treatment process, as shown in FIG. 1E, a diffusion region is formed in the silicon substrate, that is, a plate for a trench capacitor. The electrode 110 is formed.
그후, 확산 영역이 형성되면, 습식 식각을 통해 잔류 산화막(106')을 제거함으로써, 도 1f에 도시된 바와같이, 소정 깊이로 형성된 트랜치의 내부 표면에 맞닿는 실리콘 기판(100)의 소정부분에 플레이트 전극(110)이 완성된다.Then, when the diffusion region is formed, the plate is placed on a predetermined portion of the silicon substrate 100 that abuts the inner surface of the trench formed to a predetermined depth, as shown in FIG. 1F, by removing the residual oxide film 106 ′ through wet etching. The electrode 110 is completed.
따라서, 본 발명에 따라 두께 조절이 용이한 유기 아크막을 트랜치에 매립시켜 식각 공정을 통해 트랜치내의 임의의 부분까지 제거함으로써, 웨이퍼의 중심부분에 형성되는 트랜치(도 1e에서 우측에 도시된 트랜치)에 형성된 플레이트 전극(110)과 웨이퍼의 모서리 부분에 형성되는 트랜치(도 1e에서 좌측에 도시된 트랜치)에 형성된 플레이트 전극(110)간에는 비교적 작은 길이 차이(A')만이 나게 된다.Therefore, in the trench formed in the center portion of the wafer (the trench shown on the right in FIG. 1E) by embedding the organic arc film, which can be easily adjusted in thickness, into the trench and removing any portion of the trench through the etching process according to the present invention. Only a relatively small length difference A 'is generated between the formed plate electrode 110 and the plate electrode 110 formed in the trench formed in the corner portion of the wafer (the trench shown on the left side in FIG. 1E).
즉, 본 발명에서는 웨이퍼의 중심 부분 트랜치에 형성된 플레이트 전극의 길이와 모서리 부분 트랜치에 형성된 플레이트 전극의 길이간의 차이를, 전술한 종래 방법에 의해 형성할 때 야기되는 플레이트 전극간의 길이 차이에 비해, 현저하게 줄일 수 있다.That is, in the present invention, the difference between the length of the plate electrode formed in the center portion trench of the wafer and the length of the plate electrode formed in the corner portion trench is remarkable compared to the difference in length between the plate electrodes caused when formed by the aforementioned conventional method. Can be reduced.
이상 설명한 바와같이 본 발명에 따르면, 포토 레지스트막 대신에 상대적으로 두께 조절이 용이한 유기 아크막을 이용하여 플레이트 전극을 형성함으로써, 웨이퍼내 각 트랜치에 형성된 플레이트 전극의 길이 균일도를 증진시킬 수 있으며, 또한 플레이트 전극 형성에 필요한 식각 시간을 절감함으로써 반도체 메모리 소자의 생산성을 증진시킬 수 있다.As described above, according to the present invention, by forming a plate electrode using an organic arc film having a relatively easy thickness control instead of the photoresist film, it is possible to enhance the length uniformity of the plate electrode formed in each trench in the wafer. Productivity of the semiconductor memory device may be improved by reducing the etching time required for forming the plate electrode.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980053779A KR100283482B1 (en) | 1998-12-08 | 1998-12-08 | How to Form Plate Electrodes for Trench Capacitors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980053779A KR100283482B1 (en) | 1998-12-08 | 1998-12-08 | How to Form Plate Electrodes for Trench Capacitors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000038698A true KR20000038698A (en) | 2000-07-05 |
| KR100283482B1 KR100283482B1 (en) | 2001-04-02 |
Family
ID=19561910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980053779A KR100283482B1 (en) | 1998-12-08 | 1998-12-08 | How to Form Plate Electrodes for Trench Capacitors |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100283482B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100954416B1 (en) * | 2002-11-12 | 2010-04-26 | 매그나칩 반도체 유한회사 | Method for forming of capacitor the trench type |
| US9006717B2 (en) | 2012-04-17 | 2015-04-14 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of manufacturing organic light-emitting display apparatus |
-
1998
- 1998-12-08 KR KR1019980053779A patent/KR100283482B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100954416B1 (en) * | 2002-11-12 | 2010-04-26 | 매그나칩 반도체 유한회사 | Method for forming of capacitor the trench type |
| US9006717B2 (en) | 2012-04-17 | 2015-04-14 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of manufacturing organic light-emitting display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100283482B1 (en) | 2001-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100375218B1 (en) | Methods of fabricating a semiconductor device using an anti-reflective layer and a self-aligned contact technique and semiconductor devices fabricated thereby | |
| KR20040023297A (en) | Semiconductor device having a SiN etch stopper by low temperature ALD and fabricating method the same | |
| US6846744B1 (en) | Method of fabricating a bottle shaped deep trench for trench capacitor DRAM devices | |
| US5801077A (en) | Method of making sidewall polymer on polycide gate for LDD structure | |
| KR100283482B1 (en) | How to Form Plate Electrodes for Trench Capacitors | |
| KR100301148B1 (en) | Forming method for hard mask of semiconductor device | |
| KR19990078383A (en) | Method and apparatus having improved control of a buried strap in trench capacitors | |
| KR100427441B1 (en) | Method for forming the semiconductor device | |
| KR20040016496A (en) | Method for forming spacer of semiconductor device and manufacturing semiconductor device using the same | |
| KR100321758B1 (en) | Method for fabricating semiconductor device | |
| KR0166035B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR940009632B1 (en) | Manufacturing method of charge storage electrode with enlarged surface | |
| KR100400285B1 (en) | Method for manufacturing semiconductor device | |
| KR0164152B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100261328B1 (en) | Method of forming contact hole in semiconductor device | |
| KR100266012B1 (en) | Flattening method of semiconductor device | |
| KR100251983B1 (en) | The fabricating method of capacitor | |
| KR940009617B1 (en) | Method of manufacturing capacitor of semiconductor memory device | |
| KR0166032B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR0172545B1 (en) | Method of manufacturing isolation film on the semiconductor | |
| KR0136920B1 (en) | Manufacturing method of semiconductor device | |
| JPH04218958A (en) | Semiconductor memory and its manufacture | |
| KR940009637B1 (en) | Manufacturing method of capacitor cell with trench type bit line | |
| CN113972129A (en) | Etching method, semiconductor device and electronic equipment | |
| KR0165419B1 (en) | Method of manufacturing cylindrical capacitor using spacer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |