KR100954416B1 - Method for forming of capacitor the trench type - Google Patents

Method for forming of capacitor the trench type Download PDF

Info

Publication number
KR100954416B1
KR100954416B1 KR1020020070185A KR20020070185A KR100954416B1 KR 100954416 B1 KR100954416 B1 KR 100954416B1 KR 1020020070185 A KR1020020070185 A KR 1020020070185A KR 20020070185 A KR20020070185 A KR 20020070185A KR 100954416 B1 KR100954416 B1 KR 100954416B1
Authority
KR
South Korea
Prior art keywords
trench
oxide
cap
forming
capacitor
Prior art date
Application number
KR1020020070185A
Other languages
Korean (ko)
Other versions
KR20040042062A (en
Inventor
한상규
박근주
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020070185A priority Critical patent/KR100954416B1/en
Publication of KR20040042062A publication Critical patent/KR20040042062A/en
Application granted granted Critical
Publication of KR100954416B1 publication Critical patent/KR100954416B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench

Abstract

본 발명은 반도체 장치의 제조 방법 중 트렌치형 커패시터 제조 방법에 관한 것으로, 기존의 트렌치 하부에 캡 옥사이드 형성을 위해 진행되던 습식 식각공정을 본 발명에서는 2단계 즉, 습식식각과 건식식각을 순차적으로 진행하여 캡 옥사이드를 형성함으로써, 후속 캡 옥사이드의 특성을 향상시키기 위한 캡 옥시데이션 공정 시에 트렌치 측벽에 굴곡이 형성되는 것이 방지되어 굴곡 영역에 발생되던 옥사이드 씬잉(oxide thinning)현상의 발생을 방지하도록 하는 기술이다.
The present invention relates to a trench type capacitor manufacturing method of a semiconductor device manufacturing method, in the present invention, a wet etching process that was performed to form a cap oxide in the lower portion of the conventional trench in the present invention proceeds two steps, that is, wet etching and dry etching sequentially Thereby forming a cap oxide, which prevents formation of bends in the trench sidewalls during the cap oxidation process to improve the properties of subsequent cap oxides, thereby preventing the occurrence of oxide thinning in the bend region. Technology.

트렌치, 커패시터, 굴곡Trench, Capacitor, Bend

Description

트렌치형 커패시터의 제조방법{Method for forming of capacitor the trench type} Method for Forming a Trench Type Capacitor             

도 1a 내지 도 1d는 종래의 트렌치형 커패시터의 제조방법을 순차적으로 나타낸 공정 단면도.1A to 1D are cross-sectional views sequentially illustrating a method of manufacturing a conventional trench capacitor.

도 2a 내지 도 2f는 본 발명에 실시예에 따른 트렌치형 커패시터의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.2A through 2F are cross-sectional views sequentially illustrating a method of manufacturing a trench capacitor according to an embodiment of the present invention.

- 도면의 주요부분에 대한 부호의 설명 - -Explanation of symbols for the main parts of the drawings-

100 : 실리콘기판 110 : 패드산화막100: silicon substrate 110: pad oxide film

120 : 패드질화막 130 : 트렌치120: pad nitride film 130: trench

140 : 제 1절연막 150 : 캡 옥사이드140: first insulating film 150: cap oxide

160 : 제 2절연막 170 : 커패시터 전극
160: second insulating film 170: capacitor electrode

본 발명은 커패시터 제조 방법에 관한 것으로, 보다 상세하게는 트렌치 측벽 의 굴곡을 방지하여 반도체소자의 신뢰성을 향상시키도록 하는 트렌치형 커패시터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor, and more particularly, to a method of manufacturing a trench type capacitor to improve the reliability of the semiconductor device by preventing bending of the trench sidewalls.

반도체 메모리장치의 고집적화에 따라 소자 당 면적이 1 ~ 2㎛에 이르고 있다. 이와 같이 소자 당 면적이 줄어듬에 따라 제한된 면적에서 충분히 큰 충전용량을 확보하는 것이 가장 큰 문제로 대두되고 있으며 이의 해결을 위해 제한된 면적에서 커패시터의 면적을 크게 할 수 있는 방법 중의 하나로서 트렌치 구조(Trench structure)가 개발되었다.As the semiconductor memory device is highly integrated, an area per device reaches 1 to 2 mu m. As the area per device decreases, securing a sufficiently large charge capacity in a limited area is the biggest problem.Trench structure is one of the ways to increase the area of the capacitor in the limited area. structure has been developed.

그러나, 종래 기술에 의한 트렌치 구조의 커패시터 제조방법에 따르면, 트렌치 형성 시, 트렌치의 상부 모서리가 날카롭게 형성되며, 이에 따라, 후속 트렌치 식각 공정에 의한 실리콘기판의 데미지를 완화하기 위해 자기정렬콘택 옥시데이션 공정 시, 날카롭게 형성된 모서리에 의해 모서리 영역에 절연막이 얇게 형성되는 옥사이드 씬잉(oxide thinning)이 발생하는 문제가 있다.However, according to the method of manufacturing a capacitor having a trench structure according to the prior art, when the trench is formed, the upper edge of the trench is sharply formed, and accordingly, self-aligned contact oxidation to mitigate the damage of the silicon substrate by the subsequent trench etching process. In the process, there is a problem in that oxide thinning occurs in which an insulating film is thinly formed in the corner region due to the sharply formed edge.

이하, 종래 기술에 따른 트렌치 구조의 커패시터 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, a method of manufacturing a capacitor having a trench structure according to the prior art will be described with reference to the accompanying drawings.

도 1a 내지 도 1d는 종래의 트렌치형 커패시터의 제조방법을 순차적으로 나타낸 공정 단면도이다.1A to 1D are cross-sectional views sequentially illustrating a method of manufacturing a conventional trench capacitor.

도 1a에 도시된 바와 같이, 실리콘기판(100) 상에 패드산화막(110)과 패드질화막(120)을 순차적으로 증착한 다음 패드질화막(120) 상에 트렌치를 형성하기 위한 감광막(미도시함) 패턴을 형성한다. 그리고, 상기 감광막 패턴(미도시함)을 식각 마스크로 이용하여 실리콘기판(100)을 건식식각해서 실리콘기판(100) 내에 트렌 치(130)를 형성한다. 이때, 상기 트렌치(130)의 상부와 하부 모서리가 "A"와 같이 날카롭게 형성된다.As shown in FIG. 1A, a pad oxide layer 110 and a pad nitride layer 120 are sequentially deposited on the silicon substrate 100, and then a photoresist layer (not shown) for forming a trench on the pad nitride layer 120 is provided. Form a pattern. The silicon substrate 100 is dry-etched using the photoresist pattern (not shown) as an etching mask to form the trench 130 in the silicon substrate 100. At this time, the upper and lower edges of the trench 130 are sharply formed, such as "A".

도 1b에 도시된 바와 같이, 상기 트렌치(130)가 형성된 실리콘기판(100)에 세정공정을 진행한 후, 상기 트렌치 식각 공정 시, 받은 실리콘기판(100)의 데미지(damage)를 완화하기 위해 약 1050℃에서 약 500Å 타겟으로 자기정렬콘택(SAC : Self Aligned Contact) 옥시데이션 공정을 습식으로 진행하여 산화물로 이루어진 제 1절연막(140)을 형성함으로써, 트렌치(130) 내벽의 데지미를 완화시키며 트렌치(130) 상부 모서리를 라운딩지게 형성한다. 그러나, 상기 SAC 옥시데이션 공정은 트렌치(130)의 상부 모서리를 라운딩지게 형성하기도 하지만, 경우에 따라서는 "B"와 같이 활성영역(A)의 모서리를 날카롭게 형성하기도 하는 문제점이 있었다. 그 결과, "B"와 같이 날카롭게 형성된 활성영역(A)의 모서리로 인하여 활성영역(A)의 모서리 영역의 제 1절연막(140)이 다른 영역의 제 1절연막(140)보다 얇게 형성되는 옥사이드 씬잉(oxide thinning)이 발생되는 문제점이 있었다.As shown in FIG. 1B, the cleaning process is performed on the silicon substrate 100 on which the trench 130 is formed, and then, in order to mitigate damage of the silicon substrate 100 received during the trench etching process. Wet self-aligned contact (SAC) oxidization process to a target at about 500 Hz at 1050 ℃ to form a first insulating film 140 made of oxide, thereby reducing the dejimi of the inner wall of the trench 130 to trench 130 is formed to round the upper edge. However, the SAC oxidation process may form the upper edge of the trench 130 to be rounded, but in some cases, there is a problem in that the edge of the active region A is sharply formed, such as "B". As a result, oxide thinning in which the first insulating layer 140 in the corner region of the active region A is thinner than the first insulating layer 140 in the other region due to the sharp edges of the active region A formed as "B". (oxide thinning) was a problem that occurs.

상기 공정을 진행하고 나서, 도 1c에 도시된 바와 같이, 상기 결과물 전체에 HDP 산화막을 사용하여 캡 옥사이드(cap oxide)(150)를 증착한 다음 습식 식각공정을 진행하여 트렌치(130) 하부 영역만 캡 옥사이드(150)를 잔류시킨다. 그리고, 상기 캡 옥사이드(150)가 잔류된 결과물 전체에 습식 옥시데이션 공정을 진행하여 트렌치 내벽에 산화물로 이루어진 제 2절연막을 형성하여 캡 옥사이드의 특성을 향상시켰다. 그러나, 상기 습식 옥시데이션 공정에 의해 "C"와 같이 트렌치 하부에 잔류된 캡 옥사이드의 측벽 굴곡으로 인하여 굴곡 영역에 제 2절연막이 얇게 형성되 어 산화막 두께가 얇아지는 옥사이드 씬잉(oxide thinning)이 발생하였다.After the process is performed, as shown in FIG. 1C, a cap oxide 150 is deposited on the entire resultant using an HDP oxide layer, and then the wet etching process is performed, so that only the lower region of the trench 130 is formed. Cap oxide 150 is left. In addition, a wet oxidization process was performed on the entire resultant product in which the cap oxide 150 remained, thereby forming a second insulating layer formed of an oxide on the inner wall of the trench to improve the characteristics of the cap oxide. However, due to the sidewall bending of the cap oxide remaining in the lower portion of the trench, such as "C", the wet oxidation process causes the thinning of the second insulating film to form an oxide thinning, resulting in a thin oxide film. .

이어서, 도 1d에 도시된 바와 같이, 상기 결과물 전면에 커패시터 전극을 형성하기 위한 도전물질로, 예를 들어 불순물이 도우핑된 다결정실리콘을 도포한 후 에치백함으로써, 자기정합된 커패시터 전극이 형성된다. Subsequently, as illustrated in FIG. 1D, a conductive material for forming a capacitor electrode on the entire surface of the resultant, for example, by applying and then etching back polycrystalline silicon doped with impurities, a self-aligned capacitor electrode is formed. .

즉, 상기와 같은 종래의 트렌치형 커패시터 제조방법을 이용하여 트렌치형 커패시터 제조 시에, 습식으로 진행되는 SAC 옥시데이션 공정과 캡 옥사이드의 특성을 향상시키기 위한 습식 옥시데이션 공정에 의해 옥사이드 씬잉(oxide thinning)현상이 발생되어 반도체소자의 특성 및 신뢰성이 저하되는 문제점이 있었다.
That is, oxide thinning is performed by a wet SAC oxidation process and a wet oxidation process to improve the characteristics of the cap oxide when the trench capacitor is manufactured using the conventional trench capacitor manufacturing method as described above. Phenomena occur, which deteriorates the characteristics and reliability of the semiconductor device.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 기존의 트렌치 하부에 캡 옥사이드 형성을 위해 진행되던 습식 식각공정을 본 발명에서는 2단계 즉, 습식식각과 건식식각을 순차적으로 진행하여 캡 옥사이드를 형성함으로써, 후속 캡 옥사이드의 특성을 향상시키기 위한 캡 옥시데이션 공정 시에 트렌치 측벽에 굴곡이 형성되는 것이 방지되어 굴곡 영역에 발생되던 옥사이드 씬잉(oxide thinning)현상의 발생을 방지하도록 하는 트렌치형 커패시터의 제조방법을 제공하는 것이다.
The present invention has been made to solve the above problems, an object of the present invention is a wet etching process that was carried out for the formation of a cap oxide in the lower portion of the existing trench in the present invention two steps, that is, wet etching and dry etching sequentially By proceeding to form the cap oxide, the formation of bent on the trench sidewall during the cap oxidation process to improve the characteristics of the subsequent cap oxide is prevented to prevent the occurrence of oxide thinning phenomenon occurred in the bent region It is to provide a method of manufacturing a trench capacitor.

상기 목적을 달성하기 위하여, 본 발명은 패드산화막과 패드질화막이 순차적으로 적층된 실리콘기판에 식각공정을 진행하여 트렌치를 형성하는 단계와, 상기 트렌치가 형성된 결과물에 SAC 옥시데이션 공정을 건식으로 진행하여 제 1절연막을 형성하는 단계와, 상기 제 1 절연막이 형성된 결과물 전체에 캡 옥사이드를 증착하는 단계와, 상기 캡 옥사이드를 습식과 건식식각을 혼용하여 2단계로 식각하여 트렌치 하부에 소정의 캡 옥사이드를 잔류시키는 단계와, 상기 캡 옥사이드가 잔류된 결과물에 캡 옥시데이션 공정을 건식으로 진행하여 트렌치 내측벽에 제 2절연막을 형성하는 단계와, 상기 제 2절연막이 형성된 결과물 상에 도전물질을 도포하여 커패시터 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 트렌치형 커패시터 제조방법을 제공한다.In order to achieve the above object, the present invention is a step of forming a trench by etching the silicon substrate in which the pad oxide film and the pad nitride film is sequentially stacked, and by performing a dry SAC oxidation process on the resultant trench formed Forming a first insulating layer, depositing a cap oxide on the entire product on which the first insulating layer is formed, and etching the cap oxide in a two-step process by using wet and dry etching to form a predetermined cap oxide under the trench. And forming a second insulating film on the inner wall of the trench by dryly performing a cap oxidation process on the resultant product in which the cap oxide remains, and applying a conductive material on the resultant product on which the second insulating film is formed. Trench type capacitor manufacturing method comprising the step of forming an electrode It provides.

즉, 본 발명은 실리콘기판의 데미지를 완화하기 위한 SAC 옥시데이션 공정을 건식으로 진행하여 트렌치 모서리의 굴곡 없이 완만하게 제 1절연막을 형성할 수 있으며, 캡 옥사이드 식각 시, 트렌치 하부에 캡 옥사이드 잔류 시에 캡 옥사이드를 약 5000Å의 두께로 잔류되도록 습식식각한 다음, 약 5000Å의 잔류된 캡 옥사이드를 플라즈마를 사용하여 약 2000Å 잔류되도록 건식식각함으로써, 트렌치 내측벽에 굴곡이 형성되는 것을 방지한다.That is, the present invention can dry the SAC oxidation process to alleviate the damage of the silicon substrate to form a first insulating film smoothly without bending the corner of the trench, when cap oxide etching, when cap oxide remaining in the lower portion of the trench Ep cap oxide is wet etched to remain at a thickness of about 5000 kPa, and then dry etching of about 5000 kPa of remaining cap oxide to about 2000 kPa remains using a plasma to prevent the formation of bends in the trench inner walls.

상기 SAC 옥시데이션 공정은 N2 와 O2 가스가 4 : 8 정도의 비율로 혼합된 분위기에서 약 1000℃의 온도로 약 300Å의 타겟으로 진행하는 것이 바람직하다.In the SAC oxidation process, it is preferable to proceed to a target of about 300 Pa at a temperature of about 1000 ° C. in an atmosphere where N 2 and O 2 gas are mixed at a ratio of about 4: 8.

상기 캡 옥사이드를 잔류시키는 단계는, 캡 옥사이드를 약 5000Å의 두께로 잔류되도록 습식식각하는 제 1단계와, 상기 약 5000Å 두께로 잔류된 캡 옥사이드를 약 2000Å 잔류되도록 건식식각하는 제 2단계를 포함하여 이루어지는 것이 바람직하다. 이때, 상기 캡 옥사이드를 5000Å의 두께에서 2000Å의 두께로 건식식각하여 잔류시키는 이유는 5000Å에서 2000Å으로 건식식각 시에 옥사이드 테일(oxide tail)이 가장 이상적으로 형성되기 때문이다.The remaining of the cap oxide may include a first step of wet etching the cap oxide to a thickness of about 5000 kPa, and a second step of dry etching the cap oxide remaining to about 2000 kPa to about 2000 kPa. It is preferable to make. In this case, the reason why the cap oxide is dry etched from 2000 kPa to 2000 kPa is because an oxide tail is most ideally formed during dry etching from 5000 kPa to 2000 kPa.

상기 제 2단계의 건식식각은 플라즈마를 이용하여 진행하는 것이 바람직하다.
The dry etching of the second step is preferably performed using a plasma.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2f는 본 발명에 실시예에 따른 트렌치형 커패시터의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.2A through 2F are cross-sectional views sequentially illustrating a method of manufacturing a trench capacitor according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 실리콘기판(100) 상에 패드산화막(110)과 패드질화막(120)을 순차적으로 증착한 다음 패드질화막(120) 상에 트렌치를 형성하기 위한 감광막(미도시함) 패턴을 형성한다. 그리고, 상기 감광막 패턴(미도시함)을 식각 마스크로 이용하여 실리콘기판(100)을 건식식각해서 실리콘기판(100) 내에 트렌치(130)를 형성한다. 이때, 상기 트렌치(130)의 상부와 하부 모서리가 "A"와 같이 날카롭게 형성된다.As shown in FIG. 2A, a pad oxide film 110 and a pad nitride film 120 are sequentially deposited on the silicon substrate 100, and then a photoresist film for forming a trench on the pad nitride film 120 is illustrated. Form a pattern. In addition, the trench 130 is formed in the silicon substrate 100 by dry etching the silicon substrate 100 using the photoresist pattern (not shown) as an etching mask. At this time, the upper and lower edges of the trench 130 are sharply formed, such as "A".

도 2b에 도시된 바와 같이, 상기 트렌치(130)가 형성된 실리콘기판(100)에 세정공정을 진행한 다음 상기 트렌치 식각 공정 시에 받은 실리콘기판(100)의 데미 지(damage)를 완화하기 위해 자기정렬콘택(SAC : Self Aligned Contact) 옥시데이션 공정을 건식으로 진행한다. 이때, 상기 자기정렬콘택 옥시데이션 공정은 약 1000℃에서 약 300Å 타겟으로 N2 와 O2 가스가 4 : 8 정도의 비율로 혼합된 분위기에서 건식 옥시데이션한다. 그 결과, "B'"와 같이 산화물로 이루어진 제 1절연막(140)이 형성되어, 트렌치(130) 내벽의 데미지를 완화시키며 트렌치(130) 상부 모서리의 라운딩 최적화가 이루어진다.As shown in FIG. 2B, a cleaning process is performed on the silicon substrate 100 on which the trench 130 is formed, and then, in order to mitigate damage of the silicon substrate 100 received during the trench etching process. Self Aligned Contact (SAC) oxidization process is carried out dry. In this case, the self-aligned contact oxidation process is dry oxidization in an atmosphere in which N 2 and O 2 gas are mixed at a ratio of about 4: 8 at about 1000 ° C. at about 1000 ° C. As a result, the first insulating layer 140 formed of an oxide such as "B '" is formed to mitigate damage to the inner wall of the trench 130 and to optimize the rounding of the upper edge of the trench 130.

상기 공정을 진행한 다음, 도 2c 내지 도 2d에 도시된 바와 같이, 상기 결과물 전체에 HDP 산화막을 사용하여 캡 옥사이드(cap oxide)(150)를 증착한 다음 상기 캡 옥사이드를 습식과 건식식각을 혼용하여 2단계로 식각하여 트렌치 하부에 소정의 캡 옥사이드를 잔류시킨다. 즉, 상기 캡 옥사이드를 트렌치 하부에 약 2000Å 잔류시키기 위해 우선 캡 옥사이드를 약 5000Å의 두께로 잔류되도록 제 1단계 습식식각을 진행한 다음, 약 5000Å 두께로 잔류된 캡 옥사이드를 약 2000Å 잔류되도록 2단계 건식식각을 플라즈마를 이용하여 진행한다. 이때, 상기 캡 옥사이드를 5000Å의 두께에서 2000Å의 두께로 건식식각하여 잔류시키는 이유는 5000Å에서 2000Å으로 건식식각 시에 옥사이드 테일(oxide tail)이 가장 이상적으로 형성되기 때문이다.After the process, as shown in Figures 2c to 2d, by depositing a cap oxide (150) using an HDP oxide film on the entire resultant, the cap oxide is mixed with wet and dry etching Etching in two steps to leave a predetermined cap oxide in the lower portion of the trench. That is, in order to retain the cap oxide in the trench below about 2000Å, the first step wet etching is performed so that the cap oxide remains in the thickness of about 5000Å, and then, in the second step, the remaining cap oxide with the thickness of about 5000Å is left. Dry etching is performed using plasma. In this case, the reason why the cap oxide is dry etched from 2000 kPa to 2000 kPa is because an oxide tail is most ideally formed during dry etching from 5000 kPa to 2000 kPa.

이어서, 도 2e에 도시된 바와 같이, 상기 캡 옥사이드(150)가 잔류된 결과물 전체에 캡 옥시데이션 공정을 건식으로 진행하여 진행하여 트렌치 내벽에 산화물로 이루어진 제 2절연막을 형성한다. 이때, 상기 제 2절연막은 O2 가스와 실리콘기판의 실리콘이 반응하여 SiO2 형성에 의해 산화막이 성장하여 형성되는 것으로 즉, 실리콘이 산화에 참여하는 것으로 형성되는 것으로 예를 들어, 제 2절연막이 100Å이라면 산화에 참여한 실리콘의 두께는 약 50Å정도이며, 옥시데이션에 의해 성장한 산화막의 두께가 약 50Å이다. 또한, 상기 제 2절연막은 "C'"에 보이는 바와 같이, 옥사이드 테일에 의해 "가"영역에서는 옥사이드가 미리 존재하기에 제 2절연막이 옥사이드 성장을 위해 산화에 참여한 실리콘의 두께는 거의 제로(zero)이며, "나"영역에서 "다"영역으로 갈수록 옥사이드 성장을 위해 산화에 참여한 실리콘의 두께가 점점 두꺼워진다. 그 결과, 기존의 트렌치 내측벽에 생기는 굴곡화를 방지할 수 있어 옥사이드 씬잉(oxide thinning)현상을 방지할 수 있다. Subsequently, as shown in FIG. 2E, the cap oxidization process is performed in a dry manner over the entire remaining product of the cap oxide 150 to form a second insulating layer made of oxide on the inner wall of the trench. In this case, the second insulating film is formed by the reaction of O 2 gas and silicon of the silicon substrate to grow an oxide film by SiO 2 formation, that is, silicon is involved in the oxidation. If the thickness is 100 microseconds, the thickness of the silicon participating in the oxidation is about 50 microseconds, and the thickness of the oxide film grown by oxidization is about 50 microseconds. In addition, as shown in the "C '", the thickness of the silicon in which the second insulating layer participates in oxidation for oxide growth is almost zero because the oxide is present in the "ga" region by the oxide tail. And the thickness of the silicon participating in the oxidation for the oxide growth becomes thicker from the "I" region to the "multi" region. As a result, it is possible to prevent the bending of the existing trench inner wall to prevent the oxide thinning phenomenon (oxide thinning).

이어서, 도 2f에 도시된 바와 같이, 상기 결과물 전면에 커패시터 전극을 형성하기 위한 도전물질로, 예를 들어 불순물이 도우핑된 다결정실리콘을 도포한 후 에치백함으로써, 자기정합된 커패시터 전극이 형성된다.
Subsequently, as shown in FIG. 2F, a self-aligned capacitor electrode is formed by applying a conductive material for forming a capacitor electrode on the entire surface of the resultant, for example, by applying polycrystalline silicon doped with impurities and then etching back. .

따라서, 상기한 바와 같이, 본 발명에 따른 트렌치형 커패시터의 제조방법을 이용하게 되면, 트렌치 하부에 형성된 캡 옥사이드의 특성을 향상시키기 위한 캡 옥시데이션 공정 시에 트렌치 측벽에 굴곡이 형성되는 것이 방지되어 굴곡 영역에 발생되던 옥사이드 씬잉(oxide thinning)현상의 발생을 방지함으로써, 반도체소자의 특성 및 신뢰성이 향상되는 효과가 있다.Therefore, as described above, by using the method of manufacturing a trench capacitor according to the present invention, it is possible to prevent the formation of bends in the trench sidewalls during the cap oxidization process to improve the characteristics of the cap oxide formed under the trench. By preventing the occurrence of oxide thinning phenomenon in the bent region, there is an effect of improving the characteristics and reliability of the semiconductor device.

Claims (4)

패드산화막과 패드질화막이 순차적으로 적층된 실리콘기판에 식각공정을 진행하여 트렌치를 형성하는 단계와;Forming a trench by performing an etching process on a silicon substrate in which a pad oxide film and a pad nitride film are sequentially stacked; 상기 트렌치가 형성된 결과물에 SAC 옥시데이션 공정을 건식으로 진행하여 제 1절연막을 형성하는 단계와;Performing a SAC oxidation process on the resultant product of which the trench is formed to form a first insulating layer; 상기 제 1 절연막이 형성된 결과물 전체에 캡 옥사이드를 증착하는 단계와;Depositing a cap oxide on the entire product on which the first insulating film is formed; 상기 캡 옥사이드를 5000Å의 두께로 잔류되도록 습식식각하는 단계;Wet etching the cap oxide to a thickness of 5000 kPa; 상기 습식식각된 잔류 캡 옥사이드를 2000Å 두께로 상기 트렌치 하부에 잔류되도록 건식식각하는 단계; Dry etching the wet etched residual cap oxide to remain below the trench at a thickness of 2000 microns; 상기 캡 옥사이드가 잔류된 결과물에 캡 옥시데이션 공정을 건식으로 진행하여 트렌치 내측벽에 제 2절연막을 형성하는 단계와;Forming a second insulating layer on the inner sidewall of the trench by performing a dry cap oxidization process on the resultant of the cap oxide; 상기 제 2절연막이 형성된 결과물 상에 도전물질을 도포하여 커패시터 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 트렌치형 커패시터 제조방법.And forming a capacitor electrode by applying a conductive material on the resultant material on which the second insulating film is formed. 제 1항에 있어서, 상기 SAC 옥시데이션 공정은 N2 와 O2 가스가 4 : 8 정도의 비율로 혼합된 분위기에서 약 1000℃의 온도로 약 300Å의 타겟으로 진행하는 것을 특징으로 하는 트렌치형 커패시터 제조방법.The trench type capacitor of claim 1, wherein the SAC oxidation process is performed at a target of about 300 Pa at a temperature of about 1000 ° C. in an atmosphere where N 2 and O 2 gases are mixed at a ratio of about 4: 8. Manufacturing method. 삭제delete 삭제delete
KR1020020070185A 2002-11-12 2002-11-12 Method for forming of capacitor the trench type KR100954416B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020070185A KR100954416B1 (en) 2002-11-12 2002-11-12 Method for forming of capacitor the trench type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020070185A KR100954416B1 (en) 2002-11-12 2002-11-12 Method for forming of capacitor the trench type

Publications (2)

Publication Number Publication Date
KR20040042062A KR20040042062A (en) 2004-05-20
KR100954416B1 true KR100954416B1 (en) 2010-04-26

Family

ID=37338890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020070185A KR100954416B1 (en) 2002-11-12 2002-11-12 Method for forming of capacitor the trench type

Country Status (1)

Country Link
KR (1) KR100954416B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102388206B1 (en) 2020-11-23 2022-04-19 (주)위드멤스 Method for manufacturing trench capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990078429A (en) * 1998-03-31 1999-10-25 피터 토마스 Improved controllability of a buried device layer
KR19990078383A (en) * 1998-03-31 1999-10-25 피터 토마스 Method and apparatus having improved control of a buried strap in trench capacitors
JP2000124420A (en) * 1998-10-19 2000-04-28 Toshiba Corp Semiconductor device and manufacture thereof
KR20000038698A (en) * 1998-12-08 2000-07-05 한신혁 Method for fabricating plate electrode of a trench capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990078429A (en) * 1998-03-31 1999-10-25 피터 토마스 Improved controllability of a buried device layer
KR19990078383A (en) * 1998-03-31 1999-10-25 피터 토마스 Method and apparatus having improved control of a buried strap in trench capacitors
JP2000124420A (en) * 1998-10-19 2000-04-28 Toshiba Corp Semiconductor device and manufacture thereof
KR20000038698A (en) * 1998-12-08 2000-07-05 한신혁 Method for fabricating plate electrode of a trench capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102388206B1 (en) 2020-11-23 2022-04-19 (주)위드멤스 Method for manufacturing trench capacitor

Also Published As

Publication number Publication date
KR20040042062A (en) 2004-05-20

Similar Documents

Publication Publication Date Title
KR100459724B1 (en) Semiconductor device having a SiN etch stopper by low temperature ALD and fabricating method the same
KR100335999B1 (en) Method for Self-Aligned Shallow Trench Isolation and Method of manufacturing Non-Volatile Memory Device comprising the same
KR100338767B1 (en) Trench Isolation structure and semiconductor device having the same, trench isolation method
KR100471575B1 (en) Method of manufacturing flash memory device
KR0147630B1 (en) Insulating method of semiconductor device
KR100341480B1 (en) Method for self-aligned shallow trench isolation
US7875540B2 (en) Method for manufacturing recess gate in a semiconductor device
US7585727B2 (en) Method for fabricating semiconductor device having bulb-shaped recess gate
US20110059594A1 (en) Flash memory device and method of fabricating the same
KR0161430B1 (en) Method for trench
KR100954416B1 (en) Method for forming of capacitor the trench type
KR20050002246A (en) Method of manufacturing a flash memory cell
US7741223B2 (en) Semiconductor device with bulb type recess gate and method for fabricating the same
US20090203190A1 (en) Method of forming a mask stack pattern and method of manufacturing a flash memory device including an active area having rounded corners
KR100668509B1 (en) Method for manufacturing semiconductor device with step gated asymmetric recess structure
KR100554835B1 (en) Method of manufacturing a flash device
JP2004235429A (en) Method for manufacturing semiconductor device
US20090117705A1 (en) Method of forming isolation layer of semiconductor memory device
KR20080000785A (en) Method of manufacturing a nand type flash memory device
KR20030043498A (en) Method of manufacturing a flash memory cell
KR100327661B1 (en) Forming method for field oxide of semicondutor device
KR100726147B1 (en) Method for manufacturing semiconductor device with recess gate
KR100876874B1 (en) Device Separating Method of Semiconductor Device
US7615451B2 (en) Method for forming semiconductor device
KR100745052B1 (en) Method for forming the landing plug contact hole in semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee