KR940009617B1 - Method of manufacturing capacitor of semiconductor memory device - Google Patents
Method of manufacturing capacitor of semiconductor memory device Download PDFInfo
- Publication number
- KR940009617B1 KR940009617B1 KR1019910015942A KR910015942A KR940009617B1 KR 940009617 B1 KR940009617 B1 KR 940009617B1 KR 1019910015942 A KR1019910015942 A KR 1019910015942A KR 910015942 A KR910015942 A KR 910015942A KR 940009617 B1 KR940009617 B1 KR 940009617B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- oxide film
- forming
- sidewall
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
제 1 도는 종래 기술의 반도체 메모리 소자의 캐패시터 제조방법.1 is a method of manufacturing a capacitor of a semiconductor memory device of the prior art.
제 2 도는 본 발명의 반도체 메모리 소자의 캐패시터 제조 방법.2 is a method of manufacturing a capacitor of a semiconductor memory device of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 실리콘기판 2 : 필드산화막1: silicon substrate 2: field oxide film
3 : 게이트 3-1 : 게이트 폴리실리콘3: gate 3-1: gate polysilicon
5a : 제 1 사이드월 6 : 제 1 산화막5a: first sidewall 6: first oxide film
7 : 스택 폴리실리콘 8 : 노드 폴리실리콘7 Stack Polysilicon 8 Node Polysilicon
9 : 제 2 산화막 10 : 포토 레지스트9: second oxide film 10: photoresist
3-2 : 캡산화막 11 : 노드 마스크3-2: Cap Oxide 11: Node Mask
5b : 제 2 사이드월 6' : 절연막계단5b: second sidewall 6 ': insulation layer
본 발명은 반도체 메모리 소자의 캐패시터 제조방법에 관한 것으로, 특히 캐패시터의 용량을 증가시키기 위한 방법에 관한 것이다.The present invention relates to a method for manufacturing a capacitor of a semiconductor memory device, and more particularly, to a method for increasing the capacity of a capacitor.
종래 기술의 반도체 메모리 소자의 캐패시터는 다음과 같이 형성되었다.The capacitor of the semiconductor memory device of the prior art was formed as follows.
즉, 제 1a 도에 도시된 바와 같이, 실리콘기판(1) 상에 필드산화막(2)의 형성으로 필드영역 및 액티브영역을 형성한다.That is, as shown in FIG. 1A, the field region and the active region are formed by the formation of the field oxide film 2 on the silicon substrate 1.
다음 전면에 게이트 폴리실리콘(3-1) 및 캡산화막(3-2)을 차례로 증착한 뒤, 게이트마스크를 이용하여 식각하여 게이트(3)를 형성한다.Next, the gate polysilicon 3-1 and the cap oxide film 3-2 are sequentially deposited on the entire surface, and then the gate 3 is formed by etching using a gate mask.
이어서 게이트 측벽에 사이드월(5a,5b)을 형성하고, 기판전면에 제 1 산화막(6) 및 스택 폴리실리콘(7)을 차례로 입힌 후, 포토레지스트(10)을 이용하여 베리드 콘택 영역을 정의하고 스택 폴리실리콘(7) 및 제 1 산화막(6)을 식각하여 베리드 콘택영역을 형성한다(제 1b 도).Subsequently, sidewalls 5a and 5b are formed on the sidewalls of the gate, the first oxide film 6 and the stacked polysilicon 7 are sequentially coated on the front surface of the substrate, and then buried contact regions are defined using the photoresist 10. Then, the stacked polysilicon 7 and the first oxide film 6 are etched to form buried contact regions (FIG. 1B).
이 때 스택 폴리실리콘(7)막을 형성하는 이유는 단차를 높여 캐패시터의 면적을 증가시켜서 용량을 양호하게 하기 위한 것으로서 200Å까지 단차를 형성할 수 있다.At this time, the reason for forming the stacked polysilicon film 7 is to increase the area of the capacitor by increasing the level of the capacitor, so that the level can be formed up to 200 mW.
따라서 스택 폴리실리콘(7)막 형성공정은 생략할 수도 있다.Therefore, the stacked polysilicon 7 film forming process may be omitted.
그 후, 기판 전면에 노드 폴리실리콘(8)을 도포하고 포토레지스트(10)를 이용하여 캐패시터를 형성할 영역을 마스킹 한다(제 1c 도).Thereafter, the node polysilicon 8 is applied to the entire surface of the substrate, and the region where the capacitor is to be formed is masked using the photoresist 10 (Fig. 1C).
다음 위의 마스크를 이용하여 노드 폴리실리콘(8)을 식각하여 캐패시터의 저장전극을 형성한다(제 1d 도).Next, the node polysilicon 8 is etched using the above mask to form a storage electrode of the capacitor (FIG. 1D).
이와 같은 종래의 기술에서는, 제 1 산화막(6)과 스택 폴리실리콘(7)을 높이는데 한계가 있으므로 용량이 큰 캐패시터의 제조에 문제가 있다.In this conventional technique, there is a limit in increasing the first oxide film 6 and the stacked polysilicon 7, which causes a problem in the manufacture of a capacitor having a large capacity.
베리드 콘택을 정의하는 공정시 스택 폴리실리콘(7) 에치에 따른 슬로프(Slope)로 인해 스택 폴리실리콘(7) 아래층의 제 1 산화막(6) 에치시 CD(Critical Dimension) 조절이 어려우며 이에 따라 오버에치(over etch)에 의한 데미지가 발생하기 쉽다는 문제점이 있다.During the process of defining the buried contact, the slope according to the etch of the stacked polysilicon 7 makes it difficult to control the CD (Critical Dimension) when the first oxide layer 6 under the stacked polysilicon 7 is etched. There is a problem that damage due to etch (over etch) is likely to occur.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 반도체 메모리 소자의 개패시터 용량을 증가시키기 위해 종래와 같은 산화막 위에 스택 폴리실리콘을 형성시키지 않고 게이트를 형성한 후 사이드월 스페이서를 형성할 때, 포토레지스트를 이용하여 게이트의 캡산화막 위에 산화막을 남기면서 측벽을 형성하고 산화막을 도포함으로써 계단식으로 단차를 형성시켜 캐패시터의 용량을 증가시키는 방법의 제공에 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem. In order to increase the capacitor capacity of a semiconductor memory device, a photoresist is formed when a sidewall spacer is formed after a gate is formed without forming a stacked polysilicon on an oxide film as in the prior art. It is an object of the present invention to provide a method of increasing the capacitance of a capacitor by forming a stepped step by forming a sidewall while applying an oxide film while leaving an oxide film on the cap oxide film of the gate.
본 발명은 반도체 메모리 소자의 캐패시터 제조 방법에 있어서, 실리콘 기판 상에 필드산화막 및 게이트를 형성한 후, 게이트 측면에 사이드월 스페이서 형성을 위한 제 1 산화막을 도포하고 게이트 상면에 형성된 제 1 산화막의 일측이 드러나도록 포토 마스크를 게이트 상면의 1/3지점에까지 형성하는 단계(a)와, 상기 포토마스크를 이용하여 노출된 제 1 산화막을 식각하여 게이트 측면에 제 1 사이드월을 형성하고 포토레지스트를 제거하는 단계(b)와, 상기 사이드월을 형성한 게이트의 반대측 일측부위의 제 1 산화막이 노출되도록 게이트 상면의 반대측 1/3지점에 포토레지스트를 입혀서 마스크패턴을 형성하고 노출부위의 제 1 산화막을 식각하여 게이트 측면에 제 2 사이드월을 형성하고 게이트 상부에는 절연막계단을 형성한 후 포토레지스트를 제거하는 단계(c)와, 제 2 산화막을 도포한 후, 포토레지스트를 이용하여 베리드 콘택 마스크를 정의하고 베리드 콘택 영역의 제 2 산화막을 제거하여 베리드 콘택부분을 정의하는 단계(d)와, 캐패시터의 노드전극용 폴리실리콘을 도포한 후 노드 마스크를 정의하고 노드 마스크를 이용하여 노드 폴리실리콘을 식각한 후, 노드 마스크를 제거하여 커패시터의 저장전극을 형성하는 단계(e)를 포함한다.In the method of manufacturing a capacitor of a semiconductor memory device, after forming a field oxide film and a gate on a silicon substrate, one side of the first oxide film formed on the upper surface of the gate by applying a first oxide film for forming a sidewall spacer on the gate side (A) forming a photo mask up to one-third of the upper surface of the gate so as to be exposed, and etching the exposed first oxide film using the photomask to form a first sidewall on the gate side and removing the photoresist. (B) and forming a mask pattern by coating a photoresist on the third third side of the upper surface of the gate to expose the first oxide layer on the opposite side of the gate on which the sidewall is formed. A second sidewall is formed on the side of the gate by etching, and an insulating layer is formed on the gate. Step (c), after applying the second oxide film, defining a buried contact mask using a photoresist and removing the second oxide film of the buried contact region to define a buried contact portion; (E) forming a storage electrode of the capacitor by applying a polysilicon for the node electrode of the capacitor, defining a node mask, etching the node polysilicon using the node mask, and then removing the node mask.
이하 본 발명의 캐패시터 제조방법을 첨부한 도면 제 2 도를 참조하여 설명하면 다음과 같다.Hereinafter, a capacitor manufacturing method of the present invention will be described with reference to FIG. 2.
먼저 제 2a 도에 도시된 바와 같이 실리콘 기판(1)상에 폴리산화막(2)의 형성으로 필드영역 및 액티브영역을 형성한다.First, as shown in FIG. 2A, a field region and an active region are formed by forming a poly oxide film 2 on a silicon substrate 1.
다음 전면에 폴리실리콘 및 캡산화막을 차례로 증착한 뒤, 식각하여 게이트를 형성한다.Next, polysilicon and a cap oxide film are sequentially deposited on the entire surface, and then etched to form a gate.
그 후 사이드월의 형성을 위하여 제 1 산화막(6)을 도포하고 포토레지스트(10)를 사용하여 게이트 상면에 형성된 제 1 산화막의 일측이 드러나도록 게이트 상면의 1/3지점에까지 마스크패턴을 형성한다. 계속해서 이 마스크패턴을 이용하여 제 1 산화막(6)을 식각하면서 포토레지스트가 도포되지 않은 게이트 측면에 제 1 사이드월(5a)을 형성한다(제 2b 도).Thereafter, the first oxide film 6 is coated to form a sidewall, and the mask pattern is formed to one third of the top surface of the gate so that one side of the first oxide film formed on the top surface of the gate is exposed using the photoresist 10. . Subsequently, the first oxide film 6 is etched using this mask pattern to form a first sidewall 5a on the side of the gate where the photoresist is not applied (FIG. 2B).
이어서, 포토레지스트(10)를 제거한 뒤, 제 1 사이드월(5a)을 형성한 게이트(3)의 반대측 일측의 제 1 산화막이 노출되도록 게이트 상면의 반대측 1/3지점에 포토레지스트(10)를 입혀서 마스크패턴을 형성한다(제 2c 도).Subsequently, after the photoresist 10 is removed, the photoresist 10 is disposed at 1/3 of the opposite side of the upper surface of the gate so that the first oxide film on the opposite side of the gate 3 on which the first sidewall 5a is formed is exposed. To form a mask pattern (FIG. 2C).
그리고 노출부위의 제1산화막(6)을 식각하여 게이트 측면에 제 2 사이드월(5b)을 형성하고 게이트 상부에는 절연막계단(6')을 형성한 후 포토레지스트(10)를 제거한다(제 2d 도).The first oxide film 6 on the exposed portion is etched to form a second sidewall 5b on the side of the gate, and an insulation layer step 6 'is formed on the gate, and then the photoresist 10 is removed (2d). Degree).
이 단계의 공정이 완료함으로써 게이트의 상면의 중앙에는 계단형의 단차가 형성된다. 이와 같은 계단형의 단차를 형성함으로써 이후 공정에서 용량을 증가시킨 캐패시터의 제조가 가능하다.By completing this step, a stepped step is formed in the center of the upper surface of the gate. By forming such stepped steps, it is possible to manufacture capacitors with increased capacity in subsequent processes.
다시 기판의 전면에 제 2 산화막(9)을 도포하고 포토레지스트(10)를 이용하여 베리드 콘택 마스크를 정의하고 베리드 콘택 영역의 제 2 산화막(9)을 제거하여 베리드 콘택 영역을 정의한다(제 2e 도).The second oxide film 9 is coated on the entire surface of the substrate, the buried contact mask is defined using the photoresist 10, and the second oxide film 9 of the buried contact area is removed to define the buried contact area. (Figure 2e).
베리드 콘택을 정의 후에 노드 폴리실리콘(8)을 도포 및 노드 마스크(11)를 정의한다(제 2f 도).After defining the buried contact, the node polysilicon 8 is applied and the node mask 11 is defined (FIG. 2f).
노드 마스크(11)를 이용하여 노드 폴리실리콘(8)을 식각한 후, 노드 마스크(11)를 제거하여 커패시터의 저장전극을 형성한다.After etching the node polysilicon 8 using the node mask 11, the node mask 11 is removed to form a storage electrode of the capacitor.
이와 같이 본 발명의 방법을 사용함으로써 스택 폴리실리콘을 사용하지 않게 되어 베리트 콘택 정의시에 CD(Critical Dimension)값 조절이 유리하며, 오버에치(over etch)를 정확하게 진행할 수 있는 효과가 있다.As described above, the use of the method of the present invention eliminates the use of the stacked polysilicon, and thus, it is advantageous to control the CD (Critical Dimension) value at the time of defining the contact contact, and the overetch can be accurately performed.
계단식으로 단차를 높임으로서 용량을 증가시킨 캐패시터를 제조함으로써 고집적 메모리 소자의 생산이 가능하다.The production of highly integrated memory devices is possible by fabricating capacitors having increased capacities by stepping up.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910015942A KR940009617B1 (en) | 1991-09-12 | 1991-09-12 | Method of manufacturing capacitor of semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910015942A KR940009617B1 (en) | 1991-09-12 | 1991-09-12 | Method of manufacturing capacitor of semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930006926A KR930006926A (en) | 1993-04-22 |
| KR940009617B1 true KR940009617B1 (en) | 1994-10-15 |
Family
ID=19319882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910015942A KR940009617B1 (en) | 1991-09-12 | 1991-09-12 | Method of manufacturing capacitor of semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940009617B1 (en) |
-
1991
- 1991-09-12 KR KR1019910015942A patent/KR940009617B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930006926A (en) | 1993-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0154161B1 (en) | Capacitor fabrication method of semiconducor device | |
| KR960001336B1 (en) | Method of manufacturing a semiconductor memory device | |
| KR940009617B1 (en) | Method of manufacturing capacitor of semiconductor memory device | |
| KR940009620B1 (en) | Method of manufacturing capacitor of semiconductor cell | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| KR100218730B1 (en) | Fabricating method of semiconductor device | |
| KR0147660B1 (en) | Manufacturing method of semiconductor capacitor | |
| KR100283482B1 (en) | How to Form Plate Electrodes for Trench Capacitors | |
| KR100419748B1 (en) | Method for fabricating semiconductor device | |
| KR0170570B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100313957B1 (en) | Method for fabricating of capacitor | |
| KR950013900B1 (en) | Dram cell manufacturing process | |
| KR100204018B1 (en) | Forming method of charge storage electrode in semiconductor device | |
| KR0166030B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR0183728B1 (en) | Method of manufacturing semiconductor device capacitor | |
| KR19990079928A (en) | Method of manufacturing DRAM cell capacitor | |
| KR0178996B1 (en) | Method for manufacturing the capacitor of semiconductor memory device | |
| KR0143347B1 (en) | Semiconductor Memory Manufacturing Method | |
| KR100349697B1 (en) | Method of fabricating capacitor of semiconductor device using top surface image process by silylation | |
| KR940009618B1 (en) | Manufacturing method of double capacitor | |
| KR0130544B1 (en) | Capacitor manufacturing method of semiconductor device | |
| KR0151263B1 (en) | Method for manufacturing capacitor of semiconductor memory device | |
| KR0158906B1 (en) | Manufacture of semiconductor memory device | |
| KR970000220B1 (en) | Method for producing dram cell capacitor | |
| KR0164152B1 (en) | Capacitor fabrication method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |