KR20000035084A

KR20000035084A - 송신회로

Info

Publication number: KR20000035084A
Application number: KR1019990046995A
Authority: KR
Inventors: 시바무라요스케
Original assignee: 가타오카 마사타카; 알프스 덴키 가부시키가이샤
Priority date: 1998-10-29
Filing date: 1999-10-28
Publication date: 2000-06-26
Also published as: JP3607097B2; KR100360358B1; US6647072B1; JP2000138599A

Abstract

본 발명은 고출력전력시에 있어서의 S/N이나, 중저전력출력시에 있어서의 C/N을 개선하며 더욱 이득감쇠특성을 직선적으로 하는 것이다.

이를 위하여 본 발명에서는 중간주파증폭기(1)와 고주파 증폭기(3)와 구동증폭기(4)를 가변이득증폭기로 구성하고, 자동이득 제어전압에 의하여 중간주파증폭기(1)의 이득과 고주파 증폭기(3)의 이득과 구동증폭기(4)의 이득을 바꾸도록 하였다.

Description

송신회로{TRANSMISSION CIRCUIT}

본 발명은, CDMA 방식의 휴대전화기 등에 사용되는 송신회로에 관한 것이다.

종래의 휴대전화기는, 송신회로와 수신회로를 가지며, 기지국과의 사이에서 송수신을 행하여, 기지국을 거쳐 가입자끼리 통화한다. 그 때 기지국으로부터 휴대전화기에 송신되는 송신신호의 레벨은 항상 일정하기 때문에, 휴대전화기로 수신한 신호의 레벨은 기지국과 휴대전화기와의 거리에 따라 변한다. 또 기지국은 휴대전화기로부터 출력된 신호를 항상 일정한 레벨로 수신하도록 되어 있다.

그 때문에, 휴대전화기에 있어서의 수신회로 및 송신회로는 큰 동적범위(다이내믹 레인지)가 필요하게 되고, 또 수신회로에서는 기지국으로부터의 파워컨트롤신호에 의거하는 자동이득 제어전압에 의하여 내부의 증폭기의 이득이 제어됨과 동시에, 이 자동이득 제어전압에 의거하여 송신회로로부터 기지국에 송신하는 송신신호의 레벨을 바꾸도록 하고 있다.

종래의 송신회로를 도 4 내지 도 6에 의거하여 설명한다. 먼저, 도 4에 있어서, QPSK 변조된 200 MHz 대의 중간주파신호(IF)는, 도시 생략한 변조기로부터 출력되어 중간주파증폭기(21)에 입력된다. 중간주파증폭기(21)는 이득제어가 가능한 가변이득증폭기로 구성되고, 그 이득은 기지국으로부터의 파워컨트롤신호에 의거하는 자동이득 제어전압(V)에 의하여 제어된다. 자동이득제어전압(V)은, 3.0볼트 내지 0볼트까지 변화되어 도 5의 곡선 A에 나타내는 바와 같이, 최대이득으로부터 약 60 dB까지 감쇠하도록 제어된다. 중간주파신호(IF)는 중간주파증폭기(21)에 의하여 증폭된 후, 혼합기(22a)와 국부발진기(22b)로 구성되는 주파수변환기(22)에 입력된다. 중간주파신호(IF)는 혼합기(22a)에 있어서, 국부발진기(22b)로부터 출력되는 국부발진신호와 혼합되어 대략 약 l.lGHz 대의 송신신호(RF)로 주파수변환된다.

송신신호(RF)는, 먼저, 고주파 증폭기(RF 증폭기라 함)(23)로 증폭된다. RF 증폭기(23)도 이득제어가 가능한 가변이득증폭기로 구성되며, 그 이득은 자동이득 제어전압(V)에 의하여 제어되고, 도 5의 곡선 B에 나타내는 바와 같이, 최대이득으로부터 약 30 dB까지 감쇠하도록 되어 있다. 따라서, 중간주파증폭기(2l)와 RF 증폭기(23)에 의한 전체의 이득감쇠량은 도 5의 곡선 C에 나타내는 바와 같이, 90 dB 확보할 수 있다. RF 증폭기(23)로 증폭된 RF 신호는 구동증폭기(드라이버 증폭기라 함)(24)로 더욱 증폭된다. 드라이버증폭기(24)는 다음단의 전력증폭기(25)를 충분히 구동할 수 있는 레벨까지 RF 신호를 증폭하기 위한 것이다. 그리고 드라이버증폭기(24)에 의하여 증폭된 RF 신호는 전력증폭기(25)에 의하여 소정의 송신레벨까지 증폭되어 안테나(26)로부터 기지국을 향하여 송신된다.

드라이버증폭기(24)는 두 개의 트랜지스터(7a, 7b)를 가지는 차동증폭회로 (7)로 구성된다. 트랜지스터(7a, 7b)의 에미터끼리는 공통의 저항(7c)에 의하여 그라운드에 접속되고, 콜렉터에는 각각 부하저항(7d, 7e)을 거쳐 전압(B)이 공급된다. 그리고, RF 증폭기(23)로 증폭된 송신신호(RF)가 베이스 사이에 입력되어, 증폭된 송신신호(RF)가 콜렉터 사이에서 출력된다.

이상, 설명한 종래의 송신회로에서는, 주파수가 낮은 중간주파신호(IF)를 증폭하는 중간주파증폭기(21)의 이득은 주파수가 높은 송신신호(RF)를 증폭하는 RF 증폭기(23)의 이득보다도 높기때문에(거의 2배), 전체의 이득감쇠량을 분담하는 중간주파증폭기(21)와 RF 증폭기(23)와의 비율이 자동이득 제어전압(V)의 변화범위내 (3.0볼트∼0볼트)에서 평균적으로 대략 2 대 1로 되어 있다. 더구나, RF 증폭기 (23)는 주파수가 높은 신호를 증폭하기 때문에 자동이득 제어전압(V)이 높아지면 이득이 포화된다. 그 결과, 자동이득 제어전압(V)이 높은 범위(예를 들어 3.0볼트∼l.5볼트)에서는, 전체의 이득감쇠량에 차지하는 중간주파증폭기(21)의 이득감쇠량의 비율이 보다 커져(2/3이상), S/N이 악화되었다. 또 출력전력을 중전력 또는 저전력으로 하는 자동이득 제어전압(V)이 낮은 범위(예를 들어 1.5볼트∼0볼트)에서도, 전체의 이득감쇠량에 차지하는 중간주파증폭기(21)의 이득감쇠량의 비율이 크기 때문에(대략 2/3이상), C/N이 악화되었다.

한편, 수신회로에 있어서의 이득감쇠특성은 자동이득 제어전압에 대하여 직선적으로 되도록 설계되어 있으나, 상기한 바와 같이, RF 증폭기(23)는 자동이득 제어전압(V)이 높아지면 이득이 포화되기 때문에, 자동이득 제어전압(V)과 이득감쇠량과의 관계(이득감쇠특성)가 직선적으로 되지 않고, 그 결과, 전체의 이득감쇠특성(도 5의 곡선 C 참조)도 직선적으로 되지 않고, 수신회로에 있어서의 이득감쇠특성과의 정합이 취해지지 않는 다는 문제점이 있었다.

따라서 본 발명의 송신회로는, 저출력전력시(자동이득 제어전압(V)이 높은 범위(예를 들어 3.0볼트∼1.5볼트))에 있어서의 S/N이나, 중저전력출력시(자동이득전압(V)이 낮은 범위(예를 들어 1.5∼0볼트))에 있어서의 C/N을 개선하고 보다 이득감쇠특성을 직선적으로 하는 것을 목적으로 한다.

도 1은 본 발명의 송신회로의 블록구성도,

도 2는 도 l에 나타내는 블록구성도에 있어서의 중간주파증폭기, RF증폭기, 드라이버증폭기의 이득제어특성도,

도 3은 도 1에 있어서의 구동증폭기의 회로도,

도 4는 종래의 송신회로의 블록구성도,

도 5는 도 4에 나타내는 블록구성도에 있어서의 중간주파증폭기, RF증폭기, 드라이버증폭기의 이득제어특성도,

도 6은 도 4에 있어서의 구동증폭기의 회로도이다.

※도면의 주요부분에 대한 부호의 설명

1 : 중간주파증폭기 2 : 주파수변환기

2a : 혼합기 2b : 국부발진기

3 : RF증폭기 4 : 드라이버증폭기

5 : 전력증폭기 6 : 안테나

7 : 차동증폭기 7a, 7b : 증폭용 트랜지스터

7c, 7d : 부하저항 8 : 전류제어회로

9 : 커런트미러회로 9a, 9b : 트랜지스터

9c : 저항 10 : 전류제한회로

10a : 정크션FET 10b : 저항

상기의 과제를 해결하기 위하여, 본 발명의 송신회로는 중간주파신호를 증폭하는 중간주파증폭기와, 상기 중간주파신호를 상기 중간주파신호보다도 주파수가 높은 송신신호로 주파수변환하는 주파수변환기와, 상기 송신신호를 증폭하는 고주파 증폭기와, 상기 고주파 증폭기로 증폭된 송신신호를 더욱 증폭함과 동시에 전력증폭기에 입력하는 구동증폭기를 구비하며, 상기 중간주파증폭기와 상기 고주파 증폭기와 상기 구동증폭기를 가변이득증폭기로 구성하고, 자동이득 제어전압에 의하여, 상기 중간주파증폭기의 이득과 상기 고주파 증폭기의 이득과 상기 구동증폭기의 이득을 바꾸도록 하였다.

또 본 발명의 송신회로는, 상기 자동이득 제어전압은 제 1 전압으로부터 제 2 전압까지 변화되고, 상기 중간주파증폭기의 이득 및 상기 고주파 증폭기의 이득은, 상기 제 1 전압과 상기 제 2 전압과의 사이에서 변화되어 상기 제 1 전압에서각각 최대이득이 됨과 동시에, 상기 제 2 전압에서 각각 최소이득이 되고, 상기 구동증폭기의 이득은 상기 자동이득 제어전압이 상기 제 1 전압으로부터 상기 제 1 전압과 상기 제 2 전압과의 사이의 제 3 전압까지 변화됨에 따라 최대이득으로부터 소정의 이득까지 잠시 감쇠하고, 상기 제 3 전압과 상기 제 2 전압의 사이에서는 상기 소정의 이득을 유지하도록 하였다.

또 본 발명의 송신회로는, 상기 구동증폭기는 증폭소자를 가지는 증폭회로와 상기 증폭소자에 전류를 흘리는 정전류회로로 구성되고, 상기 증폭회로의 이득은 상기 전류에 비례하고, 상기 정전류회로의 전류는 상기 자동이득 제어전압이 상기제 1 전압으로부터 상기 제 3 전압까지 변화됨에 따라, 최대전류로부터 소정의 전류까지 잠시 감소하고, 상기 제 3 전압과 상기 제 2 전압과의 사이에서는 상기 소정의 전류를 유지하도록 하였다.

또 본 발명의 송신회로는, 상기 정전류회로는 두개의 트랜지스터를 가지는 커런트미러회로와 상기 트랜지스터의 전류를 제어하는 정크션 FET 로 구성되어, 상기 트랜지스터의 한쪽으로 흐르는 전류를 상기 증폭소자로 흘리고, 상기 트랜지스터의 다른쪽의 콜렉터에는 저항을 거쳐 고정의 전압을 공급함과 동시에, 상기 정크션 FET의 소스를 접속하여 상기 정크션 FET의 게이트에 상기 자동이득 제어전압을 공급하였다.

본 발명의 송신회로를 도 1 내지 도 3에 의거하여 설명한다. 도 1은 본 발명의 송신회로의 블록구성도, 도 2는 도 1에 나타내는 블록구성도에 있어서의 중간주파증폭기, RF증폭기, 드라이버증폭기의 이득감쇠특성도, 도 3은 도 1에 있어서의 드라이버증폭기의 회로도이다.

먼저, 도 1에 있어서, QPSK 변조된 200 MHz 대의 중간주파신호(IF)는 도시 생략한 변조기로부터 출력되어, 중간주파증폭기(1)에 입력된다. 중간주파증폭기 (1)는 이득제어가 가능한 가변이득증폭기로 구성되고, 그 이득은 기지국으로부터의 파워컨트롤신호에 의거하는 자동이득 제어전압(V)에 의하여 제어된다. 자동이득 제어전압(V)은, 제 1 전압인 3.0볼트로부터 제 2 전압인 0볼트까지 변화된다. 그리고, 중간주파증폭기의 이득은 자동이득 제어전압(V)이 3.0볼트일 때, 최대가 되고, 0볼트일 때, 최소가 된다. 따라서, 도 2의 곡선 A에 나타내는 바와 같이, 자동이득 제어전압(V)이 3.0볼트로부터 0볼트로 변화됨에 따라, 약 60 dB까지 감쇠하 도록 제어된다. 이 자동이득 제어전압(V)은 수신신호의 레벨의 고저의 방향에 대하여 0볼트로부터 3.0볼트까지 변화된다. 중간주파신호(IF)는 중간주파증폭기(1)에 의하여 증폭된 후, 혼합기(2a)와 국부발진기(2b)로 구성되는 주파수변환기(2)에 입력된다. 중간주파신호(IF)는 국부발진기(2b)로부터 출력되는 국부발진신호와 혼합기(2a)에서 혼합되어, 대략 약 1.lGHz 대의 송신신호(RF)로 주파수변환된다.

송신신호(RF)는, 먼저, 고주파 증폭기(RF 증폭기라 함)(3)로 증폭된다. RF 증폭기(3)도 이득제어가 가능한 가변이득증폭기로 구성되고, 그 이득은 자동이득 제어전압(V)이 3.0볼트에서 최대가 되며, 0볼트에서 최소가 된다. 그리고 도 2의 곡선 B에 나타내는 바와 같이, 자동이득 제어전압(V)에 의하여 대략 30 dB까지 감쇠가 가능하게 제어된다. 그러나, RF 증폭기(3)의 이득은, 도 2의 곡선 B에 나타내는 바와 같이, 이득제어전압(V)이 1.5볼트보다 높아짐에 따라 포화되는 경향으로 되어 있다. RF 증폭기(3)로 증폭된 송신신호(RF)는 구동증폭기(드라이버증폭기라함)(4)로 더욱 증폭된다. 드라이버증폭기(4)는 다음단의 전력증폭기(5)를 충분히 구동할 수 있는 레벨까지 송신신호(RF)를 증폭하기 위한 것이다.

또한, 드라이버증폭기(4)도 이득제어가 가능한 가변이득증폭기로 구성되고, 그 이득은 자동이득 제어전압(V)에 의하여 제어된다. 그러나, 그 이득을 제어하는 자동이득 제어전압(V)의 범위는, 3.0볼트로부터 3.0볼트와 0볼트의 사이의 제 3 전압인 1.5볼트까지의 범위로 제한되어 있다. 그리고 도 2의 곡선 C에 나타내는 바와 같이, 자동이득 제어전압(V)이 1.5 V로 저하할 때까지는 소정의 이득이 되는 대략 12 dB까지 감쇠하고, 자동이득 제어전압(V)이 그것이하로 저하하여도 일정한 이득감쇠량 l2 dB의 상태를 유지하도록 되어 있다. 따라서, 중간주파증폭기(1)와 RF 증폭기(3)와 드라이버증폭기(4)에 의한 전체의 이득감쇠량은 도 2의 곡선 D에 나타내는 바와 같이, 대략 102 dB까지 변화한다. 이 결과, 전체의 이득감쇠량에 차지하는 중간주파증폭기(1)의 이득감쇠량의 비율이 적어져 S/N이 좋아진다.

드라이버증폭기(4)에 의하여 증폭된 송신신호(RF)는 전력증폭기(5)에 의하여소정의 송신레벨까지 증폭되어, 안테나(6)로부터 기지국을 향하여 송신된다.

드라이버증폭기(4)는, 도 3에 나타내는 바와 같이, 증폭회로가 되는 차동증폭회로(7)와, 정전류회로(8)로 구성되어 있다. 차동증폭회로(7)는 증폭소자인 두개의 트랜지스터(7a, 7b)를 가지며, 그들 에미터가 서로 접속되어, 콜렉터에는 부하저항(7c, 7d)을 거쳐 전압(B)이 공급된다. 그리고 트랜지스터(7c, 7d)의 에미터에 정전류회로(8)가 접속된다. 송신신호(RF)는 트랜지스터(7a, 7b)의 베이스 사이에 입력되고, 증폭된 송신신호(RF)는 콜렉터 사이에서 출력된다. 또한 증폭회로 (7)의 이득은 트랜지스터(7a, 7b)에 흐르는 콜렉터전류에 거의 비례한다.

정전류회로(8)는 커런트미러회로(9)와 전류제어회로(10)로 구성된다. 커런트미러회로(9)를 구성하는 한쪽의 트랜지스터(9a)의 콜렉터가 차동증폭회로(7)의 트랜지스터(7a, 7b)의 에미터에 접속된다. 또 커런트미러회로(9)를 구성하는 다른쪽의 트랜지스터(9b)의 콜렉터와 베이스가 서로 접속되고, 그 콜렉터에는 저항(9c)을 거쳐 전압(B)이 공급된다. 또 전류제어회로(10)를 구성하는 정크션 FET(l0a)의 드레인에 전압(B)이 공급되고, 소스가 저항(l0b)에 의하여 트랜지스터(9b)의 콜렉터에 접속된다. 그리고 게이트에 자동이득 제어전압(V)이 공급된다. 또한 트랜지스터(9a, 9b)의 에미터는 그라운드에 접속된다.

이상의 구성에 있어서, 커런트미러회로(9)에 있어서의 다른쪽의 트랜지스터 (9b)의 콜렉터전류는 저항(9c)을 흐르는 전류와 정크션 FET(l0a)을 흐르는 전류가 가산된 전류이고, 저항(9c)을 흐르는 전류는 거의 일정하나, 정크션 FET(l0a)을 흐르는 전류는 자동이득 제어전압(V)에 의하여 변화된다. 따라서, 트랜지스터(9b)의 콜렉터전류는 자동이득 제어전압(V)이 3.0볼트에서 최대가 된다.

커런트미러회로(9)의 트랜지스터(9a)의 콜렉터전류는 트랜지스터(9b)의 콜렉터전류와는 동일하기 때문에, 차동증폭회로(7)의 각 트랜지스터(7a, 7b)의 에미터에는 그 1/2의 최대전류가 흐른다.

그리고, 자동이득 제어전압(V)이 3.0볼트일 때는 차동증폭회로(7)의 트랜지스터(7a, 7b)에 최대전류가 흘러 차동증폭회로의 이득이 높아지고, 도 2의 곡선 C에 나타내는 바와 같이, 자동이득 제어전압(V)가 저하함에 따라, 차동증폭회로(7)의 트랜지스터(7a, 7b)를 흐르는 전류가 감소하여 이득이 저하한다. 그리고 자동이득 제어전압(V)이 제 3 전압인 l.5볼트가 되면, 정크션 FET(l0a)가 커트오프가 되도록 되어 있고, 이 때에는 정그션 FET(l0a)에는 전류가 흐르지 않게 되어 커런트미러회로(9)의 트랜지스터(9b)에는 저항(9c)으로부터 흐르는 소정의 전류만이 흘러, 차동증폭회로의 이득은 대략 12 dB 감쇠한 곳에서 일정하게 된다(도 2 곡선 C 참조). 또한, 차동증폭회로(7)는, 정크션 FET(l0a)의 게이트전압이 3.0볼트이상이 된 경우에는, 더욱 이득이 상승하도록 되어 있다.

이 결과, 중간주파증폭기(1)의 이득과 RF 증폭기(3)의 이득과는 자동이득 제어전압(V)이 3.0볼트로부터 0볼트로 저하함에 따라 잠시 저하하고, 한편, 드라이버증폭기(4)의 이득은, 자동이득 제어전압(V)이 3.0볼트로부터 1.5볼트로 저하함에 따라 잠시 저하하고, 1.5볼트이하가 되면, 대략 일정한 감쇠량(12 dB)으로 고정된다. 이 결과, 자동이득 제어전압이 1.5볼트이상의 범위에서는 드라이버증폭기(4)의 이득감쇠특성이 가산되기 때문에, RF 증폭기(3)의 포화특성이 보정되어, 전체의 이득감쇠특성은 도 2의 곡선 D에 나타내는 바와 같이, 직선적으로 된다.

이상과 같이, 본 발명의 송신회로는, 중간주파증폭기와 고주파 증폭기와 구동증폭기를 가변이득증폭기로 구성하고, 자동이득 제어전압에 의하여 중간주파증폭기의 이득과 고주파 증폭기의 이득과 구동증폭기의 이득을 바꾸도록 하였기 때문에, 전체의 이득감쇠량에 차지되는 중간주파증폭기의 이득감쇠량의 비율이 적어져 S/N 및 C/N이 좋아진다.

또 본 발명의 송신회로는, 구동증폭기의 이득은 자동이득 제어전압이 제 1 전압으로부터 제 1 전압과 제 2 전압과의 사이의 제 3 전압까지 변화됨에 따라, 최대이득으로부터 소정의 이득까지 잠시 감쇠하고, 제 3 전압과 제 2 전압의 사이에서는 소정의 이득을 유지하도록 하였기 때문에, 자동이득 제어전압에 대한 전체의 이득감쇠특성이 직선적으로 된다.

또 본 발명의 송신회로는, 구동증폭기의 증폭소자에 전류를 흘리는 정전류회로의 전류는 자동이득 제어전압이 제 1 전압으로부터 제 3 전압까지 변화됨에 따라, 최대전류로부터 소정의 전류까지 잠시 감소하고, 제 3 전압과 상기 제 2 전압과의 사이에서는 소정의 전류를 유지하도록 하였기 때문에, 그 사이에서는 구동증폭기의 이득을 소정의 이득으로 유지할 수 있다.

또 본 발명의 송신회로는, 정전류회로는 두개의 트랜지스터를 가지는 커런트미러회로와 트랜지스터의 전류를 제어하는 정크션 FET로 구성되고, 트랜지스터의 한쪽을 흐르는 전류를 증폭소자에 흘리고, 트랜지스터의 다른쪽의 콜렉터에는 저항을 거쳐 고정의 전압을 공급함과 동시에, 정크션 FET의 소스를 접속하여, 정크션 FET의 게이트에 자동이득 제어전압을 공급하였기 때문에, 구동증폭기의 증폭소자를 흐르는 전류를 자동이득 제어전압에 의하여 제어할 수 있다.

Claims

중간주파신호를 증폭하는 중간주파증폭기와, 상기 중간주파신호를 상기 중간주파신호보다도 주파수가 높은 송신신호로 주파수변환하는 주파수변환기와,

상기 송신신호를 증폭하는 고주파 증폭기와, 상기 고주파 증폭기로 증폭된 송신신호를 더욱 증폭함과 동시에 전력증폭기에 입력하는 구동증폭기를 구비하며, 상기 중간주파증폭기와 상기 고주파 증폭기와 상기 구동증폭기를 가변이득증폭기로 구성하고, 자동이득 제어전압에 의하여 상기 중간주파증폭기의 이득과 상기 고주파 증폭기의 이득과 상기 구동증폭기의 이득을 바꾸도록 한 것을 특징으로 하는 송신회로.
제 1항에 있어서,

상기 자동이득 제어전압은 제 1 전압으로부터 제 2 전압까지 변화되고, 상기중간주파증폭기의 이득 및 상기 고주파 증폭기의 이득은 상기 제 1 전압과 상기 제 2 전압과의 사이에서 변화되어 상기 제 1 전압에서 각각 최대이득이됨과 동시에, 상기 제 2 전압에서 각각 최소이득이 되고, 상기 구동증폭기의 이득은 상기 자동이득 제어전압이 상기 제 1 전압으로부터 상기 제 1 전압과 상기 제 2 전압과의 사이의 제 3 전압까지 변화됨에 따라 최대이득으로부터 소정의 이득까지 잠시 감쇠하여, 상기 제 3 전압과 상기 제 2 전압의 사이에서는 상기 소정의 이득을 유지하도록 한 것을 특징으로 하는 송신회로.
제 2항에 있어서,

상기 구동증폭기는, 증폭소자를 가지는 증폭회로와 상기 증폭소자에 전류를 흘리는 정전류회로로 구성되고, 상기 증폭회로의 이득은 상기 전류에 비례하고, 상기 정전류회로의 전류는 상기 자동이득 제어전압이 상기 제 1 전압으로부터 상기 제 3 전압까지 변화됨에 따라, 최대전류로부터 소정의 전류까지 잠시 감소하고, 상기 제 3 전압과 상기 제 2 전압과의 사이에서는 상기 소정의 전류를 유지하도록 한 것을 특징으로 하는 송신회로.
제 3항에 있어서,

상기 정전류회로는 두 개의 트랜지스터를 가지는 커런트미러회로와, 상기 트랜지스터의 전류를 제어하는 정크션 FET로 구성되고, 상기 트랜지스터의 한쪽에 흐르는 전류를 상기 증폭소자에 흘리고, 상기 트랜지스터의 다른쪽의 콜렉터에는 저항을 거쳐 고정의 전압을 공급함과 동시에, 상기 정크션 FET의 소스를 접속하여, 상기 정크션 FET의 게이트에 상기 자동이득 제어전압을 공급한 것을 특징으로 하는 송신회로.