KR20000033432A - 보드리스 콘택의 형성방법 - Google Patents
보드리스 콘택의 형성방법 Download PDFInfo
- Publication number
- KR20000033432A KR20000033432A KR1019980050282A KR19980050282A KR20000033432A KR 20000033432 A KR20000033432 A KR 20000033432A KR 1019980050282 A KR1019980050282 A KR 1019980050282A KR 19980050282 A KR19980050282 A KR 19980050282A KR 20000033432 A KR20000033432 A KR 20000033432A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- low dielectric
- dielectric layer
- interlayer insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 60
- 239000011229 interlayer Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 21
- 239000007789 gas Substances 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 4
- 229910007991 Si-N Inorganic materials 0.000 claims description 2
- 229910006294 Si—N Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020175 SiOH Inorganic materials 0.000 description 1
- 229910020211 SiOxHy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- -1 nitride compound Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
보드리스 콘택의 형성방법이 개시되어 있다. 하부 층간 절연막이 형성되어 있는 반도체 기판의 상부에 저유전체층을 형성한 후, 라인/스페이스 패턴이 형성되어질 영역의 저유전체층을 식각한다. 결과물의 상부에 금속층을 형성한 후, 저유전체층의 표면이 노출될 때까지 금속층을 식각하여 라인/스페이스 패턴을 형성한다. 결과물의 상부에 상부 층간 절연막을 형성한 후, 저유전체층에 대한 고선택적 식각 방법으로 상부 층간 절연막을 식각하여 라인/스페이스 패턴을 노출시키는 보드리스 콘택홀을 형성한다. 층간 절연막 및 식각 저지층으로 저유전체층을 사용함으로써 기생 캐패시턴스에 의한 속도 저하를 방지할 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 하부 콘택과 상부 콘택을 직접 연결하는 보드리스 콘택(boardless contact)의 형성 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 배선을 위한 콘택홀의 형성 공정시 오버랩 마진 및 미스얼라인 마진의 감소가 심화되고 있다. 이러한 문제는 배선 불량 및 신뢰성 저하를 초래하기 때문에, 오버랩 마진 및 미스얼라인 마진을 확보하기 위하여 하부 라인/스페이스(line/space) 또는 하부 콘택에 상부 콘택을 직접 연결시키는 보드리스 콘택을 형성하는 방법이 개발되었다.
도 1 및 도 2는 종래 방법에 의한 반도체 장치의 보드리스 콘택 형성방법을 설명하기 위한 단면도들이다. 도 1 및 도 2에서, 참조 번호 6은 절연층, 7은 하부 콘택홀, 8은 하부 콘택, 10은 하부 라인/스페이스 패턴, 12는 식각 저지층, 14는 층간 절연막, 16은 상부 콘택홀, 그리고 18은 보드리스 콘택을 각각 나타낸다.
도 1 및 도 2를 참조하면, 하부 라인/스페이스 패턴(10) 또는 하부 콘택(18)을 형성한 후, 결과물의 상부에 SiN 또는 SiON을 증착하여 식각 저지층(12)을 형성한다. 이어서, 식각 저지층(12)의 상부에 산화물을 증착하여 층간 절연막(14)을 형성한 후, 산화물에 대한 고선택적 식각 방법으로 층간 절연막(14)을 식각하여 상부 콘택홀(16)을 형성한다. 결과물의 상부에 도전층을 증착한 후, 층간 절연막(14)의 표면이 노출될 때까지 도전층을 화학 물리적 연마(chemical mechanical polishing; CMP) 방법으로 연마하여 하부 라인/스페이스(10) 또는 하부 콘택(18)에 직접 연결되는 보드리스 콘택(18)을 형성한다.
상술한 종래 방법에 의하면, 실리콘 질화물 계열의 식각 저지층을 사용하기 때문에 식각 저지층의 고 유전율로 인한 기생 캐패시턴스에 의해 소자의 동작 속도가 저하되는 문제가 발생한다. 이에 따라, 0.25μm급 이하의 고집적 반도체 장치에 상술한 종래 방법을 적용할 수 없게 된다.
따라서, 본 발명의 목적은 저유전체를 층간 절연막 및 식각 저지층으로 동시에 사용하는 보드리스 콘택의 형성 방법을 제공하는데 있다.
도 1 및 도 2는 종래 방법에 의한 반도체 장치의 보드리스 콘택 형성방법을 설명하기 위한 단면도들이다.
도 3 내지 도 5는 본 발명에 의한 반도체 장치의 보드리스 콘택 형성방법을 설명하기 위한 단면도들이다.
＜도면의 주요 부분에 대한 부호의 설명＞
102 : 하부 층간 절연막 104 : 저유전체층
105 : 절연층 106 : 금속층
108 : 상부 층간 절연막 110 : 보드리스 콘택홀
상기 목적을 달성하기 위하여 본 발명은, 하부 층간 절연막이 형성되어 있는 반도체 기판의 상부에 저유전체층을 형성하는 단계; 라인/스페이스 패턴이 형성되어질 영역의 상기 저유전체층을 식각하는 단계; 상기 결과물의 상부에 금속층을 형성하는 단계; 상기 저유전체층의 표면이 노출될 때까지 상기 금속층을 식각하여 라인/스페이스 패턴을 형성하는 단계; 상기 결과물의 상부에 상부 층간 절연막을 형성하는 단계; 및 상기 저유전체층에 대한 고선택적 식각 방법으로 상기 상부 층간 절연막을 식각하여 상기 라인/스페이스 패턴을 노출시키는 보드리스 콘택홀을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
바람직하게는, 상부 층간 절연막은 Si-N 또는 Si-H 결합이 없는 실리콘 산화물로 형성한다.
바람직하게는, 저유전체층에 대한 고선택적 식각 방법은 CF4, C2F6, C3F8및 C4F8의 군에서 선택된 어느 하나의 CxFy 가스에 O2, CO, N2, CH2F2, CH3F 및 Ar의 군에서 선택된 두가지 이상의 가스를 혼합한 가스를 사용한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 3 내지 도 5는 본 발명에 의한 반도체 장치의 보드리스 콘택 형성방법을 설명하기 위한 단면도들이다.
도 3은 저유전체층(104), 절연층(105) 및 금속층(106)을 형성하는 단계를 도시한다. 소정의 회로 패턴이 형성되어 있는 반도체 기판(도시하지 않음)의 상부에 산화물을 증착하여 하부 층간 절연막(102)을 형성한 후, 그 상부에 유동성 산화물 또는 SiOxHy 물질을 증착하여 저유전체층(104)을 형성한다. 바람직하게는, 저유전체층(104)은 비 질화물계 화합물이나 SiOx에 비해 식각 내성이 강한 물질로 형성한다. 저유전체층(104)은 층간 절연막으로 사용될 뿐만 아니라, 후속하는 보드리스 콘택홀의 식각 공정시 식각 저지층으로도 사용된다.
이어서, 저유전체층(104)의 상부에 산화물을 1000Å 이하의 두께로 증착하여 절연층(105)을 형성한 후, 사진식각 공정을 통해 라인/스페이스 패턴이 형성되어질 영역의 절연층(105) 및 저유전체층(104)을 식각한다. 저유전체층(104)을 유동성 산화물로 형성할 경우, CHF3또는 CF4가스에 O2, CO, N2, Ar 중 하나 이상을 혼합한 가스, 예컨대 CHF3/O2, CHF3/CO 또는 CHF3/CO/N2의 혼합 가스를 사용하여 저유전체층(104)을 완전 식각 또는 부분 식각한다.
이어서, 결과물의 상부에 배선을 위한 금속층(106)을 형성한다. 바람직하게는, 금속층(106)은 텅스텐, 구리 또는 알루미늄을 스퍼터링 또는 화학 기상 증착(chemical vapor deposition; CVD) 방법으로 증착하여 형성한다.
도 4는 상부 층간 절연막(108)을 형성하는 단계를 도시한다. CMP 방법 또는 에치백 방법으로 금속층(106)을 식각하여 라인/스페이스 패턴(106a)을 형성한다. 이때, 저유전체층(104)의 표면이 노출되도록 절연층(105)을 과도 식각(over etch)하여 제거한다.
이어서, 결과물의 상부에 N기나 H기가 없는 실리콘 산화물을 증착하여 상부 층간 절연막(108)을 형성한다. 사진 공정을 통해 상부 층간 절연막(108)의 상부에 보드리스 콘택이 형성되어질 영역을 정의하는 포토레지스트 패턴(109)을 형성한다.
도 5는 보드리스 콘택홀(110)을 형성하는 단계를 도시한다. 포토레지스트 패턴(109)을 식각 마스크로 이용하여 저유전체층(104)에 대한 고선택적 식각 방법으로 상부 층간 절연막(108)을 식각함으로써 라인/스페이서 패턴(106a)을 노출시키는 보드리스 콘택홀(110)을 형성한다.
일반적으로, SiOH 체인으로 이루어진 유동성 산화물은 C/F 비가 큰 CFx 플라즈마 식각시 H기가 없는 산화물에 비해 식각 내성을 가질 수 있다. 이것은 CF ＞ CO ＞ CN ＞ CH 순으로 결합 세기(bond strength)가 달라지기 때문으로, CFx 플라즈마에서 산소에 비해 반응이 일어나기 힘든 흡열 반응 특성을 갖는 H나 N을 함유하지 않은 실리콘 화합물보다 N을 함유한 SiN이나 SiON처럼 H를 함유한 유동성 산화물이 식각되기 힘들다. 따라서, C/F 비가 큰 플라즈마에서는 실리콘 산화물의 유동성 산화물에 대한 고선택적 식각이 가능하며, 이에 의해 층간 절연막으로 사용되는 저유전체층(104)의 손실없이 보드리스 콘택홀(110)을 형성할 수 있다. 즉, 저유전체층(104)은 저 유전율을 갖는 층간 절연막의 역할뿐만 아니라 보드리스 콘택홀(110)의 형성시 식각 저지층의 역할을 한다.
바람직하게는, 저유전체층(104)을 구성하는 유동성 산화물에 대한 고선택적 식각은 C/F 비가 큰 가스인 CF4, C2F6, C3F8, C4F8등과 같은 CxFy 가스에 O2, CO, N2, CH2F2, CH3F 및 Ar에서 두가지 이상을 혼합한 가스를 사용하여 이루어진다. 이러한 조건의 식각은 유동성 산화물뿐만 아니라 금속층(106)에 대해서도 고선택적 식각이 가능하게 한다.
상술한 바와 같이 본 발명에 의하면, 오버랩 마진 및 미스얼라인 마진을 확보하기 위해 보드리스 콘택을 형성하면서 층간 절연막 및 식각 저지층으로 저유전체층을 사용함으로써 기생 캐패시턴스에 의한 속도 저하를 방지할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (3)
- 하부 층간 절연막이 형성되어 있는 반도체 기판의 상부에 저유전체층을 형성하는 단계;라인/스페이스 패턴이 형성되어질 영역의 상기 저유전체층을 식각하는 단계;상기 결과물의 상부에 금속층을 형성하는 단계;상기 저유전체층의 표면이 노출될 때까지 상기 금속층을 식각하여 라인/스페이스 패턴을 형성하는 단계;상기 결과물의 상부에 상부 층간 절연막을 형성하는 단계; 및상기 저유전체층에 대한 고선택적 식각 방법으로 상기 상부 층간 절연막을 식각하여 상기 라인/스페이스 패턴을 노출시키는 보드리스 콘택홀을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 상부 층간 절연막은 Si-N 또는 Si-H 결합이 없는 실리콘 산화물로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 저유전체층에 대한 고선택적 식각 방법은 CF4, C2F6, C3F8및 C4F8의 군에서 선택된 어느 하나의 CxFy 가스에 O2, CO, N2, CH2F2, CH3F 및 Ar의 군에서 선택된 두가지 이상의 가스를 혼합한 가스를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050282A KR20000033432A (ko) | 1998-11-23 | 1998-11-23 | 보드리스 콘택의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050282A KR20000033432A (ko) | 1998-11-23 | 1998-11-23 | 보드리스 콘택의 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000033432A true KR20000033432A (ko) | 2000-06-15 |
Family
ID=19559377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980050282A KR20000033432A (ko) | 1998-11-23 | 1998-11-23 | 보드리스 콘택의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000033432A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100849707B1 (ko) * | 2003-08-01 | 2008-08-01 | 어플라이드 머티어리얼스, 인코포레이티드 | 탄소-도우핑된 저유전체들의 선택적 식각 |
-
1998
- 1998-11-23 KR KR1019980050282A patent/KR20000033432A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100849707B1 (ko) * | 2003-08-01 | 2008-08-01 | 어플라이드 머티어리얼스, 인코포레이티드 | 탄소-도우핑된 저유전체들의 선택적 식각 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617244B2 (en) | Etching method | |
| KR100358545B1 (ko) | 반도체 장치 및 그 제조 공정 | |
| KR100407542B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5308414B2 (ja) | 半導体デバイスおよびその構造体の製造方法 | |
| US6410437B1 (en) | Method for etching dual damascene structures in organosilicate glass | |
| US6514855B1 (en) | Semiconductor device manufacturing method having a porous insulating film | |
| JP4425432B2 (ja) | 半導体装置の製造方法 | |
| US6605540B2 (en) | Process for forming a dual damascene structure | |
| US6406994B1 (en) | Triple-layered low dielectric constant dielectric dual damascene approach | |
| KR100430472B1 (ko) | 듀얼 다마신 공정을 이용한 배선 형성 방법 | |
| KR20010019643A (ko) | 저유전율 절연막을 갖는 다층 금속배선의 형성방법 | |
| US6413438B1 (en) | Method of forming via hole by dry etching | |
| KR20030000137A (ko) | 반도체소자의 제조방법 | |
| KR20040101008A (ko) | 반도체 장치의 제조 방법 | |
| KR20000033432A (ko) | 보드리스 콘택의 형성방법 | |
| KR100434508B1 (ko) | 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법 | |
| KR0163536B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR20010061096A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100440081B1 (ko) | 반도체소자의 도전배선 형성방법 | |
| KR20010061614A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR20010004188A (ko) | 반도체소자의 듀얼대머선 형성방법 | |
| KR20000044854A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR20020034352A (ko) | 반도체 소자의 층간절연막 형성 방법 및 이를 이용한 금속배선 형성 방법 | |
| KR20030059473A (ko) | 반도체 소자의 제조방법 | |
| KR20040058957A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |