KR20000027704A - 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 - Google Patents

반도체 소자 분리를 위한 얕은 트랜치 제조 방법 Download PDF

Info

Publication number
KR20000027704A
KR20000027704A KR1019980045702A KR19980045702A KR20000027704A KR 20000027704 A KR20000027704 A KR 20000027704A KR 1019980045702 A KR1019980045702 A KR 1019980045702A KR 19980045702 A KR19980045702 A KR 19980045702A KR 20000027704 A KR20000027704 A KR 20000027704A
Authority
KR
South Korea
Prior art keywords
shallow trench
oxide film
silicon wafer
trench
semiconductor device
Prior art date
Application number
KR1019980045702A
Other languages
English (en)
Other versions
KR100274978B1 (ko
Inventor
김상현
김서원
김대희
Original Assignee
김규현
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체 주식회사 filed Critical 김규현
Priority to KR1019980045702A priority Critical patent/KR100274978B1/ko
Publication of KR20000027704A publication Critical patent/KR20000027704A/ko
Application granted granted Critical
Publication of KR100274978B1 publication Critical patent/KR100274978B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

반도체 소자의 제조 공정중 반도체 소자 분리를 위한 얕은 트랜치를 제조하는 방법에 관한 것으로, 실리콘웨이퍼 상부에 패드 산화막과 질화막을 연속하여 형성하고, 포토리소그래피 공정에 의해 소자 분리 영역을 정의하기 위한 패턴을 형성한 다음, 드러난 실리콘웨이퍼를 일정 깊이로 식각하여 얕은 트랜치를 형성한다. 그리고, 얕은 트랜치의 내벽에 질소를 이온 주입한 다음, 급속 열산화 공정에 의해 얕은 트랜치 내벽에 라이너 산화막을 형성한다. 이후, 실리콘웨이퍼 전면에 화학 기상 증착법으로 산화막을 두껍게 증착하여 얕은 트랜치를 산화막으로 매입하고, 화학 기계적 연마 공정에 의해 산화막 상부가 질화막 상부와 같아지도록 평탄화한 후, 질화막과 패드 산화막을 제거하여 반도체 소자 분리를 위한 얕은 트랜치를 완성한다. 이와 같은 방법에 의해 종래 고온, 장시간의 열산화 공정에 의해 얻기 어려웠던 얕은 트랜치 측벽 에지의 완벽한 코너 라운딩을 이룰 수 있어 트랜치 측벽 에지의 전계 집중에 따른 게이트 산화막의 열화를 방지할 수 있고, 질소 이온 주입에 따른 라이너 산화막과 실리콘웨이퍼 계면에 열산화막보다 결합력이 우수한 질화 산화막을 형성하여 반도체 소자의 소스/드레인 영역으로부터의 불순물 확산을 방지할 수 있어 얕은 트랜치의 소자 격리 특성을 향상시킨다.

Description

반도체 소자 분리를 위한 얕은 트랜치 제조 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 제조 공정중 반도체 소자 분리를 위한 얕은 트랜치를 제조하는 방법에 관한 것이다.
일반적으로 반도체 소자 분리 방법으로 LOCOS(local oxidation of silicon) 소자 분리가 이용되어 왔다.
LOCOS 소자 분리는 질화막을 마스크로 해서 실리콘웨이퍼 자체를 열산화시키기 때문에 공정이 간소해서 소자 응력의 문제가 적고, 생성되는 산화막질이 좋다는 큰 이점이 있다.
그러나, LOCOS 소자 분리 방법을 이용하면, 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생한다.
이러한 것을 극복하기 위하여 LOCOS를 대체하는 소자 분리 기술로서 얕은 트랜치 소자 분리(STI ; shallow trench isolation)가 있다.
트랜치 소자 분리에서는 실리콘웨이퍼에 얕은 트랜치를 만들어 절연물을 집어넣기 때문에 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리하다.
그러면, 첨부된 도 1a 내지 도 1c를 참조하여 반도체 소자 분리를 위한 얕은 트랜치를 제조하는 종래의 방법을 설명한다.
먼저, 도 1a에 도시한 바와 같이, 실리콘웨이퍼(1) 상에 패드 산화막(2)과 질화막(3)을 연속하여 형성한 후, 포토리소그래피(photolithography) 공정에 의해 질화막(3)과 패드 산화막(2)을 패터닝(patterning)하여 반도체 소자 분리 영역을 정의하기 위한 패턴을 형성한다. 그리고, 드러난 실리콘웨이퍼(1)를 일정 깊이로 건식 식각하여 얕은 트랜치를 형성한다. 이후 얕은 트랜치의 절연 특성을 향상시키기 위하여 실리콘웨이퍼(1)를 열산화하여 트랜치 내벽에 라이너 산화막(4)을 형성한다.
그 다음, 도 1b에 도시한 바와 같이, 실리콘웨이퍼 전면에 화학 기상 증착법(CVD ; chemical vapor deposition)으로 산화막(5)을 두껍게 증착하여 트랜치 내부가 완전히 산화막(5)으로 매입되도록 한다. 그리고, 포토리소그래피 공정에 의해 트랜치 영역에만 산화막(5)이 남도록 패터닝한 후, 화학 기계적 연마(CMP ; chemical mechanical polishing) 공정에 의해 질화막(3)을 연마 정지막으로 하여 산화막을 평탄화한다.
그 다음, 도 1c에 도시한 바와 같이, 질화막과 패드 산화막을 제거하고, 실리콘웨이퍼를 세정하여 반도체 소자 분리를 위한 얕은 트랜치를 완성한다. 이후, 실리콘웨이퍼를 열산화하여 얕은 트랜치에 격리된 반도체 소자 영역에 게이트 산화막(6)을 형성하고, 게이트 전극, 소스/드레인 영역 형성 등의 반도체 소자 제조 공정을 실시한다.
이와 같은 종래의 얕은 트랜치 제조 방법에 있어서는 트랜치의 소자 격리 특성을 좌우하는 라이너 산화막의 형성시, 트랜치 측벽 에지(edge) 코너의 전계 집중에 의한 스트레스를 완화하기 위하여 고온, 장시간을 열산화 공정으로 코너 라운딩(rounding)을 하지만, 도 1c의 7부분에서와 같이 그 형상이 미흡하여 후속 게이트 산화막의 성장시 다른 부위에 비하여 트랜치 측벽 에지 코너 부위에서의 게이트 산화막 두께가 얇게 되어 반도체 소자의 동작에 따른 전계 집중에 의해 절연 특성이 열화되어 반도체 소자의 전기적 특성 및 신뢰성을 저하시키게 된다.
또한, 반도체 소자의 소스/드레인 영역에 주입된 불순물 이온이 트랜치 영역의 산화막으로 확산되어 얕은 트랜치의 소자 격리 특성을 저하시키게 된다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 트랜치 측벽 에지 코너의 라운딩을 완벽한 형상으로 형성함과 동시에 반도체 소자의 소스/드레인 영역에서 트랜치 영역의 산화막으로 불순물 이온이 확산되는 것을 방지하는 데 있다.
도 1a 내지 도 1c는 반도체 소자 분리를 위한 얕은 트랜치를 제조하는 종래의 방법을 개략적으로 도시한 공정도이고,
도 2a 내지 도 2d는 본 발명의 일 실시예에 따라 반도체 소자 분리를 위한 얕은 트랜치를 제조하는 방법을 개략적으로 도시한 공정도이다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 실리콘웨이퍼의 소자 분리 영역에 형성된 얕은 트랜치에 질소를 이온주입 한 다음, 급속 열산화 공정에 의해 라이너 산화막을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따라 반도체 소자 분리를 위한 얕은 트랜치를 제조하는 방법을 개략적으로 도시한 공정도이다.
먼저, 도 2a에 도시한 바와 같이, 실리콘웨이퍼(11) 상에 패드 산화막(12)과 질화막(13)을 연속하여 형성한 후, 포토리소그래피 공정에 의해 질화막(13)과 패드 산화막(12)을 패터닝하여 반도체 소자 분리 영역을 정의하기 위한 패턴을 형성한다. 그리고, 드러난 실리콘웨이퍼(11)를 일정 깊이로 건식 식각하여 얕은 트랜치를 형성한다. 이후, 질화막(13)을 마스크로 1E13 cm-2∼ 1E15 cm-2의 양으로 질소(N)를 트랜치 내벽의 실리콘웨이퍼 계면에 이온 주입하여 도핑(doping)한다. 이때, 질소 이온 주입 에너지는 5KeV ∼ 10KeV로 하며, 이온 주입을 위한 틸트(tilt)각은 7。 ∼ 25。로 하여 2회 이상의 로테이션(rotation)을 하여 실시하는 것이 바람직하다.
그 다음, 도 2b에 도시한 바와 같이, 얕은 트랜치의 절연 특성을 향상시키기 위하여 1100℃ 이상의 온도로 100 ∼ 200초 정도의 고온, 단시간의 급속 열산화(RTO ; rapid thermal oxidation) 공정으로 실리콘웨이퍼(11)를 열산화하여 트랜치 내벽에 라이너 산화막(14)을 형성한다. 이때, 트랜치의 측벽 및 하부면 영역보다도 트랜치 측벽 에지 코너 영역이 공급되는 산소 가스와 접촉되는 표면적이 크므로 트랜치 내벽의 실리콘웨이퍼로 침입하는 산소량이 많다. 그러므로, 트랜치 측벽 에지 코너에서 급속 열산화에 의한 산화막의 성장률이 증가하여 트랜치 측벽 에지 코너의 라운딩이 자연적으로 이루어진다. 또한, 급속 열산화 공정에 의해 라이너 산화막을 형성시, 이전 공정에서 이온 주입되어 도핑된 질소에 의해 라이너 산화막과 실리콘웨이퍼의 계면에 열 산화막인 라이너 산화막보다 결합력이 센 질화 산화막(SiOxNy)이 형성되며, 질화 산화막은 후속 공정에서 반도체 기판에 고농도로 도핑되는 소스/드레인 영역으로부터의 불순물 확산을 종래의 열 산화막인 라이너 산화막보다 우수한 특성으로 억제한다
그 다음, 도 2c에 도시한 바와 같이, 실리콘웨이퍼 전면에 화학 기상 증착법으로 산화막(15)을 두껍게 증착하여 트랜치 내부가 완전히 산화막(15)으로 매입되도록 한다. 그리고, 포토리소그래피 공정에 의해 트랜치 영역에만 산화막이 남도록 패터닝한 후, 화학 기계적 연마 공정에 의해 질화막(13)을 연마 정지막으로 하여 산화막(15)을 평탄화한다.
그 다음, 도 2d에 도시한 바와 같이, 질화막과 패드 산화막을 제거하고, 실리콘웨이퍼를 세정하여 반도체 소자 분리를 위한 얕은 트랜치를 완성한다. 이후, 실리콘웨이퍼를 열산화하여 얕은 트랜치에 격리된 반도체 소자 영역에 게이트 산화막(16)을 형성하고, 게이트 전극, 소스/드레인 영역 형성 등의 반도체 소자 제조 공정을 실시한다. 이때, 도 2d의 17부분에서와 같이, 급속 열산화 공정에 의한 라이너 산화막의 형성시 트랜치 측벽 에지의 코너 라운딩이 되어 있으므로, 게이트 산화막을 성장시 트랜치 측벽 에지 코너 부위에서도 다른 부위와 동일한 두께의 게이트 산화막이 성장되므로 반도체 소자의 동작시 전계 집중에 의한 게이트 산화막의 열화를 방지할 수 있고, 반도체 소자의 전기적 특성을 개선한다.
이와 같이 본 발명은 얕은 트랜치 내벽에 질소를 이온 주입으로 도핑한 후, 고온, 단시간의 급속 열산화 공정에 의해 트랜치 내벽에 라이너 산화막을 형성함으로써, 종래 고온, 장시간의 열산화 공정에 의해 얻기 어려웠던 얕은 트랜치 측벽 에지의 완벽한 코너 라운딩을 이룰 수 있어 트랜치 측벽 에지의 전계 집중에 따른 게이트 산화막의 열화를 방지할 수 있고, 질소 이온 주입에 따른 라이너 산화막과 실리콘웨이퍼 계면에 열산화막보다 결합력이 우수한 질화 산화막을 형성하여 반도체 소자의 소스/드레인 영역으로부터의 불순물 확산을 방지할 수 있어 얕은 트랜치의 소자 격리 특성을 향상시킨다. 따라서, 반도체 소자의 래치업 특성 및 소자의 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. 실리콘웨이퍼 상부에 패드 산화막과 질화막을 연속하여 형성하고, 포토리소그래피 공정에 의해 소자 분리 영역을 정의하기 위한 패턴을 형성한 다음, 드러난 실리콘웨이퍼를 일정 깊이로 식각하여 얕은 트랜치를 형성하는 단계와;
    상기 실리콘웨이퍼를 열산화하여 상기 얕은 트랜치의 내벽에 라이너 산화막을 형성하는 단계와;
    상기 실리콘웨이퍼 전면에 화학 기상 증착법으로 산화막을 두껍게 증착하여 상기 얕은 트랜치를 산화막으로 매입하는 단계와;
    상기 산화막을 화학 기계적 연마 공정에 의해 산화막 상부가 상기 질화막 상부와 같아지도록 평탄화한 후, 상기 질화막과 패드 산화막을 제거하는 단계를 포함하는 반도체 소자 분리를 위한 얕은 트랜치 제조 방법에 있어서,
    상기 얕은 트랜치의 내벽에 질소를 이온 주입한 다음, 급속 열산화 공정에 의해 상기 라이너 산화막을 형성하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트랜치 제조 방법.
  2. 제 1 항에 있어서, 상기 질소 이온 주입을 위한 이온 주입량은 1E13 cm-2내지 1E15 cm-2로 하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트랜치 제조 방법.
  3. 제 2 항에 있어서, 상기 질소 이온의 주입은 5KeV 내지 10KeV의 에너지로, 7。 내지 25。의 틸트각으로 2회 이상의 로테이션을 실시하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트랜치 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 급속 열산화 공정은 1100℃ 이상의 온도에서 100초 내지 200초로 실시하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트랜치 제조 방법.
KR1019980045702A 1998-10-29 1998-10-29 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 KR100274978B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045702A KR100274978B1 (ko) 1998-10-29 1998-10-29 반도체 소자 분리를 위한 얕은 트랜치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045702A KR100274978B1 (ko) 1998-10-29 1998-10-29 반도체 소자 분리를 위한 얕은 트랜치 제조 방법

Publications (2)

Publication Number Publication Date
KR20000027704A true KR20000027704A (ko) 2000-05-15
KR100274978B1 KR100274978B1 (ko) 2000-12-15

Family

ID=19556040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045702A KR100274978B1 (ko) 1998-10-29 1998-10-29 반도체 소자 분리를 위한 얕은 트랜치 제조 방법

Country Status (1)

Country Link
KR (1) KR100274978B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376875B1 (ko) * 2000-06-30 2003-03-19 주식회사 하이닉스반도체 반도체 장치의 소자 분리막 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419872B1 (ko) * 2001-09-13 2004-02-25 주식회사 하이닉스반도체 반도체소자 격리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376875B1 (ko) * 2000-06-30 2003-03-19 주식회사 하이닉스반도체 반도체 장치의 소자 분리막 형성방법

Also Published As

Publication number Publication date
KR100274978B1 (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
US6001707A (en) Method for forming shallow trench isolation structure
US20080032483A1 (en) Trench isolation methods of semiconductor device
KR100363558B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
JP4363564B2 (ja) 半導体素子の素子分離膜形成方法
US6030882A (en) Method for manufacturing shallow trench isolation structure
KR19990055121A (ko) 반도체 소자 제조 방법
KR100379336B1 (ko) 반도체 소자의 분리영역 제조방법
US6503802B2 (en) Method of fabricating isolation structure for semiconductor device
KR100271399B1 (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
KR100274978B1 (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
KR20000027703A (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
KR100355870B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US7259053B2 (en) Methods for forming a device isolation structure in a semiconductor device
KR100540340B1 (ko) 반도체 소자의 제조 방법
KR20010051124A (ko) 반도체 장치 및 그 제조 방법
KR100673224B1 (ko) 플래시 메모리 소자의 제조 방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR100430681B1 (ko) 반도체소자의 소자분리막 형성방법
KR100546722B1 (ko) 반도체 소자 제조 방법
KR20010061041A (ko) 반도체소자의 소자분리막 형성방법
KR100710191B1 (ko) 반도체 소자의 제조 방법
KR20000045299A (ko) 반도체 소자의 제조방법
KR100481909B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR20010002305A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR19990074005A (ko) 웰 영역으로부터의 불순물 확산을 방지하는 트렌치 소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee