KR20000022056A - Soi-트랜지스터를 이용하는 soi-트랜지스터 회로와그 제조 방법 - Google Patents

Soi-트랜지스터를 이용하는 soi-트랜지스터 회로와그 제조 방법 Download PDF

Info

Publication number
KR20000022056A
KR20000022056A KR1019980710459A KR19980710459A KR20000022056A KR 20000022056 A KR20000022056 A KR 20000022056A KR 1019980710459 A KR1019980710459 A KR 1019980710459A KR 19980710459 A KR19980710459 A KR 19980710459A KR 20000022056 A KR20000022056 A KR 20000022056A
Authority
KR
South Korea
Prior art keywords
source
insulator
transistor
semiconductor
gate
Prior art date
Application number
KR1019980710459A
Other languages
English (en)
Other versions
KR100487255B1 (ko
Inventor
컬크 디. 프롤
Original Assignee
로데릭 더블류 루이스
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로데릭 더블류 루이스, 마이크론 테크놀로지, 인크. filed Critical 로데릭 더블류 루이스
Priority to KR10-1998-0710459A priority Critical patent/KR100487255B1/ko
Publication of KR20000022056A publication Critical patent/KR20000022056A/ko
Application granted granted Critical
Publication of KR100487255B1 publication Critical patent/KR100487255B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor), 메모리 회로와 어레이, 다른 DRAM 회로와 어레이, 트랜지스터 게이트 어레이(transistor gate array), 그리고 상기 구성을 제조하는 방법 등과 관련이 있는 몇몇의 특징을, 본 발명은 포함한다.
하나의 특징에 있어서, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor)는, (a) 절연체 레이어(insulator layer), (b) 절연체 레이어 상(上)에 있는 반도체 물질 레이어(semiconductor material layer), (c) 반도체 물질 레이어 내(內)에서 공급되는 트랜지스터 게이트(transistor gate), 그리고 (d) 트랜지스터 게이트에 대하여 작동이 가능할 정도로 가깝게 반도체 물질 레이어 내(內)에서 공급되는 외부에서 올려지는 소스/드레인 확산 영역(outer elevation source/drain region)과 내부에서 올려지는 확산 영역(inner elevation source/drain region) 등을 포함한다.
또 하나의 특징에 있어서, DRAM 회로는 순서에 의한 접근을 필요로 하지 아니하는 다수의 메모리 셀(memory cell)로 이루어지는데, 다수의 메모리 셀에서 적어도 일부분은 단 하나의 비트 라인 접점을 위한 두 개 이상의 메모리 셀을 가진다.
덧붙여지는 또 하나의 특징에 있어서, 메모리 셀의 DRAM 어레이는 다수의 워드라인(wordline), 소스 영역, 드레인 영역, 드레인 영역과의 전기 연결에서 비트 라인(bit line), 그리고 소스 영역과의 전기 연결에서 기억 커패시터(storage capacitor) 등을 포함하며 ; 워드 라인 중(中)에서 하나의 아래에서, 서로 다른 메모리 셀의 두 개 이상의 드레인 영역은 서로 연결되어 있다.
덧붙여지는 또 하나의 특징에 있어서, DRAM 어레이는 단 하나의 비트 라인 접점에 대하여 두 개 이상의 메모리 셀을 가지고, 여러 개가 있는 개개의 메모리 셀은 2f x (2f + f/N) 과 같거나 그 보다 작은 표면 영역을 차지하는데, 여기서 "f" 는 에레이를 제조함에 있어서 최소 사진 석판 특징 크기(minimum photo-lithographic feature dimension)이며, "N" 은 부분 내(內)에서 단 하나의 비트 라인 접점 당(當) 메모리 셀의 수(數)이다.

Description

ＳＯＩ-트랜지스터를 이용하는 ＳＯＩ-트랜지스터 회로와 그 제조 방법
전계 효과 트랜지스터(field-effect transistor)는 일반적으로 확산 영역의 쌍(雙)으로 이루어지는데, 일반적으로 반도체 서브스트레이트(semiconductor substrate) 내(內)에서 일정한 간격을 유지하는 소스(source)와 드레인(drain)으로써 불린다. 확산 영역 사이에서 전류를 흐르게 하는 전기장을 나누는, 확산 영역 사이에서 분리 영역(separation region)에 근접하게 공급되는 게이트(gate)를, 전계 효과 트랜지스터는 포함한다. 확산 영역 사이의 게이트에 근접한 서브스트레이트 영역은 채널(channel)로써 불린다.
일반적으로, 반도체 서브스트레이트(semiconductor substrate)는 낮은 전도도의 도펀트 불순물 농도를 가지는 벌크 단결정 실리콘 서브스트레이트(bulk monocrystalline silicon substrate)로 이루어진다. 일반적으로, 확산 영역은 정반대 타입의 불순물을 증가시키는 전도도를 가진 상당한 정도로 높은 도펀트 농도를 가진다. 대신(代身)에, 서브스트레이트는 밑에 있는 절연체 레이어(insulator layer)의 위에 있는 낮게 도핑(doping)된 반도체 물질의 얇은 레이어의 형(型)으로 공급될 수 있다. 통상적으로, 상기 서브스트레이트(substrate)는 절연체 상(上)에 있는 반도체(SOI, semiconductor-on-insulator) 구성으로 불린다. SOI 구성의 확산 영역은 얇은 실리콘 레이어를 관통하여 완전하게 뻗을 수 있는데, 확산 영역은 통상적으로 완전하게(fully) 고갈된 SOI 구성으로써 불린다. 대신(代身)에, 얇은 실리콘 레이어의 두께로 부분적으로만, 또는 이와 같은 레이어의 두께를 관통하여 확산 영역은 뻗을 수 있는데, 확산 영역은 통상적으로 부분적으로(partially) 고갈된 SOI 구성으로써 불린다. 그렇지만, 실질적으로 수평으로 방향을 잡는 트랜지스터의 확산 영역 사이에서 게이팅(gating)을 공급하도록, 전도성이 있는 게이트(conductive gate)는 SOI 레이어 상(上)이나 그렇지 않으면 SOI 레이어 하(下)에서 위치된다.
전계 효과 트랜지스터는 집적 회로에서 이용되는 전자 장치나 전자 요소 등에서 하나의 통상적인 형(型)으로 구성된다. 대개, 높은 밀도의 집적 회로는 반도체 웨이퍼에서 제조된다. 제조가 완성된 후(後)에, 웨이퍼는 각각의 칩을 형성하는 웨이퍼에서 마지막으로 잘리는, 다수의 동일한 불연속 다이 영역(die area)으로 이루어진다. 작동 가능을 위하여 다이 영역(die area)이나 절단 다이(cut die)를 검사하는데, 우수한 다이(die)는 최종 생성물이나 시스템에서 이용되는 캡슐 패키지(encapsulation package)로 조립된다.
한 가지 타입의 집적 회로는 메모리를 포함한다. 반도체 메모리(semiconductor memory)의 기본 유닛은 메모리 셀(memory cell)이다. 메모리 셀은 단일 비트의 정보를 기억할 수 있는데, 반도체 서브스트레이트나 웨이퍼의 면적 당(當) 점점 많아지는 셀(cell)을 가능하게 할 목적으로, 메모리 셀은 계속해서 크기에서 작아져 왔다. 상기(上記)에 의하여, 집적 메모리 회로(integrated memory circuitry)는 보다 더 집적되고, 작동에 있어서 보다 더 빨라진다.
예(例)가 되는 반도체 메모리는 ROMs, RAMs, PROMs, EPROMs, EEPROMs 등을 포함한다. 어떤 반도체 메모리는 집적성과 속도에 있어서 경제성을 강조한다. 다른 반도체 메모리는 번쩍이듯 빠른 작동에 초점을 맞춘다. 어떤 반도체 메모리는 데이터를 불명확하게 기억하면서, 다른 반도체 메모리는 매(每) 초(秒)마다 수백 번 데이터를 리프레시(refresh)해야만 할 정도로 일시적이다. 가장 작은 메모리 셀 중(中)에서 하나는 단 하나의 트랜지스터와 DRAM(dynamic random access memory)의 단 하나의 커패시터 등으로 이루어진다.
본 발명은 일반적으로 절연체 상(上)에 있는 반도체(SOI) 트랜지스터( semiconductor-on-insulator transistor), DRAM, 및 절연체 상(上)에 있는 반도체(SOI) 트랜지스터를 이용하는 다른 회로, 그리고 SOI 트랜지스터를 형성하는 방법, 및 SOI 트랜지스터를 이용하는 메모리 회로를 형성하는 방법 등에 관한 것이다.
본 발명의 선호되는 실시예는 다음의 부속된 도면에 관하여 하기(下記)에서 기술(記述)되어있다.
도 1 은, 본 발명에 따라서 하나의 처리 단계에서 반도체 웨이퍼 조각의 분할 단면도를 보여준다 ;
도 2 는, 도 1 에 의하여 보여지는 단계에 이어서 일어나는 처리 단계에서 도 1 웨이퍼 조각의 그림이다 ;
도 3 는, 도 2 의 정상(頂上)에서 본 그림이다 ;
도 4 는, 도 2 에 의하여 기술(記述)된 단계에 이어서 일어나는 처리 단계에서 도 1 웨이퍼 조각의 단면도이다 ;
도 5 는, 도 4 에 의하여 기술(記述)된 단계에 이어서 일어나는 처리 단계에서 도 1 웨이퍼 조각의 단면도이다 ;
도 6 는, 도 5 에 의하여 기술(記述)된 단계에 이어서 일어나는 처리 단계에서 도 1 웨이퍼 조각의 단면도이다 ;
도 7 은, 도 6 의 정상(頂上)에서 본 그림이다 ;
도 8 은, 도 6 에 의하여 기술(記述)된 단계에 이어서 일어나는 처리 단계에서 도 1 웨이퍼 조각의 단면도이다 ;
도 9 은, 도 8 의 정상(頂上)에서 본 그림이다 ;
도 10 은, 도 8 에 의하여 기술(記述)된 단계에 이어서 일어나는 처리 단계에서 도 1 웨이퍼 조각의 단면도이다 ;
도 11 은, 도 10 에 의하여 기술(記述)된 단계에 이어서 일어나는 처리 단계에서 도 1 웨이퍼 조각의 단면도이다 ;
도 12 는, 도 11 의 정상(頂上)에서 본 그림이다 ;
도 13 은, 본 발명에 따라서 변이형(變異型)의 웨이퍼 조각의 정상(頂上)에서 본 그림이다 ;
도 14 은, 도 13 의 선(線) 14-14 를 관통하여 얻어지는 도 13 웨이퍼 조각의 단면도이다 ;
도 15 은, 도 13 의 선(線) 15-15 를 관통하여 얻어지는 도 13 웨이퍼 조각의 단면도이다 ;
도 16 은, 본 발명에 따라서 또 하나의 다른 변이형(變異型) 반도체 웨이퍼 조각의 단면도이다 ; 그리고
도 17 은, 도 16 의 정상(頂上)에서 본 그림이다.
*참조 번호 설명
12 : 벌크 단결정 실리콘 서브스트레이트
(bulk mono-crystalline silicon substrate)
14 : 절연층(insulating layer), 산화물 레이어(oxide layer)
16 : 반도체 물질 레이어(semiconductor material layer)
절연체 상(上)에 있는 반도체 레이어(semiconductor-on-insulator layer)
22 : 보호-용(用) 에칭 말단 레이어(protective and etch stop layer)
30 : 트랜지스터 게이트 라인(transistor gate line)
35 : 제 1 내부에서 올려지는 소스/드레인 확산 영역
(first inner elevation source/drain diffusion region)
38 : 제 2 외부에서 올려지는 소스/드레인 확산 영역
(second outer elevation source/drain diffusion region)
39 : 전계 효과 트랜지스터 채널 영역
(field effect transistor channel region)
43 : 절연(絶緣)-용(用) 유전체 레이어(insulating dielectric layer)
44 : 제 1 접점 구멍(first contact opening)
45 : 제 2 접점 구멍(second contact opening)
55 : 반도체 웨이퍼 조각(semiconductor wafer fragment)
56 : 벌크 단결정 실리콘 서브스트레이트
(bulk mono-crystalline substrate)
58 : 절연(絶緣)-용(用) 유전체 레이어(insulating dielectric layer)
60 : 절연체 상(上)에 있는 반도체 레이어
64 : 주입 영역(implant region), 공통 드레인 영역(common drain region)
65a, 65b, 65c : 게이트 라인(gate line)/워드 라인(wordline)
70a, 70b, 70c : 소스 영역(source region)
절연체 상(上)에 있는 반도체(SOI) 트랜지스터(semiconductor-on-insulator transistor), 메모리 회로와 어레이, 트랜지스터 게이트 어레이, 제조 방법 등과 관련이 있는 몇몇의 특징을, 본 발명의 포함한다. 그래도 하나의 특징에 있어서,
절연체 레이어 ;
절연체 레이어의 위에 있는 반도체 물질 레이어 ;
반도체 물질 레이어 내(內)에서 공급되는 트랜지스터 게이트 ; 그리고
외부에서 올려지는 소스/드레인 확산 영역, 그리고 트랜지스터 게이트에 대하여 작동 가능할 정도로 아주 근접하여 반도체 물질 레이어 내(內)에서 공급되는 내부에서 올려지는 확산 영역 등을, 절연체 상(上)에 있는 반도체(SOI) 트랜지스터(semiconductor-on-insulator transistor)는 포함한다.
또 하나의 특징에 있어서, 메모리 회로(memory circuitry)는 차례대로 접근을 필요로 하지 않는 다수의 메모리 셀로 이루어지는데, 다수의 메모리 셀의 적어도 일부분은 단 하나의 비트 라인 접점(single bit line contact)을 위한 두 개 이상의 메모리 셀을 가진다.
덧붙여지는 또 하나의 특징에 있어서, 메모리 셀의 DRAM 어레이는 다수의 워드라인(wordline), 소스 영역, 드레인 영역, 드레인 영역과의 전기 연결에서 비트 라인(bit line), 그리고 소스 영역과의 전기 연결에서 기억 커패시터(storage capacitor) 등을 포함하며 ; 워드 라인 중(中)에서 하나의 밑에서, 서로 다른 메모리 셀의 두 개 이상의 드레인 영역은 서로 연결되어 있다.
본 발명의 상기 특징과 다른 특징 등은, 도 1 내지 도 12 의 제 1 실시예 웨이퍼 조각(10)(wafer fragment)에 관하여 초기에 진행되는 다음의 논의에서 그 진가(眞價)를 알 것이다. 웨이퍼 조각(10)은 벌크 단결정 실리콘 서브스트레이트(12)(bulk mono-crystalline silicon substrate)를 포함하는데, 이와 같은 서브스트레이트(12)는 그 상(上)에서 공급되는 절연층(14)(insulating layer)(즉, 실리콘 2 산화물)을 가진다. 절연층(14)에 대하여 예(例)가 되는 두께는 2000 Angstroms 내지 5000 Angstroms 이다. 반도체 물질 레이어(16)는 절연층 상(上)에서 공급된다. 반도체 물질의 레이어(16)에 대한 예(例)가 되는 두께는 3000 Angstroms 내지 8000 Angstroms 이다. 반도체 물질 레이어(16)는 단결정 실리콘을 포함하는 것이 일반화되어 있고 선호한다. 따라서, 산화물 레이어(14)(oxide layer)와 벌크 실리콘(12)(bulk silicon)은 서브스트레이트(substrate)를 형성하는데, 반도체 물질 레이어(16)를 서브스트레이트(substrate) 상(上)에서 침전시킨다. 계속되고 있는 논의의 목적을 위하여, 절연체 상(上)에 있는 반도체 레이어(16)(semiconductor-on-insulator layer)는 외부 표면(18)(outer surface)과 내부 표면(20)(inner surface) 등으로 이루어진다. SiO2인 것을 선호하는 보호-용(用) 에칭 말단 레이어(22)(protective and etch stop layer)는 절연체 상(上)에 있는 반도체 레이어(16)(semiconductor-on-insulator layer)의 밭쪽에서 공급된다. 예(例)가 되는 두께는 2000 Angstroms 내지 5000 Angstroms 인데, 예(例)가 되는 물질은 도핑(doping)이 아니된 SiO2이다.
도 2 와 도 3 등에 관하여, 트랜지스터 게이트 라인 구멍(24)(transistor gate line opening)은 형(型)-화(化)되고, 게이트 라인 구멍 측벽(25)(gate line opening sidewall)을 형성하면서 보호-용(用) 레이어(22)를 관통하여 그 내(內)에서 에칭(etching)된다. 기술(記述)된 실시예에 있어서, 게이트 라인 구멍(24)은 절연체 상(上)에 있는 반도체 레이어(16)(semiconductor-on-insulator layer)를 관통하여 완전하게 공급된다.
도 4 에 관하여, 게이트 라인 구멍 측벽(25)에 게이트 유전체 레이어(26)(gate dielectric layer)를, 열 산화(酸化) 작용에 의하여 또는 침전 처리에 의하여 공급되는 SiO2의 형(型)으로 공급하는 것을 선호한다. 그 다음에, 레이어(28)는 트랜지스터 게이트 구멍(24)의 남아있는 부분을 완전히 채우도록 설치된다.
도 5 에 관하여, 극단적으로 전기적으로 전도성이 있게 만들어진 가늘고 기다란 전도성이 있는 트랜지스터 게이트 라인(30)(transistor gate line)을 형성할 목적으로, 예를 들면, 화학-기계적인 연마(硏磨)(polishing)에 의하여 상기 레이어는 2 차원으로 에칭(etching)되거나, 또는 상기 레이어는 다시 역(逆)으로 에칭(etching)에 견디어낸다. 원래, 침전되는 것을 선호하는 레이어(28)는, 전도성이 있게 도핑(doping)된 다결정 실리콘(poly-silicon)이나 W, WSix등과 같은 다른 전도성이 있는 물질로 이루어짐으로써, 실질적으로 게이트 라인(30)(gate line)은 그 형성 즉시 전기적으로 전도성이 있다. 따라서, 반도체 물질 레이어(16) 내(內)에서 트랜지스터 게이트(30)를 공급하고, 상기 기술(記述)된 실시예에서 트랜지스터 게이트(30)(transistor gate)는 반도체 물질 레이어(16)를 관통하여 전체적으로 뻗어 있다. 계속되고 있는 논의의 목적으로 위하여, 가늘고 긴 전도성이 있는 게이트 라인(30)은 서로 마주보고 있는 측면(側面)(32, 33)(lateral side)을 가진다. 그러므로, 외부 표면(18)에서 내부 표면(20)까지에서 절연체 상(上)에 있는 반도체 레이어(16)로 트랜지스터 게이트(30)를 공급한다.
도 6 과 도 7 등에 관하여, 제 1 주입 마스크(34)(first implant mask)를 공급하는데, 그 다음에 절연체 상(上)에 있는 반도체 물질 레이어(16) 내(內)와 내부 표면(20)에서, 제 1 내부에서 올려지는 소스/드레인 확산 영역(35)(first inner elevation source/drain diffusion region)을 형성하도록 도핑(doping)된 n+ 의 전도성이 있는 타입의 이온 주입(ion implanting)에 웨이퍼(10)는 지배받는다.
도 8 과 도 9 등에 관하여, 제 2 포토레지스트 마스크(36)(second photoresist mask)를 웨이퍼 조각(10)에 관하여 공급하고, 그리고 절연체 상(上)에 있는 반도체 레이어(16)의 외부 표면(18)에서 n+ 타입 물질의 제 2 외부에서 올려지는 소스/드레인 확산 영역(38)(second outer elevation source/drain diffusion region)을 공급하도록 이온 주입을 실행하고, 제 1 내부에서 올려지는 확산 영역(35)에 대하여 일정한 거리를 이온 주입은 유지한다.
요구되어지는 두 개의 서로 다른 높이에서 상기 실시예에 따른 주입을 공급하도록 주입 분량(implant dose)과 주입 에너지(implant energy)를 선택할 수 있다는 진가(眞價)를, 당해 기술(技術) 종사 업자는 알 것이다. 전계 효과 트랜지스터 채널 영역(39)(field effect transistor channel region)은 외부 확산 영역(38)과 내부 확산 영역(35) 등의 사이에서 높이가 다르게 형성된다. 그러므로, 상기 실시예에 따른 소스/드레인 확산 영역(35, 38)을 채널 영역(39)과 게이트 라인(50)에 작동 가능할 정도로 근접하게 공급한다. 게이트 라인(30)으로의 적합한 전압의 적용에 있어서 채널 영역(39) 내(內)에서 전기장을 확립하는 것이 가능하도록, 트랜지스터 게이트 라인(30)은 절연체 상(上)에 있는 반도체 레이어(16) 내(內)에, 이러한 레이어(16)의 채널 영역(39)에 근접하게 효과적으로 작동하게 설치된다. 따라서, 게이트 라인(30)으로의 전압 적용에 있어서 전기장을 확립하는 것이 가능하도록 소스/드레인 확산 영역의 양쪽을 따라서 높이에서 뻗어 있는 선호되는 실시예에서 뿐 아니라, 게이트 라인(30)은 높이에서 어떤 일정한 간격을 유지하는 소스/드레인 확산 영역(35, 38) 사이에서 설치될 수 있다. 대신(代身)에, 소스/드레인 확산 영역 양쪽에서나 어느 하나의 부분만을 따라서 높이에서 뻗도록 게이트 라인을 제조할 수 있다.
주(主) 확산 영역 내(內)에서 게이트 라인으로의 전압 적용에 의하여 확립된 전기장은, 소스/드레인 확산 영역(35, 38)에서 원래의 높은 도핑(즉, 1020- 1021ions/㎤) 때문에 회로 작용에서 역(逆) 효과를 예상하지 못 한다.
도 10 에 관하여, 마스킹(masking)이 없는 부분(41)(unmasked portion)을 남겨두면서 또 하나의 마스킹 레이어(40)(masking layer)를 침전시키는데, 마스킹(masking)이 없는 부분을 관통하여 절연체 상(上)에 있는 반도체 레이어(16)로 이온 주입이 실행된다. 이온 주입(ion implanting)은 절연체 상(上)에 있는 반도체 레이어(16)를 관통하여 내부 확산 영역(35)으로 n+ 의 전기적으로 전도성이 있는 플러그 접점(42)(plug contact)을 형성한다.
도 11 과 도 12 등에 관하여, 절연(絶緣)-용(用) 유전체 레이어(43)(insulating dielectric layer)는 에칭 말단 레이어(22)(etch stop layer)의 밭쪽에서 공급된다. 상기 절연(絶緣)-용(用) 유전체 레이어(43)(insulating dielectric layer)는 보로포스포실리케이트 글래스(borophosphosilicate glass, BPSG)를 포함하는 것을 선호한다. BPSG 레이어(43)와 에칭 말단 레이어(22)(etching stop layer) 등을 관통하여 전도성이 있는 플러그(42)(conductive plug)까지, 제 1 접점 구멍(44)(first contact opening)을 에칭하고, 결과로써 전도성이 있는 물질로 채워지는데, 이에 의하여 제 1 접점 구멍(44)은 내부나 제 1 확산 영역(35)은 효과가 있게 전기적으로 맞물린다. 제 2 접점 구멍(45)(second contact opening)은, BPSG 레이어(43)와 에칭 말단 레이어(22)에 대하여, 그리고 이러한 레이어를 관통하여 제 2 소스/드레인 확산 영역(38)까지 전도성이 있는 물질로 에칭되거나 채워진다. 그러므로, 상기에서 기술(記述)된 실시예에 있어서, 제 1 접점(44)과 제 2 접점(45) 등은 게이트 라인(30)에서 하나의 측면(側面)(측면(側面) 32)에 놓이고, 게이트 라인(30)의 가늘고 긴 성질에 관하여 실질적으로 직각으로 뻗어 있는 평면(11-11)에 놓인다(도 12). 도 13 내지 도 15 등은, 변이형(變異型) 웨이퍼 조각(10a)을 설명한다. 기술(記述)된 제 1 실시예에서와 동일 번호를 이용하는데, 변이형(變異型) 웨이퍼 조각에 있어서 접미사 "a" 에 의하여 표시되는 차이로써 또는 서로 다른 번호로써 이용되는 것이 적합하다. 여기서, 제 1 전기 접점(44a)과 제 2 전기 접점(45a) 등은, 게이트 라인(30)에 대하여 실질적으로 평행으로 뻗어 있는 평면(50)에서 게이트 라인(30)의 측면(側面)(32)에 놓인다(도 13).
DRAM 회로와 같은, 본 발명에 따른 메모리 회로(memory circuitry)는 도 16 과 도 17 등에 관하여 다음에서 기술(記述)된다. 벌크 단결정 실리콘 서브스트레이트(56)(bulk mono-crystalline substrate)가 있고, 그리고 절연(絶緣)-용(用) 산화물 레이어(58)(insulating oxide layer)의 위에 있는 반도체 웨이퍼 조각(55)(semiconductor wafer fragment)을 보여주고 있다. 절연체 상(上)에 있는 반도체 레이어(60)를 산화물 레이어(58)의 밭쪽에서 공급되고, 절연체 상(上)에 있는 반도체 레이어(60)는 예(例)와 같이 외부 부분(61)과 내부 부분(60) 등을 포함한다. 두 개 이상까지나 선호하기는 더 많은 공통의 드레인 영역을 포함하는 주입 영역(64)(implant region)을 형성하도록, 메모리 셀(memory cell)을 형성하도록, n+ 의 전도도를 증가시키는 분순물(impurity)은 레이어(60) 내부 부분(62)으로 주입되는 이온(ion)이다.
상기에서 기술(記述)되는 제 1 실시예의 특징에 따라서, 일련(一連)의 가늘고 긴 그리고 전기적으로 전도성이 있는 게이트 라인(gate line)/워드 라인(wordline)(65a, 65b, 65c 등)은, 절연체 상(上)에 있는 반도체 레이어(60) 내(內)에서 궁극적으로 공급된다. 홈통(trough)이나 구멍(opening)에서 게이트 라인(gate line)/워드라인(wordline)을 형성하는데, 절연체 상(上)에 있는 반도체 레이어(60)의 공통 드레인 영역(64)(common drain region)을 뚫고 베어버리지 않도록, 일반적으로 시간이 정해진 에칭(etching)을 이용하면서 절연체 상(上)에 있는 반도체 레이어(60)로 홈통(trough)이나 구멍(opening)은 부분적으로 에칭(etching)된다. 그 다음에, 게이트 유전체 레이어(66)를 워드라인 구멍(wordline opening) 내(內)에서 공급된다. 결과로써, 워드라인 홈통의 남아있는 부분을 채우도록, 워드라인 구멍은 전도성이 있는 물질(65)로 채워진다. 그 다음에, 절연체 상(上)에 있는 반도체 레이어(60)의 최대로 밭쪽에 있는 표면에 대하여 홈(recess)을 공급하도록, 시간이 정해진 에칭(etching)은 물질(65)에서 실행된다. 결과로써, 예(例)로써 보여진 전도성이 있는 부분(65) 상(上)에서 전기적으로 절연(絶緣)되어 있는 캡(68)(electrically insulative cap)을 공급하도록, 홈(recess)은 전기적으로 절연(絶緣)된 물질로 채운다.
결과적으로, 예(例)로써 보여진 소스 영역(70a, 70b, 70c 등)(source region)을 형성하도록, 절연체 상(上)에 있는 반도체 레이어(60)의 외부 부분(61)으로 n+ 의 전도도를 증가시키는 불순물을 이용하면서, 적합한 마스킹(masking)과 이온 주입(ion implantation)을 실행한다. 절연체 상(上)에 있는 반도체 레이어(60)의 영역(71)은 소스(70)와 드레인(64) 사이에 놓이고, 개개의 전계 효과 트랜지스터의 채널 영역을 구성하는데, 개개의 전계 효과 트랜지스터는 그와 관련이 있는 워드라인(65)(wordline)에 의하여 게이트(gate)-화(化)된다.
두 개의 절연(絶緣)된 유전체 레이어(72, 74)(insulating dielectric layer) 등은, 절연체 상(上)에 있는 반도체 레이어(60)의 밭쪽에 공급된다. 절연체 상(上)에 있는 반도체 레이어(60)의 밭쪽에서 보여지는 것처럼, 커패시터 구성(76a, 76b, 76c 등)은 절연(絶緣)된 유전체 레이어(72)에 대하여 공급된다. 상기 커패시터는 기억 노드(77)(storage node)와 커패시터 유전체 레이어(78)(capacitor dielectric layer) 등을 각각 포함한다. 공통의 커패시터 셀 플레이트 노드(80)(common capacitor cell plate node)는 커패시터 유전체 레이어의 밭쪽에서 공급되고, 어레이(array)를 관통하여 모든 커패시터와 공통적으로 연결된다. 따라서, 각각의 기억 커패시터(76)(storage capacitor)는 각각의 소스 영역(70)과 관련이 있는 전계 효과 트랜지스터의 소스 영역(70) 중(中)에서 하나와 전기적으로 접촉하는데, 각각의 그렇게 결합된 커패시터와 전계 효과 트랜지스터는 DRAM 어레이의 단 하나의 메모리 셀을 구성한다.
공통 드레인 영역(64)에 전기 접점을 공급할 목적으로, 전도성이 있는 주입관과 플러그(79)(conductive implant and plug)를 절연체 상(上)에 있는 반도체 레이어(60) 내(內)에 공급한다. 전도성이 있는 플러그(82)를 절연(絶緣)된 유전체 레이어(72, 74) 내(內)에 공급하고, 이것에 의해 옴(ohm)으로써 드레인 플러그(79)에 접촉한다. 일련(一連)의 비트 라인(84)(bit line)은 절연(絶緣)된 유전체 레이어(74)의 밭쪽에서 공급된다. 상기 비트 라인(84)은 워드 라인에 대하여 직각으로 뻗는데, 각각의 비트 라인은 옴(ohm)으로써 전도성이 있는 드레인 플러그(82/79)에 연결된다.
지금까지, 순서에 의한 접근을 필요로 하지 아니하는 워드 라인에 직각인 라인을 따라서 공급되는 메모리 셀을 가지는 종래 기술의 메모리 어레이(memory array)는, 단 하나의 비트 라인 접점을 공유하는 두 개 메모리 셀의 최대값을 가졌다. 하지만, 상기에서 기술(記述)된 선호되는 실시예에 있어서, 라인을 따르는 두 개 이상의 메모리 셀은 단 하나의 비트 라인 접점과 관련이 있다. 예(例)로써 보여지는 공통 드레인 주입(관)(64)은, 그와 관련이 있는 비트 라인(bit line)의 아래에서 실질적으로 평행으로 뻗어 있는 라인의 형(型)으로 만들어져 있다. 접촉과 관련이 있는 주어진 일련(一連)의 커패시터에 대하여 요구되어지는 접촉의 수(數)는, 각각 개개의 공통 드레인 라인 영역(64)과 관련이 있는 상대적인 저항에 의하여 제한될 수 있다. 약 1020ions/㎤ 의 영역(64)에 대한 전도도를 증가시키는 도펀트의 농도에 대하여, 여덟 개까지의 커패시터는 단 하나의 비트 라인 접촉(79/82)에 대한 라인을 따라서 관련이 있음을 예상할 수 있다. 따라서, 선호되는 실시예에 있어서, 4, 5, 6, 7, 8, 또는 그 이상의 메모리 셀은 단 하나의 비트 접점과 관련이 있을 수 있다. 상기 라인을 따라서 메모리 셀에 대한 순서적인 접근을 또한 요구하지 아니하는 메모리 셀을 허용하는 종래 기술에서 어떠한 메모리 어레이 구성(memory array construction)이 없다는 것을, 출원인/특허권 소유자는 알 것이다.
또한, 상기에서 기술(記述)된 선호되는 실시예는 DRAM 과 같은 메모리 회로의 선호하는 실시예 구성을 공급하는데, 이와 같은 메모리 회로는 절연체 상(上)에 있는 반도체 레이어 내(內)에서 실질적으로 수직으로 형성된 전계 효과 트랜지스터을 가지는 다수의 메모리 셀을 포함한다. 또한, 상기의 선호되는 실시예에 있어서, 다수의 상기 메모리 셀이 있는 커패시터는 절연체 상(上)에 있는 반도체 레이어의 밭쪽에서 공급된다.
덧붙여서 상기에서 기술(記述)된 선호되는 실시예에 따라서, 서로 연결된 메모리 셀의 드레인 영역을 가지는, 그리고 상기 메모리 셀 중(中)에서 하나의 메모리 셀에 있어서의 워드라인 중(中)에서 하나 이상의 워드라인의 아래에서 뻗어 있는 두 개 이상의 메모리 셀을, 메모리 어레이는 포함한다.
또 덧붙여서, 선호되는 실시예에 따라서, 메모리 셀의 메모리 어레이에서 새로움이 존재하는데, 어레이 내(內)의 다수의 워드라인은 절연체 상(上)에 있는 반도체 레이어 내(內)에서 이러한 레이어를 관통하여 형성된다. 또한, 상기에서 기술(記述)된 실시예에 따르는 메모리 셀은 DRAM 어레이의 제조를 가능하게 하면서, 각각의 메모리 셀은 6f2보다 작은 표면 영역을 차지하는데, 여기서 "f" 는 에레이를 제조함에 있어서 최소 사진 석판 특징 크기(minimum photolithographic feature dimension)이다. 일련의 워드라인에 직각으로 뻗어 있는 상기 셀의 라인을 따라서 순서적인 접근을 요구하지 아니하는 DRAM 메모리 셀에 있어서, 지금까지 6f2은 단 하나의 DRAM 메모리 셀에 대한 크기의 최소의 실제적인 더 낮은 제한으로 이해하여 왔다.
보다 더 특별하게, 상기에서 기술(記述)된 실시예는, 2f x (2f + f/N) 에 일치하거나 보다 더 작은 표면 영역을 각각 차지하는 어레이 부분 내(內)에서 각각 다수의 메모리 셀을 만드는 것이 가능한데, 여기서 "N" 은 특별한 부분이나 라인 내(內)에서 단 하나의 비트 라인 접점 당(當) 메모리 셀의 수(數)이다. 따라서, "f" 의 값이 보다 더 작아질수록, 그리고 "N" 의 값이 보다 더 커질수록, 주어지 DRAM 메모리 셀에 대하여 차지하는 영역이 더 낮아진다. 예를 들면, N = 8 일 때, 근사하는 각각의 메모리 셀 크기는 4.25f2으로 줄어든다.
DRAM 이나 다른 메모리 회로에 관계없이, 상기에서 기술(記述)된 예(例)는 트랜지스터 게이트 어레이의 준비를 또한 가능하게 할 수 있는데, 어레이의 게이트 라인은 절연체 상(上)에 있는 반도체 내(內)에서, 그리고 선호하기는 완전하게 이러한 반도체를 관통하여 공급되면서, 게이트 라인은 상기 레이어 내(內)에서 서로에 대하여 실질적으로 평행하게 뻗어 있다. 예(例)로써 주어진 DRAM 회로에서 상기에서 보여지는 것처럼, 예(例)로써 주어진 실시예에서의 게이트의 상기 어레이는 절연체 상(上)에 있는 반도체 레이어를 관통하여 모든 방향으로 뻗지는 아니한다.

Claims (79)

  1. 절연체 레이어(insulator layer) ;
    절연체 레이어의 위에 있는 반도체 물질 레이어(semiconductor material layer) ;
    반도체 물질 레이어에서 공급되는 두 개의 높이에서 어떤 일정한 간격을 유지하는 소스/드레인 확산 영역(two elevationally spaced source/drain diffusion region) ; 그리고
    반도체 물질 레이어에 근접하게, 그리고 높이에서 어떤 간격을 유지하는 소스/드레인 확산 영역 사이에서, 작동하도록 설치되는 트랜지스터 게이트(transistor gate) ; 등을 포함하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  2. 제 1 항에 있어서, 게이트로의 전압 적용으로 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 트랜지스터 게이트(transistor gate)는 소스/드레인 확산 영역 중(中)에서 하나의 적어도 일부 부분을 따라서 뻗어 있는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  3. 제 1 항에 있어서, 게이트로의 전압 적용으로 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 트랜지스터 게이트(transistor gate)는 소스/드레인 확산 영역 중(中)에서 양쪽의 적어도 일부 부분을 따라서 뻗어 있는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  4. 제 1 항에 있어서, 게이트로의 전압 적용으로 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 트랜지스터 게이트(transistor gate)는 소스/드레인 확산 영역 중(中)에서 적어도 하나의 모든 부분을 따라서 뻗어 있는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  5. 제 1 항에 있어서, 게이트로의 전압 적용으로 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 트랜지스터 게이트(transistor gate)는 소스/드레인 확산 영역 중(中)에서 양쪽의 모두를 따라서 뻗어 있는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor ).
  6. 제 1 항에 있어서, 트랜지스터 게이트(transistor gate)는 서로 마주보고 있는 측면(側面)을 가지는 가늘고 긴 전도성이 있는 라인의 형(型)으로 되어 있고, 트랜지스터 게이트(transistor gate)는 두 개의 확산 영역에 맞물려있는 분리된 제 1 과 제 2 의 전기 접점(electric contact)을 덧붙여서 포함하는데, 제 1 과 제 2 접점은 게이트 라인(gate line)의 측면(側面)에서 게이트 라인(gate line)에 실질적으로 평행하게 뻗어 있는 평면에 놓이는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  7. 제 1 항에 있어서, 트랜지스터 게이트(transistor gate)는 서로 마주보고 있는 측면(側面)을 가지는 가늘고 긴 전도성이 있는 라인의 형(型)으로 되어 있고, 트랜지스터 게이트(transistor gate)는 두 개의 확산 영역에 맞물려있는 분리된 제 1 과 제 2 의 전기 접점(electric contact)을 덧붙여서 포함하는데, 제 1 과 제 2 접점은 게이트 라인(gate line)에 실질적으로 직각으로 뻗어 있는 평면에 놓이는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  8. 절연체 레이어(insulator layer) ;
    절연체 레이어의 위에 있는 반도체 물질 레이어(semiconductor material layer) ;
    반도체 물질 레이어 내(內)에서 공급되는 트랜지스터 게이트(transitor gate) ; 그리고
    트랜지스터 게이트에 대하여 작동이 가능할 정도로 가깝게 반도체 물질 레이어 내(內)에서 공급되는 외부에서 올려지는 소스/드레인 확산 영역(outer elevation source/drain region)과 내부에서 올려지는 확산 영역(inner elevation source/drain region) ; 등을 포함하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  9. 제 8 항에 있어서, 트랜지스터 게이트는 반도체 물질 레이어를 완전히 관통하여 공급되는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  10. 제 8 항에 있어서, 게이트로의 전압 적용으로 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 트랜지스터 게이트(transistor gate)는 소스/드레인 확산 영역 중(中)에서 하나의 적어도 일부 부분을 따라서 뻗어 있는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  11. 제 8 항에 있어서, 게이트로의 전압 적용으로 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 트랜지스터 게이트(transistor gate)는 소스/드레인 확산 영역 중(中)에서 양쪽의 적어도 일부 부분을 따라서 뻗어 있는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  12. 제 8 항에 있어서, 게이트로의 전압 적용으로 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 트랜지스터 게이트(transistor gate)는 소스/드레인 확산 영역 중(中)에서 적어도 하나의 모든 부분을 따라서 뻗어 있는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  13. 제 8 항에 있어서, 게이트로의 전압 적용으로 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 트랜지스터 게이트(transistor gate)는 소스/드레인 확산 영역 중(中)에서 양쪽의 모두를 따라서 뻗어 있는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor ).
  14. 제 8 항에 있어서, 트랜지스터 게이트(transistor gate)는 서로 마주보고 있는 측면(側面)을 가지는 가늘고 긴 전도성이 있는 라인의 형(型)으로 되어 있고, 트랜지스터 게이트(transistor gate)는 두 개의 확산 영역에 맞물려있는 분리된 제 1 과 제 2 의 전기 접점(electric contact)을 덧붙여서 포함하는데, 제 1 과 제 2 접점은 게이트 라인(gate line)의 측면(側面)에서 게이트 라인(gate line)에 실질적으로 평행하게 뻗어 있는 평면에 놓이는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  15. 제 8 항에 있어서, 트랜지스터 게이트(transistor gate)는 서로 마주보고 있는 측면(側面)을 가지는 가늘고 긴 전도성이 있는 라인의 형(型)으로 되어 있고, 트랜지스터 게이트(transistor gate)는 두 개의 내부와 외부의 확산 영역에 맞물려있는 분리된 제 1 과 제 2 의 전기 접점(electric contact)을 덧붙여서 포함하는데, 제 1 과 제 2 접점은 게이트 라인(gate line)에 실질적으로 직각으로 뻗어 있는 평면에 놓이는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  16. 절연체 레이어(insulator layer) ;
    절연체 레이어의 위에 있는, 외부 표면과 내부 표면 등을 가지는 반도체 물질 레이어(semiconductor material layer) ;
    소스/드레인 확산 영역의 하나는 외부 표면에서 설치되는, 그리고 소스/드레인 확산 영역의 다른 하나는 내부 표면에서 설치되는, 반도체 물질 레이어 내(內)에서 공급되는 소스/드레인 확산 영역의 쌍(雙) ;
    반도체 물질 레이어에 가깝게 작동하도록 설치되는, 그리고 소스/드레인 확산 영역 사이에서 설치되는 트랜지스터 게이트(transistor gate) ; 등을 포함하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on- insulator transistor).
  17. 제 16 항에 있어서, 트랜지스터 게이트는 외부 표면에서 절연체 레이어의 위에 있는 반도체 내(內)까지, 절연체 레이어 위에 있는 반도체로 공급되는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  18. 제 16 항에 있어서, 트랜지스터 게이트는 외부 표면에서 내부 표면까지, 절연체 레이어 위에 있는 반도체를 관통하여 공급되는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  19. 절연체 레이어(insulator layer) ;
    절연체 레이어의 위에 있는 반도체 물질 레이어(semiconductor material layer) ;
    반도체 물질 레이어 내(內)에서 공급되는 트랜지스터 게이트(transitor gate) ;
    반도체 물질 레이어 내(內)에서 공급되는 소스 영역, 드레인 영역, 그리고 그 사이의 채널 영역 ; 그리고
    게이트로의 전압 적용으로 채널 영역 내(內)에서 전기장을 확립하는 것이 가능하도록, 채널 영역을 따라서 반도체 물질 레이어에 가깝게 작동하도록 설치되는 트랜지스터 게이트(transistor gate) ; 등을 포함하고,
    또한, 트랜지스터 게이트는 게이트로의 전압 적용으로 소스/드레인 영역에서 전기장을 확립하는 것이 가능하도록, 소스/드레인 확산 영역 중(中)에서 적어도 하나의 일부 부분을 따라서 뻗어 있는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  20. 제 19 항에 있어서, 트랜지스터 게이트(transistor gate)는 소스/드레인 확산 영역 중(中)에서 양쪽의 일부 부분을 따라서 뻗어 있는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  21. 제 19 항에 있어서, 트랜지스터 게이트(transistor gate)는 소스/드레인 확산 영역 중(中)에서 적어도 하나의 모든 부분을 따라서 뻗어 있는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  22. 제 19 항에 있어서, 트랜지스터 게이트(transistor gate)는 소스/드레인 확산 영역 중(中)에서 양쪽의 모두를 따라서 뻗어 있는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  23. 제 19 항에 있어서, 트랜지스터 게이트는 절연체 레이어 위에 있는 반도체를 관통하여 공급되는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  24. 절연체 레이어(insulator layer) ;
    절연체 레이어의 위에 있는 반도체 물질 레이어(semiconductor material layer) ;
    반도체 물질 레이어에서 공급되는 두 개의 일정한 간격을 유지하는 소스/드레인 확산 영역(source/drain diffusion region) ;
    반도체 물질 레이어에 작동이 가능할 정도로 가깝게, 그리고 두 개의 일정한 간격을 유지하는 소스/드레인 확산 영역 사이에서 설치되는 마주보고 있는 측면(側面)을 가지는 가늘고 긴 전도성이 있는 라인의 형(型)인 트랜지스터 게이트(transistor gate) ; 그리고
    두 개의 확산 영역에 맞물려있는, 게이트 라인의 하나의 측면(側面)에서 게이트 라인에 실질적으로 평행하게 뻗어 있는 평면에 놓인 분리된 제 1 과 제 2 의 전기 접점 ; 등을 포함하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor).
  25. 절연체 레이어(insulator layer) ;
    절연체 레이어의 위에 있는 반도체 물질 레이어(semiconductor material layer) ;
    반도체 물질 레이어에서 공급되는 두 개의 일정한 간격을 유지하는 소스/드레인 확산 영역(source/drain diffusion region) ;
    반도체 물질 레이어에 작동이 가능할 정도로 가깝게, 그리고 두 개의 일정한 간격을 유지하는 소스/드레인 확산 영역 사이에서 설치되는 마주보고 있는 측면(側面)을 가지는 가늘고 긴 전도성이 있는 라인의 형(型)인 트랜지스터 게이트(transistor gate) ; 그리고
    두 개의 확산 영역에 맞물려있는, 게이트 라인의 하나의 측면(側面)에서 게이트 라인에 실질적으로 직각으로 뻗어 있는 평면에 놓인 분리된 제 1 과 제 2 의 전기 접점 ; 등을 포함하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터(semiconductor-on-insulator transistor)
  26. 절연체 레이어(insulator layer) ;
    절연체 레이어의 위에 있는 반도체 물질 레이어(semiconductor material layer) ;
    반도체 물질 레이어에서 공급되는 두 개의 높이에서 어떤 일정한 간격을 유지하는 소스/드레인 확산 영역(two elevationally spaced source/drain diffusion region) ; 그리고
    반도체 물질 레이어에 근접하게, 그리고 높이에서 어떤 간격을 유지하는 소스/드레인 확산 영역 사이에서, 작동하도록 설치되는 워드라인 게이트(wordline gate) ; 등을 포함하는 절연체 상(上)에 있는 반도체로 이루어지는 전계 효과 트랜지스터(field effect transistor), 그리고
    소스/드레인 확산 영역 중(中)에서 하나와 전기적으로 접촉하고 있는 기억 커패시터(storage capacitor), 그리고 소스/드레인 확산 영역 중(中)에서 다른 하나와 전기적으로 접촉하고 있는 비트 라인(bit line) 등에 의하여 각각 특징이 이루어지는 다수의 메모리 셀(memory cell)을 포함하는 것을 특징으로 하는, 메모리 어레이(memory array).
  27. 제 26 항에 있어서, 게이트로의 전압 적용으로 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 워드라인 게이트(wordline gate)는 소스/드레인 확산 영역 중(中)에서 하나의 적어도 일부 부분을 따라서 뻗어 있는 것을 특징으로 하는, 메모리 어레이(memory array).
  28. 제 26 항에 있어서, 워드라인 게이트로의 전압 적용으로 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 워드라인 게이트(wordline gate)는 소스/드레인 확산 영역 중(中)에서 양쪽의 적어도 일부 부분을 따라서 뻗어 있는 것을 특징으로 하는, 메모리 어레이(memory array).
  29. 제 26 항에 있어서, 워드라인 게이트로의 전압 적용으로 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 워드라인 게이트(wordline gate)는 소스/드레인 확산 영역 중(中)에서 적어도 하나의 모든 부분을 따라서 뻗어 있는 것을 특징으로 하는, 메모리 어레이(memory array).
  30. 제 26 항에 있어서, 워드라인 게이트로의 전압 적용으로 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 워드라인 게이트(wordline gate)는 소스/드레인 확산 영역 중(中)에서 양쪽의 모두를 따라서 뻗어 있는 것을 특징으로 하는, 메모리 어레이(memory array).
  31. 순서에 의한 접근을 필요로 하지 아니하는 다수의 메모리 셀을 포함하고, 다수의 메모리 셀의 적어도 일부분은 단 하나의 비트 라인 접점(single bit line contact)을 위한 두 개 이상의 메모리 셀을 가지는 것을 특징으로 하는, 메모리 어레이(memory array).
  32. 제 31 항에 있어서, 다수 메모리 셀 부분의 트랜지스터는 절연체 상(上)에 있는 실리콘(silicon-on-insulator) 전계 효과 트랜지스터를 포함하는 것을 특징으로 하는, 메모리 회로(memory circuitry).
  33. 제 31 항에 있어서, 다수 메모리 셀 부분은 단 하나의 비트 접점을 위한 네 개 이상의 메모리 셀을 가지는 것을 특징으로 하는, 메모리 회로(memory circuitry).
  34. 제 31 항에 있어서, 다수 메모리 셀 부분은 단 하나의 비트 접점을 위한 다섯 개 이상의 메모리 셀을 가지는 것을 특징으로 하는, 메모리 회로(memory circuitry).
  35. 제 31 항에 있어서, 다수 메모리 셀 부분은 단 하나의 비트 접점을 위한 여섯 개 이상의 메모리 셀을 가지는 것을 특징으로 하는, 메모리 회로(memory circuitry).
  36. 제 31 항에 있어서, 다수 메모리 셀 부분은 단 하나의 비트 접점을 위한 일곱 개 이상의 메모리 셀을 가지는 것을 특징으로 하는, 메모리 회로(memory circuitry).
  37. 제 31 항에 있어서, 다수 메모리 셀 부분은 단 하나의 비트 접점을 위한 여덟 개 이상의 메모리 셀을 가지는 것을 특징으로 하는, 메모리 회로(memory circuitry).
  38. 절연체 상(上)에 있는 반도체 레이어 내(內)에서 실질적으로 직각으로 형성된 전계 효과 트랜지스터를 가지는 다수의 메모리 셀을 포함하는 것을 특징으로 하는, 메모리 회로(memory circuitry).
  39. 제 38 항에 있어서, 메모리 셀의 다수 커패시터는 절연체 상(上)에 있는 반도체 레이어의 밭쪽에서 놓이는 것을 특징으로 하는, 메모리 회로(memory circuitry).
  40. 메모리 셀(memory cell)의 메모리 어레이(memory array)는 다수의 워드라인(wordline), 소스 영역, 드레인 영역, 드레인 영역과의 전기 연결에서 비트 라인(bit line), 그리고 소스 영역과의 전기 연결에서 기억 커패시터(storage capacitor) 등을 포함하고 ; 워드 라인 중(中)에서 하나의 밑에서, 서로 다른 메모리 셀의 두 개 이상의 드레인 영역은 서로 연결되어 있는 것을 특징으로 하는, 메모리 어레이(memory array).
  41. 제 40 항에 있어서, 소스 영역과 드레인 영역 등은 절연체 상(上)에 있는 반도체 레이어 내(內)에서 공급되는 것을 특징으로 하는, 메모리 어레이(memory array).
  42. 제 40 항에 있어서, 소스 영역과 드레인 영역 등은 절연체 상(上)에 있는 반도체 레이어 내(內)에서 공급되고, 워드라인은 절연체 상(上)에 있는 반도체 레이어 내(內)에서 공급되는 것을 특징으로 하는, 메모리 어레이(memory array).
  43. 메모리 셀(memory cell)의 메모리 어레이(memory array)는 다수의 워드라인(wordline), 소스 영역, 드레인 영역, 드레인 영역과의 전기 연결에서 비트 라인(bit line), 그리고 소스 영역과의 전기 연결에서 기억 커패시터(storage capacitor) 등을 포함하고 ; 다수의 소스 영역과 드레인 영역 등은 절연체 상(上)에 있는 반도체 레이어 내(內)에서 형성되는데, 다수의 워드라인은 절연체 상(上)에 있는 반도체 레이어 내(內)에서 형성되는 것을 특징으로 하는, 메모리 어레이(memory array).
  44. 제 43 항에 있어서, 서로 다른 메모리 셀의 두 개 이상의 드레인 영역은 워드라인 중(中)에서 하나의 밑에서 서로 연결되는 것을 특징으로 하는, 메모리 어레이(memory array).
  45. 메모리 셀(memory cell)의 메모리 어레이(memory array)는 다수의 워드라인(wordline), 소스 영역, 드레인 영역, 드레인 영역과의 전기 연결에서 비트 라인(bit line), 그리고 소스 영역과의 전기 연결에서 기억 커패시터(storage capacitor) 등을 포함하고 ; 다수의 소스 영역과 드레인 영역 등은 절연체 상(上)에 있는 반도체 레이어 내(內)에서 형성되는데, 다수의 워드라인은 절연체 상(上)에 있는 반도체 레이어를 관통하여 형성되는 것을 특징으로 하는, 메모리 어레이(memory array).
  46. 제 45 항에 있어서, 서로 다른 메모리 셀의 두 개 이상의 드레인 영역은 워드라인 중(中)에서 하나의 밑에서 서로 연결되는 것을 특징으로 하는, 메모리 어레이(memory array).
  47. 메모리 셀(memory cell)의 메모리 어레이(memory array)는 다수의 워드라인(wordline), 소스 영역, 드레인 영역, 드레인 영역과의 전기 연결에서 비트 라인(bit line), 그리고 소스 영역과의 전기 연결에서 기억 커패시터(storage capacitor) 등을 포함하고 ; 다수의 소스 영역과 드레인 영역 등은 절연체 상(上)에 있는 반도체 레이어 내(內)에서 형성되는데, 다수의 기억 커패시터는 절연체 상(上)에 있는 반도체 레이어의 위에서 형성되는 것을 특징으로 하는, 메모리 어레이(memory array).
  48. 메모리 셀의 메모리 어레이는 서브스트레이트에 대하여 설치되고 순서에 의한 접근을 필요로 하지 아니하고, 다수의 각각의 메모리 셀은 6f2보다 작은 표면 영역을 차지하는데, 여기서 "f" 는 에레이를 제조함에 있어서 최소 사진 석판 특징 크기(minimum photolithographic feature dimension)인 것을 특징으로 하는, 메모리 어레이(memory array).
  49. 제 48 항에 있어서, 다수의 각각의 메모리 셀은 5f2과 같거나 그 보다 작은 표면 영역을 차지하는 것을 특징으로 하는, 메모리 어레이(memory array).
  50. 제 48 항에 있어서, 다수의 각각의 메모리 셀은 4.25f2과 같거나 그 보다 작은 표면 영역을 차지하는 것을 특징으로 하는, 메모리 어레이(memory array).
  51. 순서에 의한 메모리 접근을 필요로 하지 아니하는 메모리 셀의 어레이를 포함하는데, 어레이의 적어도 일부분은 단 하나의 비트 라인 접점을 위한 두 개 이상의 메모리 셀을 가지고, 부분 내(內)의 여러 개가 있는 개개의 메모리 셀은 2f x (2f + f/N) 과 같거나 그 보다 작은 표면 영역을 차지하는데, 여기서 "f" 는 에레이를 제조함에 있어서 최소 사진 석판 특징 크기(minimum photo-lithographic feature dimension)이며, "N" 은 부분 내(內)에서 단 하나의 비트 라인 접점 당(當) 메모리 셀의 수(數)인 것을 특징으로 하는, DRAM 회로.
  52. 제 51 항에 있어서, 다수의 각각의 메모리 셀은 5f2과 같거나 그 보다 작은 표면 영역을 각각 차지하는 것을 특징으로 하는, DRAM 어레이.
  53. 제 51 항에 있어서, 다수의 각각의 메모리 셀은 4.25f2과 같거나 그 보다 작은 표면 영역을 각각 차지하는 것을 특징으로 하는, DRAM 어레이.
  54. 절연체 레이어(insulator layer) ;
    절연체 레이어 위에 있는 반도체 물질 레이어 ; 그리고
    반도체 물질 레이어 내(內)에서 공급되는 게이트 라인(gate line)의 어레이(array) ; 등을 포함하는 것을 특징으로 하는, 트랜지스터 게이트 어레이(transistor gate array).
  55. 제 54 항에 있어서, 게이트 라인은 반도체 물질 레이어를 완전히 관통하여 공급되는 것을 특징으로 하는, 트랜지스터 게이트 어레이(transistor gate array).
  56. 제 54 항에 있어서, 게이트 라인은 반도체 물질 레이어 내(內)에서 서로에 대하여 실질적으로 평행으로 뻗어 있는 것을 특징으로 하는, 트랜지스터 게이트 어레이(transistor gate array).
  57. 제 54 항에 있어서, 게이트 라인은 반도체 물질 레이어를 완전히 관통하여 공급되고, 반도체 물질 레이어 내(內)에서 서로에 대하여 실질적으로 평행으로 뻗어 있는 것을 특징으로 하는, 트랜지스터 게이트 어레이(transistor gate array).
  58. 제 54 항에 있어서, 전계 효과 트랜지스터를 형성하는 게이트 라인과 관련이 있는 소스/드레인 쌍(雙)을 덧붙여서 포함하는데, 게이트 라인에 대한 전압 적용에 있어서 하나의 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 트랜지스터 게이트 라인(transistor gate line)의 하나는 소스/드레인의 하나 이상의 쌍(雙)의 소스/드레인 확산 영역 중(中)에서 하나의 적어도 일부분을 따라서 뻗어 있는 것을 특징으로 하는, 트랜지스터 게이트 어레이(transistor gate array).
  59. 제 54 항에 있어서, 전계 효과 트랜지스터를 형성하는 게이트 라인과 관련이 있는 소스/드레인 쌍(雙)을 덧붙여서 포함하는데, 게이트 라인에 대한 전압 적용에 있어서 양쪽의 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 트랜지스터 게이트 라인(transistor gate line)의 하나는 소스/드레인의 하나 이상의 쌍(雙)의 소스/드레인 확산 영역 중(中)에서 양쪽의 적어도 일부분을 따라서 뻗어 있는 것을 특징으로 하는, 트랜지스터 게이트 어레이(transistor gate array).
  60. 제 54 항에 있어서, 전계 효과 트랜지스터를 형성하는 게이트 라인과 관련이 있는 소스/드레인 쌍(雙)을 덧붙여서 포함하는데, 게이트 라인에 대한 전압 적용에 있어서 하나의 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 트랜지스터 게이트 라인(transistor gate line)의 하나는 소스/드레인의 하나 이상의 쌍(雙)의 소스/드레인 확산 영역 중(中)에서 하나의 모든 부분을 따라서 뻗어 있는 것을 특징으로 하는, 트랜지스터 게이트 어레이(transistor gate array).
  61. 제 54 항에 있어서, 전계 효과 트랜지스터를 형성하는 게이트 라인과 관련이 있는 소스/드레인 쌍(雙)을 덧붙여서 포함하는데, 게이트 라인에 대한 전압 적용에 있어서 양쪽의 소스/드레인 확산 영역에서 전기장을 확립하는 것이 가능하도록, 트랜지스터 게이트 라인(transistor gate line)의 하나는 소스/드레인의 하나 이상의 쌍(雙)의 소스/드레인 확산 영역 중(中)에서 양쪽의 적어도 모든 부분을 따라서 뻗어 있는 것을 특징으로 하는, 트랜지스터 게이트 어레이(transistor gate array).
  62. 절연체 레이어(insulator layer) ;
    절연체 레이어의 위에 있는, 외부 표면과 내부 표면 등을 가지는 반도체 물질 레이어(semiconductor material layer) ;
    반도체 물질 레이어 내(內)에서 공급되는 트랜지스터 게이트(transitor gate) ;
    반도체 물질 레이어 내(內)에서 공급되는, 그리고 반도체 물질 레이어 외부 표면에서 반도체 물질 레이어로 하지만 내부 표면까지는 아니게 뻗어 있는 게이트(gate)의 어레이(array) ; 그리고
    게이트와 관련이 있는 소스 영역, 드레인 영역, 및 채널 영역 ; 등을 포함하는데, 적어도 채널 영역은 게이트을 수용하는 반도체 물질 레이어 내(內)에서 수용되는 것을 특징으로 하는, 트랜지스터 게이트 어레이(transistor gate array).
  63. 제 62 항에 있어서, 소스 영역과 드레인 영역 등은 반도체 물질 레이어 내(內)에서 수용되는 것을 특징으로 하는, 트랜지스터 게이트 어레이(transistor gate array).
  64. 절연체 레이어(insulator layer) ;
    절연체 레이어의 위에 있는 반도체 물질 레이어(semiconductor material layer) ;
    반도체 물질 레이어 내(內)에서 공급되는, 그리고 반도체 물질 레이어를 완전히 관통하여 뻗지는 아니하는 게이트(gate)의 어레이(array) ; 그리고
    게이트와 관련이 있는 소스 영역, 드레인 영역, 및 채널 영역 ; 등을 포함하는데, 적어도 채널 영역은 게이트을 수용하는 반도체 물질 레이어 내(內)에서 수용되는 것을 특징으로 하는, 트랜지스터 게이트 어레이(transistor gate array).
  65. 제 64 항에 있어서, 소스 영역과 드레인 영역 등은 반도체 물질 레이어 내(內)에서 수용되는 것을 특징으로 하는, 트랜지스터 게이트 어레이(transistor gate array).
  66. 서브스트레이트의 반도체 물질 레이어를 형성하는 단계 ;
    측벽을 가지는, 반도체 물질 레이어 내(內)의 트랜지스터 게이트 라인 구멍(transitor gate line opening)을 만드는 단계 ;
    게이트 라인 구멍 측벽의 위에 있는 게이트 유전체 레이어를 형성하는 단계 ;
    게이트 유전체 레이어를 형성한 후(後)에 전기적으로 전도성이 있는 물질로 트랜지스터 게이트 라인 구멍을 채우는 단계 ;
    트랜지스터 게이트 라인 구멍에 가깝게 작동하도록 반도체 물질 레이어 내(內)에의 채널 영역을 공급하는 단계 ; 그리고
    채널 영역에 작동할 정도로 가깝운 소스/드레인 영역의 쌍(雙)을 형성하는 단계 ; 등을 포함하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터 형성 방법.
  67. 제 66 항에 있어서, 소스/드레인 영역의 쌍(雙)을 반도체 물질 레이어 내(內)에서 공급하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터 형성 방법.
  68. 제 66 항에 있어서, 반도체 물질 레이어 내(內)의 두 개의 서로 다른 높이에서 전도도 강화 불순물(conductivity enhancing impurity)의 이온 주입에 의하여, 반도체 물질 레이어 내(內)에서 소스/드레인 영역의 쌍(雙)을 공급하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터 형성 방법.
  69. 제 66 항에 있어서, 반도체 물질 레이어 내(內)의 두 개의 서로 다른 높이에서 두 개의 서로 다른 마스킹 단계(masking step)를 이용하는 전도도 강화 불순물(conductivity enhancing impurity)의 이온 주입에 의하여, 반도체 물질 레이어 내(內)에서 소스/드레인 영역의 쌍(雙)을 공급하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터 형성 방법.
  70. 제 66 항에 있어서, 게이트 라인 구멍을 반도체 물질 레이어를 완전히 관통하여 공급하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터 형성 방법.
  71. 제 66 항에 있어서, 게이트 라인 구멍을 반도체 물질 레이어를 부분적으로 관통하여 공급하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터 형성 방법.
  72. 제 66 항에 있어서, 소스/드레인 영역의 쌍(雙)을 반도체 물질 레이어 내(內)에서 공급하는데, 게이트 라인 구멍을 반도체 물질 레이어를 완전히 관통하여 공급하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터 형성 방법.
  73. 제 66 항에 있어서, 소스/드레인 영역의 쌍(雙)을 반도체 물질 레이어 내(內)에서 공급하는데, 게이트 라인 구멍을 반도체 물질 레이어를 부분적으로 관통하여 공급하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터 형성 방법.
  74. 제 66 항에 있어서, 소스/드레인 영역의 쌍(雙)을 반도체 물질 레이어 내(內)에서 공급하고, 소스/드레인 확산 영역의 하나는 외부 영역을 포함하고, 소스/드레인 확산 영역의 다른 하나는 내부 확산 영역을 포함하는데,
    마스킹이 있는 부분과 마스킹이 없는 부분을 형성하도록 반도체 물질 레이어를 마스킹(masking)하는 단계 ;
    반도체 물질 레이어를 관통하여 내부 확산 영역까지 전기적으로 전도성이 있는 플러그 접점(electrically conductive plug contact)을 형성하도록, 반도체 물질 레이어의 마스킹이 아니된 부분으로 이온 주입 단계 ; 등을 포함하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터 형성 방법.
  75. 제 66 항에 있어서, 반도체 레이어 내(內)에서 트랜지스터 게이트 라인 구멍을 공급하기 전(前)에, 반도체 레이어의 밭쪽에서 에칭 말단 레이어를 공급하는 단계를 덧붙여서 포함하는 것을 특징으로 하는, 절연체 상(上)에 있는 반도체 트랜지스터 형성 방법.
  76. 외부 부분과 내부 부분을 가지는 절연체 상(上)에 있는 반도체 레이어를 공급하는 단계 ;
    절연체 상(上)에 있는 반도체 레이어 내(內)에 형성된 적어도 소스 영역과 드레인 영역을 가지는 전계 효과 트랜지스터의 어레이를 형성하는데, 소스 영역은 절연체 상(上)에 있는 반도체 레이어의 외부 부분에서 형성되고, 드렝인 영역은 절연체 상(上)에 있는 반도체 레이어의 내부 부분에서 형성되는 단계 ;
    각각의 외부 소스 영역과의 전기적인 연결에서 절연체 상(上)에 있는 반도체 레이어의 밭쪽에서 커패시터 구성의 어레이를 형성하는 단계 ; 그리고
    내부 드레인 영역과의 전기적인 연결에서 비트 라인의 어레이를 형성하는 단계 ; 등을 포함하는 것을 특징으로 하는, 메모리 어레이 형성 방법.
  77. 제 76 항에 있어서, 절연체 상(上)에 있는 반도체 레이어 내(內)에서 전계 효과 트랜지스터의 워드라인을 형성하는 단계를 덧붙여서 포함하는 것을 특징으로 하는, 메모리 어레이 형성 방법.
  78. 제 76 항에 있어서, 절연체 상(上)에 있는 반도체 레이어 내(內)에서 전계 효과 트랜지스터의 워드라인을 형성하는데, 워드라인은 절연체 상(上)에 있는 반도체 레이어를 완전히 관통하여 뻗지 아니하는 것을 특징으로 하는, 메모리 어레이 형성 방법.
  79. 외부 부분과 내부 부분을 가지는 절연체 상(上)에 있는 반도체 레이어를 공급하는 단계 ;
    형성되는 두 개 이상의 DRAM 메로리 셀과 공통인 드레인 영역을 형성하도록, 절연체 상(上)에 있는 반도체 레이어 내부 부분으로 전도도 강화 불순물의 이온 주입 단계 ;
    절연체 상(上)에 있는 반도체 레이어로 부분적으로만 두 개 이상의 워드라인 구멍을 에칭하는데, 워드라인 구멍의 하나는 두 개 이상의 DRAM 메모리 셀의 하나를 위한 것이고, 워드라인 구멍의 다른 하나는 두 개 이상의 DRAM 메모리 셀의 다른 하나를 위한 것인 단계 ;
    게이트 유전체 레이어를 워드라인 구멍 측벽에 공급하는 단계 ;
    게이트 유전체 레이어를 공급한 후(後)에, 워드라인을 형성하도록 워드라인 구멍 내(內)에 전기적으로 전도성이 있는 물질을 공급하는데, 워드라인 구멍 내(內)의 전기적으로 전도성이 있는 물질은 전기적으로 절연(絶緣)된 물질로 덮이는 단계 ;
    형성되는 두 개 이상의 DRAM 메로리 셀의 각각을 위한 소스 영역을 형성하도록, 절연체 상(上)에 있는 반도체 레이어 외부 부분으로 전도도를 강화시키는 불순물을 이온 주입하는 단계 ;
    절연체 상(上)에 있는 반도체 레이어의 밭쪽에서 커패시터 구성을 형성하고, 각각의 소스 라인으로 전기적인 연결에서 워드라인으로 절연(絶緣)되게 덮이는 단계 ; 그리고
    공통 드레인 영역과의 전기적인 연결에서 비트 라인을 공급하는 단계 ; 등을 포함하는 것을 특징으로 하는, DRAM 어레이 형성 방법.
KR10-1998-0710459A 1996-06-21 1997-06-18 Soi-트랜지스터,그트랜지스터게이트어레이및soi-트랜지스터형성방법 KR100487255B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0710459A KR100487255B1 (ko) 1996-06-21 1997-06-18 Soi-트랜지스터,그트랜지스터게이트어레이및soi-트랜지스터형성방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/668,388 1996-06-21
US8/668,388 1996-06-21
KR10-1998-0710459A KR100487255B1 (ko) 1996-06-21 1997-06-18 Soi-트랜지스터,그트랜지스터게이트어레이및soi-트랜지스터형성방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7012053A Division KR100519127B1 (ko) 1996-06-21 1997-06-18 메모리 어레이 및 메모리 어레이 제작 방법

Publications (2)

Publication Number Publication Date
KR20000022056A true KR20000022056A (ko) 2000-04-25
KR100487255B1 KR100487255B1 (ko) 2005-09-30

Family

ID=43668981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0710459A KR100487255B1 (ko) 1996-06-21 1997-06-18 Soi-트랜지스터,그트랜지스터게이트어레이및soi-트랜지스터형성방법

Country Status (1)

Country Link
KR (1) KR100487255B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804644B1 (ko) * 2005-08-31 2008-02-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 커패시터 브레이크다운 전압을 개선시키는 절연 레이어

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144875A (ja) * 1984-12-18 1986-07-02 Mitsubishi Electric Corp Ｍｏｓ集積回路
US5283456A (en) * 1992-06-17 1994-02-01 International Business Machines Corporation Vertical gate transistor with low temperature epitaxial channel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804644B1 (ko) * 2005-08-31 2008-02-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 커패시터 브레이크다운 전압을 개선시키는 절연 레이어

Also Published As

Publication number Publication date
KR100487255B1 (ko) 2005-09-30

Similar Documents

Publication Publication Date Title
JP5476619B2 (ja) Ｓｏｉ型トランジスタを用いたメモリアレイ
US5937296A (en) Memory cell that includes a vertical transistor and a trench capacitor
EP0051632B1 (en) Semiconductor integrated circuits
US4951175A (en) Semiconductor memory device with stacked capacitor structure and the manufacturing method thereof
US5903026A (en) Isolation structure for semiconductor devices
KR100404829B1 (ko) 다중의 단일화된 플러그에서 개선된 정렬 톨러런스를 위한방법 및 구조
US7084028B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US6204140B1 (en) Dynamic random access memory
EP0186875A2 (en) Semiconductor memory device
US4686552A (en) Integrated circuit trench cell
US20030087499A1 (en) Process for forming metallized contacts to periphery transistors
GB2288276A (en) Dram memory cell utilising surrounding gate transistor and method of manufacture
KR20000035579A (ko) 스택된 커패시터 및 매설된 워드라인을 갖는 ｄｒａｍ
US10607996B1 (en) Construction of integrated circuitry, DRAM circuitry, a method of forming a conductive line construction, a method of forming memory circuitry, and a method of forming DRAM circuitry
US4679300A (en) Method of making a trench capacitor and dram memory cell
TW202010101A (zh) 積體電路架構
US6211007B1 (en) Process for enhancing refresh in dynamic random access memory devices
US5162250A (en) Method for interconnecting a filament channel transistor with a wordline conductor
KR100848730B1 (ko) 집적 회로 메모리 셀 및 그 제조 방법
KR100487255B1 (ko) Soi-트랜지스터,그트랜지스터게이트어레이및soi-트랜지스터형성방법
US7439125B2 (en) Contact structure for a stack DRAM storage capacitor
US5124766A (en) Filament channel transistor interconnected with a conductor
JPH084125B2 (ja) 縦型１トランジスタｄｒａｍセル構造およびその製作方法
KR19980048585A (ko) 에스.오.아이 기판에서의 디램 디바이스 및 그 제조방법
JPS63258074A (ja) 縦形電界効果トランジスタのアレイ及びその製法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100426

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee