KR20000020580A - 반도체 테스트 장치 - Google Patents

Abstract

본 발명은 반도체 테스트 장치에 관한 것으로서, 특히, 복수의 제어 비트 신호를 발생하는 제어비트보드; 입력되는 복수의 제어 비트 신호에 응답하여 스위칭되는 스위칭부; 상기 스위칭부와 결합되며, 상기 스위칭부의 스위칭시 전원전압 레벨로 풀업되는 풀업부; 및 소정의 점검 프로그램을 수행함에 따라 복수의 제어 비트 신호를 발생하도록상기 제어비트보드를 제어하며, 상기 풀업부에서 풀업된 전압을 검출하고, 그 검출된 전압을 기설정된 전압레벨과 비교하여 상기 제어비트보드의 이상유무를 판단하는 테스터를 구비하는 것을 특징으로 한다.

따라서, 본 발명은 점검 프로그램을 수행함에 따라 제어비트보드의 이상 유무를 신속 정확하게 점검하고, 이에 대한 적절한 조치를 취할 수 있도록 함으로써, 반도체 소자의 테스트 효율을 높일 수 있는 효과가 있다.

Description

반도체 테스트 장치

본 발명은 반도체 테스트 장치에 관한 것으로서, 특히, 반도체 테스터의 주변 보조 장치를 점검하기 위한 점검도구인 제어 비트(CONTROL BIT) 보드의 이상유무를 프로그램에 의해 신속 정확하게 점검할 수 있는 반도체 테스트 장치에 관한 것이다.

통상적으로 제조된 반도체 집적회로(IC;Integrated Circuit)는 전기적 특성검사를 통하여 양 또는 불량을 선별하게 되는 데, 이러한 전기적 특성검사를 수행하기 위해 전기적인 신호를 발생하여 피측정 반도체 소자에 인가하는 테스터와 주변 보조 장치들이 이용된다. 그런데 상기 주변 보조 장치들을 공급하는 업체에서는 제품의 이상유무를 테스트할 수 있는 장치를 제공하지 못하는 실정이다. 이를 해결하기 위해 테스터의 주변 보조 장치의 이상 유무를 간이하게 테스트 할 수 있는 점검도구(CHECK TOOL)를 만들어 사용하고 있는 데, 그것이 바로 제어비트(CONTROL BIT) 보드이다.

상기 제어비트보드는 점검 프로그램(Check Program)에 의해 동작하며, 테스터의 주변 보조 장치에 결합된 2접점 외부 릴레이를 온/오프(ON/OFF)시키기 위한 제어신호(CBIT; CONTROL-BIT의 약어)를 발생하여 회로라인의 개폐현상을 제어하고, 이에 따라 주변 보조 장치에 전압 또는 전류를 강제하도록 하는 기능을 수행한다.

또한, 상기 제어비트보드에는 제어신호(CBIT)를 출력하기 위한 4개 그룹의 워드라인이 있으며, 각 그룹의 워드라인은 12개로 구성되므로 총 48개의 제어신호를 발생할 수 있도록 구성되어 있다.

그러나, 종래에는 제어비트보드에 대한 자체 점검 프로그램이 없어서 제어비트보드의 이상유무를 점검하기 위해서는 48개의 워드라인을 개별적으로 일정 전압을 가하고, 각 워드 라인에 인가된 전압을 유지하는 트랩상태에서 전압측정기(DVM; Digital Voltmeter)로 각각의 워드라인의 전압 상태를 측정한다.

이와 같이 제어비트보드의 비트 라인들을 수작업으로 하나씩 점검하는 것은 상당한 점검시간을 필요로 하고, 점검도구에 이상이 있는데도 불구하고 정확한 점검이 이루어지지 않을 경우 테스터의 주변 보조 장치의 정확한 점검이 이루어지지 않게 되므로, 결과적으로 웨이퍼 레벨의 반도체 소자를 테스트할 시 양품이 모두 불량으로 처리되거나 불량이 양품이 처리되는 등의 테스트 오동작이 발생하게 되는 문제점이 따르게 된다.

상기와 같은 문제점을 해결하기 위하여 본 발명의 목적은 프로그램에 의해 제어비트(CONTROL BIT) 보드의 제어신호에 의해 구동되는 릴레이들의 출력전압과 기설정된 전압을 비교함으로써, 제어비트보드의 이상유무를 신속 정확하게 점검할 수 있는 반도체 테스트 장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명의 반도체 테스트 장치는 복수의 제어 비트 신호를 발생하는 제어비트보드; 입력되는 복수의 제어 비트 신호에 응답하여 스위칭되는 스위칭부; 상기 스위칭부와 결합되며, 상기 스위칭부의 스위칭시 전원전압 레벨로 풀업되는 풀업부; 및 소정의 점검 프로그램을 수행함에 따라 복수의 제어 비트 신호를 발생하도록상기 제어비트보드를 제어하며, 상기 풀업부에서 풀업된 전압을 검출하고, 그 검출된 전압을 기설정된 전압레벨과 비교하여 상기 제어비트보드의 이상유무를 판단하는 테스터를 구비하는 것을 특징으로 한다.

도 1 은 본 발명에 따른 반도체 테스트 장치를 설명하기 위한 도면.

도 2 는 본 발명에 따른 반도체 테스트 장치의 동작 플로우챠트.

*도면의 주요 부분에 대한 부호의 설명

10; 제어비트보드 20; 스위칭부

40; 풀업부 60; 테스터

이하, 첨부한 도면을 참조하여 본 발명에 대하여 상세하게 설명한다.

도 1 은 본 발명의 실시예에 따른 반도체 테스트 장치를 설명하기 위한 도면으로서, 도시된 바와 같이, 복수의 제어 비트 신호(CBIT1~CBIT48)를 발생하는 제어비트보드(10)와, 입력되는 복수의 제어 비트 신호(CBIT1~CBIT48)에 응답하여 스위칭되는 스위칭부(20)와, 스위칭부(20)와 결합되며, 스위칭부(20)의 스위칭시 전원전압 레벨로 풀업되는 풀업부(40)와, 소정의 점검 프로그램을 수행함에 따라 복수의 제어 비트 신호(CBIT1~CBIT48)를 발생하도록 제어비트보드(10)를 제어하며, 풀업부(40)에서 풀업된 전압들을 검출하고, 그 검출된 전압들을 기설정된 전압레벨과 비교하여 제어비트보드(10)의 이상유무를 판단하는 테스터(60)로 구성된다.

상기 제어비트보드(10)는 4개 그룹의 워드라인에 의해 스위칭부(20)와 결합한다. 상기 각 그룹의 워드라인은 12개의 워드라인으로 이루어져 총 48개의 제어 비트 신호(CBIT1~CBIT48)를 출력할 수 있도록 구성된다.

상기 스위칭부(20)는 제어비트보드(10)의 48개의 워드라인에 각각 대응하여 결합되어 복수의 제어 비트 신호(CBIT1~CBI48)에 응답하여 개폐되는 복수의 2접점 릴레이(RY1~RY48)로 구성된다.

상기 풀업부(40)는 스위칭부(20)의 복수의 릴레이(RY1~RY48) 각각에 대응하여 결합된 복수의 저항부(RS1~RS48)로 구성되어 복수의 저항부(RS1~RSn) 각각에서 풀업된 전압을 테스터(60)에 제공하도록 한다. 상기 복수의 저항부(RS1~RSn) 각각은 복수의 릴레이(RY1~RY48)와 테스터(60) 사이에 결합된 풀업저항으로 구성된다.

상기와 같이 구성된 본 발명 실시예의 동작 전반에 대하여 도 2 의 플로우 챠트를 인용하여 기술하면 다음과 같다.

본 발명의 실시예에 따라 테스터(60)는 프로그램 언어인 PASCAL/STEPS를 이용하여 작성된 점검 프로그램을 수행하여 제어비트보드(10)의 이상유무를 점점할 수 있도록 한다.

도 2 를 참조하여, 상기 점검 프로그램에서는 전원전압 레벨 선택 및 워드 라인 선택에 관련된 옵션들을 제공한다. 이러한 옵션들이 선택되었을 경우 전원이 5V 또는 12V인지, 혹은 테스트 하고자 하는 워드 라인이 어느 것인지를 점검한다(S1).

상기 제 1 단계(S1)에서의 옵션 점검이 완료된 후 테스터(60)는 테스트가 요구되는 워드라인에 대응하여 결합된 릴레이들에 제어 비트 신호를 발생하도록 제어비트보드(10)를 제어한다. 이에 따라 테스트 하고자 하는 워드라인들에 결합된 릴레이들이 순차적으로 선택되어 접점이 온(ON) 된다(S2).

상기 제 2 단계(S2)에서 릴레이들이 온 되면 해당 릴레이에 결합된 저항부들에 전원전압(Vcc)이 강제되고, 이에 따라 그 저항부들은 전원전압 레벨로 풀업된 전압신호를 발생한다(S3).

이와 같은 상태에서, 테스터(60)는 저항부에서 각각이 풀업된 전압신호를 순차적으로 읽어들이고, 이 풀업된 전압(Vp)들이 기설정된 전압(Vs)과 같은지 또는 같지 않은지 비교 판단한다(S4).

상기 제 4 단계(S4)의 비교 판단 결과, 풀업 전압(Vs)이 기설정된 전압(Vs)과 같을 경우 테스터(60)는 제어비트보드(10)의 워드라인에 문제가 없는 것으로 판정하고, 점검 프로그램을 종료한다.

이에 반해서 상기 제 4 단계(S4)의 비교 판단 결과, 풀업 전압(Vp)이 기설정된 전압(Vs)과 같지 않을 경우, 제어 비트 보드(10)가 릴레이들을 제대로 구동시키지 못한 것이 되므로 테스터(60)는 비교된 전압이 같지 않은 제어비트보드(10)의 워드라인에 문제가 있는 것으로 판정하여 제어비트보드의 수리를 요구한다(S5).

일례로, 제 1 내지 제 5 릴레이(RY1~RY5)가 선택되었을 경우, 제어비트보드(10)는 제어 비트 신호(CBIT1~CBIT5)를 순차적으로 발생하고, 이를 선택된 워드라인에 대응하여 결합된 제 1 내지 제 5 릴레이(RY1~RY5)의 입력단자에 인가한다. 그러면, 제 1 내지 제 5 릴레이(RY1~RY5)는 순차적으로 접점이 온(ON)되며, 이에 따라 제 1 내지 제 5 저항부(RS1~RS5)는 순차적으로 전원전압(Vcc) 레벨로 풀업된다.

이와 같은 상태에서, 테스터(60)는 제 1 내지 제 5 저항부(RS1~RS5)에서 각각이 풀업된 전압 레벨을 순차적으로 읽어들이고, 이 풀업된 전압들을 기설정된 전압과 비교한다. 만약 이러한 전압비교 동작과정에서 제 1 내지 제 5 저항부(RS1~RS5)중 제 1 저항부(RS1)에서 제공하는 풀업전압이 기설정된 전압과 같지 않다면, 제어비트보드(10)가 선택된 제 1 릴레이(RY1)를 제대로 구동시키지 못한 것이 되므로 테스터(60)는 제어비트보드(10)의 제 1 릴레이(RY1)에 대응하여 결합된 워드라인에 문제가 있는 것으로 판정하고 제어비트보드(10)을 수리할 것을 요구한다. 이렇게 함으로써, 제어비트보드(10)에서 어느 워드라인에 이상이 있는지 용이하게 파악할 수 있게 된다.

따라서, 상술한 바와 같이 본 발명은 점검 프로그램을 수행함에 따라 제어비트보드의 이상 유무를 신속 정확하게 점검하고, 이에 대한 적절한 조치를 취할 수 있도록 함으로써, 반도체 소자의 테스트 효율을 높일 수 있는 효과가 있다.

Claims (3)

1. 복수의 제어 비트 신호를 발생하는 제어비트보드;

   입력되는 복수의 제어 비트 신호에 응답하여 스위칭되는 스위칭부;

   상기 스위칭부와 결합되며, 상기 스위칭부의 스위칭시 전원전압 레벨로 풀업되는 풀업부; 및

   소정의 점검 프로그램을 수행함에 따라 복수의 제어 비트 신호를 발생하도록상기 제어비트보드를 제어하며, 상기 풀업부에서 풀업된 전압을 검출하고, 그 검출된 전압을 기설정된 전압레벨과 비교하여 상기 제어비트보드의 이상유무를 판단하는 테스터를 구비하는 것을 특징으로 하는 반도체 테스트 장치.
2. 제 1 항에 있어서, 상기 스위칭부는

   상기 제어비트보드의 복수의 제어 비트 신호에 응답하여 개폐되는 복수의 2접점 릴레이로 구성되는 것을 특징으로 하는 반도체 테스트 장치.
3. 제 2 항에 있어서, 상기 풀업부는

   상기 스위칭부의 복수의 릴레이 각각에 대응하여 결합된 복수의 저항부로 구성되어 상기 복수의 저항부 각각에서 풀업된 전압을 상기 테스터에 제공하도록 하는 것을 특징으로 하는 반도체 테스트 장치.