KR20000014536U

KR20000014536U - Semiconductor package

Info

Publication number: KR20000014536U
Application number: KR2019980027861U
Authority: KR
Inventors: 윤태호
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2000-07-25

Abstract

본 고안은 반도체 패키지에 관한 것으로서, 상기 반도체 패키지의 전체적인 구조를 개선하여 보다 반도체 패키지를 소형화 및 박형화 할 수 있도록 함과 함께 간단한 제조공정을 통해서도 제조가 이루어질 수 있도록 한 것이다.The present invention relates to a semiconductor package, and to improve the overall structure of the semiconductor package to make the semiconductor package more compact and thin, and also to be manufactured through a simple manufacturing process.

이를 위해 본 고안은 몰드재로 이루어진 패키지몸체(110)와, 상기 패키지몸체 내에 실장된 반도체칩(120)과, 상기 반도체칩의 면상에 일체로 형성되어 전극 단자를 이루는 다수의 패드(121)와, 상기 반도체칩의 각 패드에 일체화된 상태로 그 일단이 패키지몸체의 외측에 노출된 외부전극연결단자(130)로 구성하여서 됨을 특징으로 하는 반도체 패키지가 제공된다.To this end, the present invention provides a package body 110 made of a mold material, a semiconductor chip 120 mounted in the package body, a plurality of pads 121 integrally formed on a surface of the semiconductor chip to form electrode terminals, and A semiconductor package is provided, wherein one end of the semiconductor chip is integrated with each pad of the semiconductor chip, and the external electrode connection terminal 130 is exposed to the outside of the package body.

Description

Semiconductor package

본 고안은 반도체 패키지 분야에 관한 것으로서, 더욱 상세하게는 전체적인 박형화를 이룰수 있도록 구성한 반도체 패키지의 구조에 관한 것이다.The present invention relates to the field of semiconductor packages, and more particularly, to a structure of a semiconductor package configured to achieve overall thinning.

최근 반도체 장치의 고집적화, 메모리 용량의 증가, 신호 처리속도 및 소비 전력의 증가, 다기능화 및 고밀도 실장의 요구 등이 가속화되는 추세에 따라 반도체 패키지의 중요성이 증가되고 있다.In recent years, the importance of semiconductor packages is increasing due to the acceleration of high integration of semiconductor devices, increase in memory capacity, increase in signal processing speed and power consumption, demand for multifunctionality, and high density mounting.

이와 같은 반도체 패키지중 그 전체적인 크기를 박형화 하기 위한 칩 사이즈 반도체 패키의 기본적인 구성은 도시한 도 1 와 같이 패키지몸체(1)내에 반도체칩(2)이 실장되어 있고, 본딩와이어(bonding wire)(3)에 의해 반도체칩(2)의 전극 단자인 다수의 패드(2a)가 외부 회로 접속용 리드프레임(4)을 구성하는 내부리드(inner read)(4a)와 접속되어 있다.The basic structure of the chip size semiconductor package for thinning the overall size of such a semiconductor package is that the semiconductor chip 2 is mounted in the package body 1 as shown in FIG. 1, and a bonding wire 3 A plurality of pads 2a, which are electrode terminals of the semiconductor chip 2, are connected to an inner read 4a constituting the lead frame 4 for external circuit connection.

이 때, 상기 패키지몸체는 에폭시 몰딩 컴파운드(epoxy moulding compound)로 형성된 몰딩재로 이루어져 반도체칩(2)과 본딩 와이어(3) 및 내부리드(4a)를 감싸게 된다.At this time, the package body is formed of a molding material formed of an epoxy molding compound (epoxy molding compound) to surround the semiconductor chip 2, the bonding wire 3 and the inner lead (4a).

또한, 상기 내부리드는 외부리드(4b)에 일체화된 상태로써 외부와 연결된다.In addition, the inner lead is connected to the outside in an integrated state with the outer lead 4b.

이하, 상기와 같은 반도체 패키지의 제조 공정을 도시한 도 2를 참조하여 보다 구체적으로 설명하면 다음과 같다.Hereinafter, a detailed description will be given with reference to FIG. 2 illustrating a manufacturing process of the semiconductor package as described above.

우선, 반도체칩의 제조공정시 웨이퍼(10)에 집적회로를 형성하는 FAB공정(Fabrication process)을 완료한 후에는 웨이퍼(10)상에 만들어진 각 반도체칩(2)을 서로 분리시키는 다이싱(Dicing) 작업을 행하게 된다.First, after completing the FAB process (Fabrication process) for forming an integrated circuit on the wafer 10 during the manufacturing process of the semiconductor chip, dicing (Dicing) to separate each semiconductor chip 2 made on the wafer 10 from each other Will do the work.

이와 같이 하여 분리된 낱개의 반도체칩(2)은 다이본딩수단(20)에 의해 리드프레임(4)에 부착하는 다이 본딩(die bonding)공정을 행하게 되고, 상기 반도체 칩이 부착된 리드프레임(1)은 별도의 이송수단(도시는 생략함)에 의해 와이어 본딩(wire bonding)수단(30)으로 이송된 후 상기 반도체 칩의 기능을 전도성 금속(gold wire; 이하, “본딩 와이어”라고 한다)을 이용하여 외부로 연결하게 된다.Each of the semiconductor chips 2 separated in this manner is subjected to a die bonding step of attaching to the lead frame 4 by the die bonding means 20, and the lead frame 1 to which the semiconductor chips are attached. ) Is transferred to the wire bonding means 30 by a separate transfer means (not shown), and the function of the semiconductor chip is referred to as a conductive metal (hereinafter referred to as "bonding wire"). To connect to the outside.

이 때, 상기 본딩 와이어는 내부단자인 반도체칩(2)의 패드(2a)와 외부단자인 리드프레임(4)의 내부리드(4a)간을 연결하게 된다.At this time, the bonding wire connects the pad 2a of the semiconductor chip 2 as the inner terminal and the inner lead 4a of the lead frame 4 as the outer terminal.

상기와 같은 각 공정이 완전히 완료되면 또 다른 이송수단(도시는 생략함)에 의해 몰딩수단(40)으로 옮겨진 후 리드프레임(4)의 외부리드(4b)를 제외한 나머지 부분을 몰드재인 열경화성 수지(Epoxy Mold Compound)로 몰딩하여 패키지몸체(1)를 이룸으로써 반도체칩(2)을 외부로부터 보호하게 된다.When each process as described above is completely completed, the transfer portion (not shown) is transferred to the molding means 40, and then the rest of the lead frame 4, except for the outer lead 4b of the thermosetting resin (molding material) The semiconductor chip 2 is protected from the outside by forming the package body 1 by molding with epoxy mold compound.

이와 같은 각 공정이 이루어진 후에는 몰딩된 반도체 패키지를 리드프레임(4)으로부터 컷팅함과 함께 외부리드(4b)를 원하는 형상으로 포밍(forming)함으로써 패키지의 제조공정을 완료하게 된다.After each of these processes, the molded semiconductor package is cut from the lead frame 4 and the external lead 4b is formed into a desired shape to complete the package manufacturing process.

이 때, 상기 몰딩수단은 도시한 도 3 과 같이 지지된 반도체 패키지의 상하부에 몰드상부금형(41) 및 몰드하부금형(42)이 각각 설치되어 상기 각 금형으로써 외부리드(4b)를 제외한 반도체 패키지의 나머지 부분을 완전히 감싼 후 상기 각 금형의 내부에 몰드재(일반적으로 “에폭시 몰딩 수지”를 사용함)를 주입하여 경화시키게 된다.At this time, the molding means is the upper and lower mold upper mold 41 and the lower mold mold 42 are respectively installed in the upper and lower portions of the semiconductor package supported as shown in Fig. 3 as a semiconductor package except for the external lead (4b) After completely wrapping the remainder of the mold, the mold material (generally using "epoxy molding resin") is injected into the inside of each mold and cured.

하지만, 종래 전술한 바와 같이 하여 제조된 반도체 패키지는 후술하는 바와 같은 각 문제점을 발생시키게 된다.However, the semiconductor package manufactured as described above conventionally causes each problem as described below.

첫째, 몰딩공정시 반도체칩과 리드프레임 간을 연결하는 본딩 와이어가 몰딩재에 의해 휘거나 끊어지게 되는 문제점이 발생할 수 있다.First, a problem may arise that the bonding wire connecting the semiconductor chip and the lead frame is bent or broken by the molding material during the molding process.

둘째, 상기와 같은 몰딩공정후 몰딩된 반도체 패키지를 리드프레임으로부터 절단하는 과정, 납도금하는 과정, 포밍하는 과정이 추가로 이루어지게 됨으로써 제작시간이 오래 걸리게 되는 문제점이 있다.Secondly, after the molding process, the molded semiconductor package is cut from the lead frame, the lead plating process, and the forming process are additionally performed, resulting in a long manufacturing time.

셋째, 반도체칩의 패드와 리드프레임을 구성하는 각 내부리드의 위치가 정확히 이루어지지 않게되면 와이어 본딩 과정에서 제품의 불량을 유발시키게된 문제점이 있다.Third, when the position of each internal lead constituting the pad and lead frame of the semiconductor chip is not accurately made, there is a problem that causes a defect in the product during the wire bonding process.

본 고안은 상기와 같은 종래 문제점을 해결하기 위해 안출한 것으로서, 반도체 패키지의 전체적인 구조를 개선하여 보다 반도체 패키지를 소형화 및 박형화 할 수 있도록 함과 함께 간단한 제조공정을 통해서도 제조가 이루어질 수 있도록 하는데 그 목적이 있다.The present invention has been made to solve the above-mentioned problems, to improve the overall structure of the semiconductor package to make the semiconductor package more compact and thin, and also to be manufactured through a simple manufacturing process. There is this.

상기한 목적을 달성하기 위한 본 고안의 형태에 따르면, 몰드재로 이루어진 패키지몸체와, 상기 패키지몸체 내에 실장된 반도체칩과, 상기 반도체칩의 면상에 일체로 형성되어 전극 단자를 이루는 다수의 패드와, 상기 반도체칩의 각 패드에 일체화된 상태로 그 일단이 패키지몸체의 외측에 노출된 외부전극연결단자로 구성하여서 됨을 특징으로 하는 반도체 패키지가 제공된다.According to an aspect of the present invention for achieving the above object, a package body made of a mold material, a semiconductor chip mounted in the package body, a plurality of pads integrally formed on the surface of the semiconductor chip to form an electrode terminal; A semiconductor package is provided, wherein one end of the semiconductor chip is integrated with each pad of the semiconductor chip, and the external electrode connection terminal is exposed to the outside of the package body.

도 1 은 일반적인 칩사이즈 반도체 패키지를 나타낸 단면도1 is a cross-sectional view showing a general chip size semiconductor package

도 2 는 일반적인 칩사이즈 반도체 패키지를 제조하기 위한 제조장치를 나타낸 구성도2 is a block diagram showing a manufacturing apparatus for manufacturing a general chip size semiconductor package

도 3 은 일반적인 칩사이즈 반도체 패키지 제조장치의 몰딩수단을 개략적으로 나타낸 단면도Figure 3 is a schematic cross-sectional view showing the molding means of a conventional chip size semiconductor package manufacturing apparatus

도 4 는 본 고안에 따른 몰딩수단에 의해 반도체칩이 몰드되는 상태를 나타낸 일부단면도Figure 4 is a partial cross-sectional view showing a state in which the semiconductor chip is molded by the molding means according to the present invention

도 5 는 본 고안에 따른 칩사이즈 반도체 패키지의 완성품을 나타낸 단면도5 is a cross-sectional view showing the finished product of the chip size semiconductor package according to the present invention

도 6 은 본 고안에 따른 칩사이즈 반도체 패키지의 완성품을 나타낸 사시도6 is a perspective view showing the finished product of the chip size semiconductor package according to the present invention

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

110. 패키지몸체 120. 반도체칩110. Package body 120. Semiconductor chip

130. 외부전극연결단자 410. 몰드상부금형130. External electrode connection terminal 410. Upper mold

420. 몰드하부금형 421. 돌부420. Mold lower mold 421. Protrusion

이하, 본 고안의 구성을 일 실시예로 도시한 첨부된 도 4 내지 도 6 을 참고로 하여 더욱 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying Figures 4 to 6 showing the configuration of the present invention as an embodiment in more detail as follows.

도 4 는 본 고안에 따른 몰딩수단에 의해 반도체칩이 몰드되는 상태를 나타낸 일부단면도이고, 도 5 는 본 고안에 따른 칩사이즈 반도체 패키지의 완성품을 나타낸 단면도이며, 도 6 은 본 고안에 따른 칩사이즈 반도체 패키지의 완성품을 나타낸 사시도로서, 본 고안에 따른 구성중 종래의 구성과 중복되는 부분은 그 설명을 생략하기로 하고, 동일한 구조에 한해서는 동일한 번호를 부여키로 한다.Figure 4 is a partial cross-sectional view showing a state in which the semiconductor chip is molded by the molding means according to the present invention, Figure 5 is a cross-sectional view showing the finished product of the chip size semiconductor package according to the present invention, Figure 6 is a chip size according to the present invention As a perspective view showing the finished product of the semiconductor package, a portion of the structure according to the present invention that overlaps with the conventional structure will be omitted, and the same number will be given to the same structure.

우선, 본 고안에 따른 칩사이즈형 반도체 패키지는 몰드재로 이루어진 패키지몸체(110)와, 상기 패키지몸체 내에 실장된 반도체칩(120)과, 상기 반도체칩의 면상에 일체로 형성되어 전극 단자를 이루는 다수의 패드(121)와, 상기 반도체칩의 각 패드(121)에 일체화된 상태로 그 일단이 패키지몸체(110)의 외측에 노출된 외부전극연결단자(130)로 구성된다.First, the chip size semiconductor package according to the present invention is a package body 110 made of a mold material, a semiconductor chip 120 mounted in the package body, and integrally formed on the surface of the semiconductor chip to form an electrode terminal A plurality of pads 121 and an external electrode connection terminal 130 having one end thereof exposed to the outside of the package body 110 while being integrated with each pad 121 of the semiconductor chip.

이 때, 상기 외부전극연결단자는 금(AU)이나 알루미늄(Al) 혹은 납(Pb) 등으로 이루어지나 전도성 재질이면 어느 것이든 큰 상관은 없다.At this time, the external electrode connection terminal is made of gold (AU), aluminum (Al) or lead (Pb), etc., but it does not matter any of the conductive material.

이와 같이 구성된 본 고안 칩사이즈형 반도체 패키지를 제조하는 과정에 대하여 보다 구체적으로 설명하면 다음과 같다.Hereinafter, a process of manufacturing the inventive chip size semiconductor package configured as described above will be described in detail.

먼저, 웨이퍼(10)로부터 분리한 반도체칩(120)의 각 패드(121)에 전도성 재질로 이루어진 외부전극연결단자(130)를 각각 일체로 성형한다.First, external electrode connection terminals 130 made of a conductive material are integrally formed on each pad 121 of the semiconductor chip 120 separated from the wafer 10.

이와 같이 외부전극연결단자(130)가 일체로 성형된 반도체칩(120)은 별도의 이송수단(도시는 생략함)에 의해 몰딩수단(400)을 구성하는 몰드하부금형(420)에 이송되고, 이렇게 이송된 반도체칩(120)을 몰드상부금형(410)으로 압착하게 된다.The semiconductor chip 120 having the external electrode connection terminal 130 integrally formed as described above is transferred to the lower mold 420 constituting the molding means 400 by a separate transfer means (not shown). The semiconductor chip 120 thus transferred is pressed into the mold upper mold 410.

이와 같은 상태에서 플라스틱 재질의 몰딩컴파운드수지물을 상기 각 금형의 내부에 주입하여 몰딩시키게 되는데, 이 때 상기 각 금형의 내부에 있는 반도체칩(120)의 외부전극연결단자(130) 상부면은 몰딩재에 의해 덮히지 않도록 즉, 상기 외부전극연결단자의 상부면이 외부에 노출될 수 있도록 몰딩하여야 한다.In this state, a molding compound resin of plastic material is injected into the molds and molded, wherein the upper surface of the external electrode connection terminal 130 of the semiconductor chip 120 in the molds is molded. It should be molded so that it is not covered by ash, that is, the top surface of the external electrode connection terminal can be exposed to the outside.

이는, 반도체 패키지를 별도의 외부 전극(도시는 생략함)에 연결할 때 상기 외부전극연결단자와 외부 전극을 연결함으로써 반도체칩(120)의 전기적인 신호를 외부 전극에 전달할 수 있도록 하기 위함이다.This is to connect the external electrode connector and the external electrode when the semiconductor package is connected to a separate external electrode (not shown) so that the electrical signal of the semiconductor chip 120 can be transmitted to the external electrode.

이와 같은 구조는 몰딩공정을 수행하는 몰딩수단(400)의 각 금형(410)(420)을 적절히 개선함으로써 가능하다.Such a structure is possible by appropriately improving each mold 410 and 420 of the molding means 400 which performs the molding process.

이하, 상기 몰딩수단의 각 금형에 관해 도시한 도 4를 참조하여 보다 상세하게 설명하면 다음과 같다.Hereinafter, the molds of the molding means will be described in more detail with reference to FIG. 4.

먼저, 몰딩수단(400)을 구성하는 몰드하부금형(420)의 내부에 반도체칩(120)이 안착될 수 있도록 돌부(421)를 형성한다.First, the protrusion 421 is formed in the mold lower mold 420 constituting the molding means 400 to allow the semiconductor chip 120 to be seated.

이는, 본 고안에 따른 반도체 패키지는 종래 일반적으로 사용되어왔던 리드프레임(4)을 사용하지 않음에 따라 몰딩공정중에는 반도체칩(120)을 지지하기 위한 별도의 구조가 없게 되어 몰딩불량을 발생시킬 수 있기 때문에 상기와 같은 반도체칩(120)의 지지를 위해 전술한 바와 같이 돌부(421)를 형성하는 것이 바람직 하다.This is because the semiconductor package according to the present invention does not use the lead frame 4, which has been generally used in the prior art, so that there is no separate structure for supporting the semiconductor chip 120 during the molding process, thereby causing molding failure. Therefore, it is preferable to form the protrusion 421 as described above to support the semiconductor chip 120 as described above.

또한, 몰딩수단(400)을 구성하는 몰드상부금형(410)은 상기 몰드하부금형의 돌부(421)에 지지된 반도체칩(120)과 상기 반도체칩에 일체로 성형된 외부전극연결단자(130)의 전체적인 높이(H)를 감안하여 그 내부공간의 높이(h)를 형성한다.In addition, the mold upper mold 410 constituting the molding means 400 is a semiconductor chip 120 supported by the protrusion 421 of the mold lower mold and the external electrode connection terminal 130 integrally formed on the semiconductor chip. Considering the overall height (H) of the internal space to form a height (h).

즉, 상기 몰드상부금형이 몰드하부금형(420)에 압착되었을 때, 상기 몰드상부금형의 내측면(411)이 최소한 반도체칩(120)에 일체화된 외부전극연결단자(130)의 상부면과 접촉된 상태를 이루도록 하여야 한다.That is, when the mold upper mold is pressed against the mold lower mold 420, the inner surface 411 of the mold upper mold contacts at least the upper surface of the external electrode connection terminal 130 integrated with the semiconductor chip 120. It should be achieved.

결국, 상기와 같이 구성된 몰딩수단에 의해 도시한 도 5 및 도 6 과 같은 칩사이즈 반도체 패키지가 완성되며, 이와 같이 완성된 반도체 패키지는 기능 시험후 제품으로 출하된다.As a result, the chip size semiconductor package shown in FIGS. 5 and 6 is completed by the molding means configured as described above, and the completed semiconductor package is shipped as a product after a functional test.

상기와 같은 형태의 반도체 패키지는 굳이 칩사이즈형 반도체 패키지가 아니더라도 각 종류의 반도체 패키지에 다양하게 응용 가능한 유용한 고안이라 할 수 있다.The semiconductor package of the above-described form may be a useful design that can be variously applied to each kind of semiconductor package even if it is not a chip size semiconductor package.

이상에서 설명한 바와 같이 본 고안은 반도체 패키지의 구조를 개선함으로써 보다 간단한 패키지의 제조과정을 이룰 수 있게 되어 제조시간의 감축 및 이에 따른 제조비용의 절감을 이룰 수 있게 된 효과가 있다.As described above, the present invention can achieve a simpler package manufacturing process by improving the structure of the semiconductor package, thereby reducing the manufacturing time and thus reducing the manufacturing cost.

또한, 본 고안에 따른 반도체 패키지는 리드프레임을 사용하지 않아도 됨에 따라 상기 리드프레임에 따른 각종 문제점 즉, 반도체칩의 각 패드와 리드프레임을 구성하는 각 내부리드간의 연결불량등을 방지할 수 있게된 효과가 있다.In addition, the semiconductor package according to the present invention does not need to use a lead frame, thereby preventing various problems caused by the lead frame, that is, connection failure between each pad of the semiconductor chip and each internal lead constituting the lead frame. It works.

결국, 상기와 같은 각 효과로 인해 반도체 패키지의 박형화를 이루게 된 효과 역시 있다.As a result, there is also an effect of achieving a thinner semiconductor package due to the above effects.

Claims

Package body made of a mold material,

A semiconductor chip mounted in the package body;

A plurality of pads integrally formed on a surface of the semiconductor chip to form electrode terminals;

And an external electrode connection terminal having one end of which is exposed to the outside of the package body while being integrated with each pad of the semiconductor chip.

The method of claim 1,

The external electrode connecting terminal is a semiconductor package, characterized in that made of a conductive material.