JP3104695B2 - BGA type resin encapsulated semiconductor device - Google Patents

BGA type resin encapsulated semiconductor device

Info

Publication number
JP3104695B2
JP3104695B2 JP35633698A JP35633698A JP3104695B2 JP 3104695 B2 JP3104695 B2 JP 3104695B2 JP 35633698 A JP35633698 A JP 35633698A JP 35633698 A JP35633698 A JP 35633698A JP 3104695 B2 JP3104695 B2 JP 3104695B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
land
type resin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35633698A
Other languages
Japanese (ja)
Other versions
JP2000183269A (en
Inventor
理彦 市瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35633698A priority Critical patent/JP3104695B2/en
Publication of JP2000183269A publication Critical patent/JP2000183269A/en
Application granted granted Critical
Publication of JP3104695B2 publication Critical patent/JP3104695B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】 本発明は、ＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）型樹脂封止半導体装置に関
する。TECHNICAL FIELD [0001] The present invention relates to a BGA (Bal
1 (Grid Array) type resin-sealed semiconductor device.

【０００２】[0002]

【従来の技術】近年、電子機器の高性能化及び短小軽薄
化に伴い、搭載されている半導体装置の高集積化が要求
されているだけでなく、信号の高速処理化のために半導
体装置内のインダクタンスの低減化も望まれている。こ
れらの要求を満たすために、外部端子の総数は増加の一
途をたどっている。2. Description of the Related Art In recent years, as electronic devices have become higher in performance and smaller, lighter, and thinner, not only high integration of mounted semiconductor devices has been required, but also high speed processing of signals in semiconductor devices has been required. There is also a demand for a reduction in inductance. To meet these requirements, the total number of external terminals is steadily increasing.

【０００３】これに対応するために、従来、半導体パッ
ケージの４方向に外部回路と電気的に接続するためのア
ウターリードを設けた構造のＱＦＰ（Ｑｕａｄ Ｆｌａ
ｔＰａｃｋａｇｅ）等の表面実装型パッケージが用いら
れ、多端子化に対応してきた。In order to cope with this, conventionally, a QFP (Quad Flat) having a structure in which outer leads for electrically connecting to an external circuit in four directions of a semiconductor package are provided.
tPackage) and the like, and a surface mount type package has been used, which has been adapted to increase the number of terminals.

【０００４】しかしながら、更なる多端子化の要求に対
応するためには、アウターリードの更なる狭ピッチ化、
アウターリードの細線化が必要となるが、アウターリー
ドの成形、位置精度、あるいは平坦精度等において問題
が生じることとなる。However, in order to respond to the demand for more terminals, the pitch of the outer leads must be further reduced.
Although it is necessary to make the outer leads thinner, problems arise in molding, positioning accuracy, flatness accuracy, and the like of the outer leads.

【０００５】これらの問題を回避するため、アウターリ
ードの代わりに半田ボールを用いた面実装型パッケージ
であるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の
半導体装置が開発されてきた。In order to avoid these problems, a BGA (Ball Grid Array) type semiconductor device which is a surface mount type package using solder balls instead of outer leads has been developed.

【０００６】図４に従来のＢＧＡ型樹脂封止半導体装置
の構造を説明する概略断面図を示す。FIG. 4 is a schematic sectional view illustrating the structure of a conventional BGA type resin-sealed semiconductor device.

【０００７】半導体チップ１０１の上面にランド部１０
３以外はハーフエッチ処理の施されたリードフレーム１
０２がテープ１０７により、接合されている。半導体チ
ップ１０１とリードフレーム１０２とはワイヤ１０５で
電気的に接続されており、外部端子としての半田ボール
１０４がランド部１０３上に配されている。半田ボール
１０４以外は、インサート成型等により成型される樹脂
１０６で封止されている。A land 10 is provided on the upper surface of the semiconductor chip 101.
Lead frame 1 other than 3 is half-etched
02 are joined by a tape 107. The semiconductor chip 101 and the lead frame 102 are electrically connected by wires 105, and solder balls 104 as external terminals are provided on the land 103. The parts other than the solder balls 104 are sealed with a resin 106 molded by insert molding or the like.

【０００８】このような構造のＢＧＡは、二次元的に半
田ボール１０４が配列されるため、同じ端子数の場合、
ＱＦＰよりも外部端子間のピッチを広くとれるととも
に、ＱＦＰに比べ、実装工程に困難を伴わない。In the BGA having such a structure, the solder balls 104 are two-dimensionally arranged.
The pitch between the external terminals can be wider than that of the QFP, and the mounting process does not involve difficulty compared to the QFP.

【０００９】また、別のＢＧＡ型樹脂封止半導体装置の
従来例を図５に示す。FIG. 5 shows another conventional BGA type resin-sealed semiconductor device.

【００１０】図４に示した従来例では、リードフレーム
１０２のランド部１０３以外はハーフエッチ処理が施さ
れることで、ランド部１０３以外に半田ボール１０３が
溶け出ることを防いでいるが、これに対し、図５に示す
従来例では平坦なリードフレーム２０６を用い、ランド
部２０３に対応する部分に凹部２０８の形成された樹脂
２０６で封止することで半田ボール２０４のランド部２
０３以外への溶け出しを防いでいる。In the conventional example shown in FIG. 4, half-etching is performed on the portions other than the land portions 103 of the lead frame 102 to prevent the solder balls 103 from melting out of the portions other than the land portions 103. On the other hand, in the conventional example shown in FIG. 5, a flat lead frame 206 is used, and a portion corresponding to the land portion 203 is sealed with a resin 206 having a concave portion 208 formed thereon, thereby forming the land portion 2 of the solder ball 204.
Prevents melting to other than 03.

【００１１】[0011]

【発明が解決しようとする課題】しかしながら、図４に
示した従来例では、リードフレーム１０２のランド部１
０３以外がハーフエッチされることにより脆弱となり、
強度的に不利である。However, in the conventional example shown in FIG.
Becomes vulnerable by half-etching other than 03,
It is disadvantageous in strength.

【００１２】また、図５に示したように、樹脂２０６に
凹部２０８を形成するには、樹脂２０６で封止する際に
用いる金型の凹部２０８に対応する部分に凸部を形成し
ておかなくてはならない。しかし、この凸部形成にも金
型製作上の限界があり、０．６５ｍｍ以下のピッチで形
成するのは困難であるため、半導体装置の多端子化が制
限されてしまう。As shown in FIG. 5, in order to form the concave portion 208 in the resin 206, a convex portion should be formed in a portion corresponding to the concave portion 208 of the mold used for sealing with the resin 206. Must-have. However, there is a limit in the production of the mold also in the formation of the protrusions, and it is difficult to form the protrusions at a pitch of 0.65 mm or less.

【００１３】ここで、仮に、上記問題点を解するため
に、リードフレームにハーフエッチを施さず、また、樹
脂封止用の金型も樹脂に凹部を形成するための凸部を有
さないフラットな金型を用いたとする。このようにして
形成された半導体装置の上面図を図６に示す。ランド部
３０３とリードフレーム３０２とは半導体装置３００の
表面にともに露出しており、両者は樹脂３０６で絶縁さ
れていない。In order to solve the above problem, the lead frame is not half-etched, and the mold for sealing the resin does not have a convex portion for forming a concave portion in the resin. Assume that a flat mold is used. FIG. 6 shows a top view of the semiconductor device thus formed. The land portion 303 and the lead frame 302 are both exposed on the surface of the semiconductor device 300, and are not insulated by the resin 306.

【００１４】図７は、図６に示した半導体装置３００に
半田ボールをのせた状況を図６に示した矢印Ａの方向か
ら見た図である。FIG. 7 is a diagram showing a state in which solder balls are placed on the semiconductor device 300 shown in FIG. 6 as viewed from the direction of arrow A shown in FIG.

【００１５】このような状態で、半田ボール３０４をラ
ンド部３０３に実装すると、半田ボール３０４はランド
部３０３からリードフレーム３０２の方へと、流出部３
０４ａとなり流出してしまうこととなる。When the solder ball 304 is mounted on the land portion 303 in such a state, the solder ball 304 flows from the land portion 303 toward the lead frame 302 to the outflow portion 3.
04a and it will flow out.

【００１６】そこで、本発明は、機械的強度が確保され
たＢＧＡ型樹脂封止半導体装置を提供することを第１の
目的とする。また、端子間のピッチの狭められたＢＧＡ
型樹脂封止半導体装置を提供することを第２の目的とす
る。Accordingly, it is a first object of the present invention to provide a BGA-type resin-sealed semiconductor device having secured mechanical strength. BGA with a narrow pitch between terminals
A second object is to provide a mold resin-sealed semiconductor device.

【００１７】[0017]

【課題を解決するための手段】上記目的を達成するため
本発明のＢＧＡ型樹脂封止半導体装置は、半導体チップ
と、前記半導体チップの上面に設けられ、かつ、前記半
導体チップと電気的に接続された、並列に配置されると
ともに周囲に溝が形成された複数のランド部を有するリ
ードフレームと、前記ランド部にのせられる半田ボール
と、前記半導体チップを封止し、かつ、前記溝を埋め
る、前記半田ボールがのらない特性を有する樹脂と、を
有する。In order to achieve the above object, a BGA type resin-sealed semiconductor device according to the present invention is provided on a semiconductor chip, and is provided on an upper surface of the semiconductor chip, and is electrically connected to the semiconductor chip. And a lead frame having a plurality of lands arranged in parallel and having a groove formed in the periphery, a solder ball placed on the land, sealing the semiconductor chip, and filling the groove. And a resin having a property that the solder ball does not stick.

【００１８】上記の通り構成された本発明のＢＧＡ型樹
脂封止半導体装置は、リードフレームの、半田ボールが
のせられるランド部の周辺にのみ溝が形成されているの
で、リードフレームの薄肉化が最小限度に抑えられる。
また、ランド部とランド部以外のリードフレームとの絶
縁は溝を樹脂で埋めることによりなされるため、ランド
部のみを露出させてランド部以外のリードフレームを封
止することで絶縁を行うような形状の樹脂を成型するた
めの金型を必要としない。In the BGA-type resin-sealed semiconductor device of the present invention configured as described above, since the groove is formed only around the land portion of the lead frame on which the solder ball is placed, the lead frame can be made thinner. Can be minimized.
In addition, since insulation between the land and the lead frame other than the land is performed by filling the groove with a resin, the insulation is performed by exposing only the land and sealing the lead frame other than the land. There is no need for a mold for molding the shaped resin.

【００１９】ランド部以外のリードフレームは樹脂によ
り封止されているものであってもよいし、ランド部の配
列ピッチは０．６５ｍｍ以下であってもよい。また、溝
はランド部の外周から０．４ｍｍ以内の範囲に形成され
ているものであってもよいし、この溝はハーフエッチ処
理により形成されるものであってもよく、さらには、ラ
ンド部の表面と前記樹脂の表面とは平坦であることが好
ましい。The lead frame other than the land portion may be sealed with a resin, and the arrangement pitch of the land portions may be 0.65 mm or less. Further, the groove may be formed within a range of 0.4 mm or less from the outer periphery of the land portion, or the groove may be formed by a half-etching process. The surface of the resin and the surface of the resin are preferably flat.

【００２０】[0020]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。 （第１の実施形態）図１に本実施形態のＢＧＡ型樹脂封
止半導体装置の概略断面図を、また、図２に図１に示し
た半導体装置の上面図をそれぞれ示す。Next, embodiments of the present invention will be described with reference to the drawings. (First Embodiment) FIG. 1 is a schematic sectional view of a BGA type resin-sealed semiconductor device of this embodiment, and FIG. 2 is a top view of the semiconductor device shown in FIG.

【００２１】半導体チップ１の上面両側にはテープ７が
貼られており、この上に導電性の部材からなるリードフ
レーム２が貼り付けられている。半導体チップ１とリー
ドフレーム２とは、ワイヤ５で電気的に接続されてい
る。また、半田ボール４の実装されるランド部３の周辺
にはハーフエッチ処理が施されたランド周辺ハーフエッ
チ部８が形成されている。ランド周辺ハーフエッチ部８
及び半導体チップ１周辺は、インサート成型等により成
型される、半田ボール４がのらない特性を有する樹脂６
で封止されている。ＢＧＡ型樹脂封止半導体装置の上面
には、樹脂６で封止されていないリードフレーム２とラ
ンド部３とが露出しているが、ＢＧＡ型樹脂封止半導体
装置の上面ではリードフレーム２とランド部３とは、樹
脂６により分断された構成となっている。また、ランド
部３の表面と樹脂６の表面とは平坦となっている。な
お、半田ボール４は半導体チップ１が樹脂１０６により
封止された後にランド部３にのせられる。A tape 7 is attached to both sides of the upper surface of the semiconductor chip 1, and a lead frame 2 made of a conductive member is attached thereon. The semiconductor chip 1 and the lead frame 2 are electrically connected by wires 5. Further, around the land 3 on which the solder balls 4 are mounted, a half-etched land peripheral half-etched portion 8 is formed. Half etch part 8 around land
In addition, a resin 6 which is formed around the semiconductor chip 1 by insert molding or the like and has a property that the solder ball 4 does not stick is formed.
It is sealed with. The lead frame 2 and the land portion 3 which are not sealed with the resin 6 are exposed on the upper surface of the BGA type resin-sealed semiconductor device. The part 3 is configured to be separated by the resin 6. The surface of the land 3 and the surface of the resin 6 are flat. The solder ball 4 is placed on the land 3 after the semiconductor chip 1 is sealed with the resin 106.

【００２２】上記のような構成である本実施形態のＢＧ
Ａ型樹脂封止半導体装置は、図４に示した従来のように
ランド部１０３以外のリードフレーム１０２の全てをハ
ーフエッチ処理することなく、半導体装置の表面におい
て、ランド部３とリードフレーム２とを分離させる配置
とさせることができる。このため、リードフレーム２の
強度低下を最小限にとどめることができ、よってＢＧＡ
型樹脂封止半導体装置の強度低下も最小限にとどめられ
る。The BG according to the present embodiment having the above configuration
The A-type resin-encapsulated semiconductor device has a structure in which the land portion 3 and the lead frame 2 are formed on the surface of the semiconductor device without performing a half-etching process on all of the lead frame 102 except for the land portion 103 as in the related art shown in FIG. Can be separated from each other. For this reason, the reduction in strength of the lead frame 2 can be minimized, and the BGA
The reduction in the strength of the mold resin-sealed semiconductor device is also minimized.

【００２３】また、図５に示した従来例のように、樹脂
２０６に凹部２０８を形成するための樹脂２０８の封入
金型に凸部を形成する必要がない。このため、端子間の
ピッチが金型の加工限度に左右されることがなく、０．
６５ｍｍ以下の端子間ピッチとすることができる。 な
お、端子間ピッチを０．６５ｍｍ以下とすると、ランド
周辺ハーフエッチ部８はランド部３の周辺０．４ｍｍ以
内に形成することが好ましい。そして、ランド部３に対
応する、金型のキャビティ面はフラット形状であるた
め、ＢＧＡ型樹脂封止半導体装置の端子間ピッチや、半
田ボール４の径が変更になった場合でも、金型を再度作
製する必要がなくなる。Further, unlike the conventional example shown in FIG. 5, it is not necessary to form a convex portion in a mold for enclosing the resin 208 for forming the concave portion 208 in the resin 206. Therefore, the pitch between the terminals is not affected by the processing limit of the mold.
The terminal pitch can be 65 mm or less. When the pitch between terminals is 0.65 mm or less, it is preferable that the half-etched portion 8 around the land is formed within 0.4 mm around the land 3. Further, since the cavity surface of the mold corresponding to the land portion 3 has a flat shape, even if the pitch between terminals of the BGA type resin-sealed semiconductor device or the diameter of the solder ball 4 is changed, the mold is removed. There is no need to make it again.

【００２４】さらに、ＢＧＡ型樹脂封止半導体装置の上
面ではリードフレーム２とランド部３とは、樹脂６によ
り分断された構成であるため、半田ボール４がランド部
３からリードフレーム２へと流出することもない。Furthermore, since the lead frame 2 and the land 3 are separated by the resin 6 on the upper surface of the BGA type resin-sealed semiconductor device, the solder balls 4 flow out of the land 3 to the lead frame 2. Nothing to do.

【００２５】以上により、本実施形態のＢＧＡ型樹脂封
止半導体装置によれば、機械的強度を損なうことなく、
端子間のピッチを狭められる。 （第２の実施形態）図３に第２の実施形態のＢＧＡ型樹
脂封止半導体装置の一部の概略断面図を示す。As described above, according to the BGA-type resin-sealed semiconductor device of the present embodiment, without impairing the mechanical strength,
The pitch between terminals can be reduced. (Second Embodiment) FIG. 3 is a schematic sectional view of a part of a BGA type resin-sealed semiconductor device according to a second embodiment.

【００２６】リードフレーム１２を封止する樹脂１６に
形成された凹部２８の底面は、もともと図５に示した従
来のＢＧＡ型樹脂封止半導体装置に用いられた大きい半
田ボール２０４に対応する大ランド部１３ｂであった
が、これを大ランド部１３ｂよりも小径の小ランド部１
３ａとし、その周囲をランド周辺ハーフエッチ部１８と
したものである。The bottom surface of the concave portion 28 formed in the resin 16 for sealing the lead frame 12 has a large land corresponding to the large solder ball 204 originally used in the conventional BGA type resin sealed semiconductor device shown in FIG. The small land portion 1 has a smaller diameter than the large land portion 13b.
3a, and the periphery thereof is a land peripheral half-etched portion 18.

【００２７】このように本実施形態は、図５に示した機
械的強度の確保された、凹部の形成された従来のＢＧＡ
型樹脂封止半導体装置の製造に用いられる樹脂封止用の
金型を変更することなく、半田ボール１４の縮小化に対
応することができる。As described above, in the present embodiment, the conventional BGA in which the concave portion is formed, which has the mechanical strength shown in FIG.
The size of the solder ball 14 can be reduced without changing the mold for resin sealing used for manufacturing the mold resin-sealed semiconductor device.

【００２８】[0028]

【発明の効果】以上説明したように本発明によれば、リ
ードフレームの、半田ボールがのせられるランド部の周
辺にのみ溝が形成されているので、リードフレームの薄
肉化が最小限度に抑えられる。このため、リードフレー
ムとランド部との絶縁処理によるＢＧＡ型樹脂封半導体
装置の機械的強度の低下を抑制できる。As described above, according to the present invention, since the groove is formed only around the land portion of the lead frame on which the solder ball is placed, the thickness of the lead frame can be minimized. . For this reason, it is possible to suppress a decrease in the mechanical strength of the BGA-type resin-sealed semiconductor device due to the insulation treatment between the lead frame and the land.

【００２９】また、ランド部とランド部以外のリードフ
レームとの絶縁は溝を樹脂で埋めることによりなされる
ため、ランド部のみを露出させてランド部以外のリード
フレームを封止することで絶縁を行うような形状の樹脂
を成型するための金型を必要としない。このため、ラン
ド部、すなわち、端子間の配列ピッチが金型の加工限界
に左右されなくなり、よって端子間のピッチを狭めるこ
とができる。Since the land and the lead frame other than the land are insulated by filling the groove with resin, the insulation is achieved by exposing only the land and sealing the lead frame other than the land. There is no need for a mold for molding a resin having the shape to be performed. For this reason, the land portion, that is, the arrangement pitch between the terminals is not affected by the processing limit of the mold, so that the pitch between the terminals can be narrowed.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施形態のＢＧＡ型樹脂封止半
導体装置の概略断面図である。FIG. 1 is a schematic sectional view of a BGA type resin-sealed semiconductor device according to a first embodiment of the present invention.

【図２】図１に示したＢＧＡ型樹脂封止半導体装置の上
面図である。FIG. 2 is a top view of the BGA type resin-sealed semiconductor device shown in FIG.

【図３】本発明の第２の実施形態のＢＧＡ型樹脂封止半
導体装置の一部の概略断面図である。FIG. 3 is a schematic sectional view of a part of a BGA type resin-sealed semiconductor device according to a second embodiment of the present invention.

【図４】従来のＢＧＡ型樹脂封止半導体装置の構造を説
明する概略断面図である。FIG. 4 is a schematic sectional view illustrating the structure of a conventional BGA-type resin-sealed semiconductor device.

【図５】従来の別のＢＧＡ型樹脂封止半導体装置の構造
を説明する概略断面図である。FIG. 5 is a schematic sectional view illustrating the structure of another conventional BGA-type resin-sealed semiconductor device.

【図６】樹脂に凹部を形成するための凸部を有しない金
型により作製された、ハーフエッチ処理が施されていな
いリードフレームを有するＢＧＡ型樹脂封止半導体装置
の上面図である。FIG. 6 is a top view of a BGA-type resin-sealed semiconductor device having a lead frame that has not been subjected to a half-etching process and is manufactured by using a mold having no convex portion for forming a concave portion in a resin.

【図７】図６に示したＢＧＡ型樹脂封止半導体装置を矢
印Ａ方向から見た図である。FIG. 7 is a view of the BGA type resin-sealed semiconductor device shown in FIG.

【符号の説明】[Explanation of symbols]

１ 半導体チップ ２、１２ リードフレーム ３ ランド部 ３ａ 小ランド部 ３ｂ 大ランド部 ４、１４ 半田ボール ５ ワイヤ ６、１６ 樹脂 ７ テープ ８、１８ ランド周辺ハーフエッチ部 ２８ 凹部 DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2, 12 Lead frame 3 Land part 3a Small land part 3b Large land part 4, 14 Solder ball 5 Wire 6, 16 Resin 7 Tape 8, 18 Land periphery half-etch part 28 Depression

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/12 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 23/50 H01L 23/12

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 半導体チップと、 前記半導体チップの上面に設けられ、かつ、前記半導体
チップと電気的に接続された、並列に配置されるととも
に周囲に溝が形成された複数のランド部を有するリード
フレームと、 前記ランド部にのせられる半田ボールと、 前記半導体チップを封止し、かつ、前記溝を埋める、前
記半田ボールがのらない特性を有する樹脂と、を有する
ＢＧＡ型樹脂封止半導体装置。1. A semiconductor chip, comprising: a plurality of lands provided on an upper surface of the semiconductor chip and electrically connected to the semiconductor chip, arranged in parallel and formed with a groove around the land. A BGA-type resin-sealed semiconductor, comprising: a lead frame; a solder ball placed on the land portion; and a resin that seals the semiconductor chip and fills the groove, and has a property that the solder ball does not ride. apparatus. 【請求項２】 前記ランド部以外の前記リードフレーム
が前記樹脂により封止されている請求項１に記載のＢＧ
Ａ型樹脂封止半導体装置。2. The BG according to claim 1, wherein the lead frame other than the land portion is sealed with the resin.
A-type resin-sealed semiconductor device. 【請求項３】 前記ランド部の配列ピッチは０．６５ｍ
ｍ以下である請求項１または２に記載のＢＧＡ型樹脂封
止半導体装置。3. The arrangement pitch of the land portions is 0.65 m.
The BGA type resin-sealed semiconductor device according to claim 1, wherein m is equal to or less than m. 【請求項４】 前記溝は前記ランド部の外周から０．４
ｍｍ以内の範囲に形成されている請求項１ないし３のい
ずれか１項に記載のＢＧＡ型樹脂封止半導体装置。4. The groove is 0.4 mm from the outer periphery of the land.
The BGA type resin-sealed semiconductor device according to claim 1, wherein the BGA type resin-sealed semiconductor device is formed within a range of not more than mm. 【請求項５】 前記溝はハーフエッチ処理により形成さ
れる請求項１ないし４のいずれか１項に記載のＢＧＡ型
樹脂封止半導体装置。5. The BGA type resin-sealed semiconductor device according to claim 1, wherein said groove is formed by a half-etching process. 【請求項６】 前記ランド部の表面と前記樹脂の表面と
は平坦である請求項１ないし５のいずれか１項に記載の
ＢＧＡ型樹脂封止半導体装置。6. The BGA type resin-sealed semiconductor device according to claim 1, wherein a surface of said land portion and a surface of said resin are flat.
JP35633698A 1998-12-15 1998-12-15 BGA type resin encapsulated semiconductor device Expired - Fee Related JP3104695B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35633698A JP3104695B2 (en) 1998-12-15 1998-12-15 BGA type resin encapsulated semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35633698A JP3104695B2 (en) 1998-12-15 1998-12-15 BGA type resin encapsulated semiconductor device

Publications (2)

Publication Number Publication Date
JP2000183269A JP2000183269A (en) 2000-06-30
JP3104695B2 true JP3104695B2 (en) 2000-10-30

Family

ID=18448530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35633698A Expired - Fee Related JP3104695B2 (en) 1998-12-15 1998-12-15 BGA type resin encapsulated semiconductor device

Country Status (1)

Country Link
JP (1) JP3104695B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014047434A (en) * 2012-08-30 2014-03-17 Gunze Ltd Foot cover

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10034006A1 (en) * 2000-07-07 2002-01-24 Infineon Technologies Ag Carrier matrix with bond channel for integrated semiconductors and process for their production
JP4357728B2 (en) * 2000-09-29 2009-11-04 大日本印刷株式会社 Resin-sealed semiconductor device
JP4467903B2 (en) * 2003-04-17 2010-05-26 大日本印刷株式会社 Resin-sealed semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014047434A (en) * 2012-08-30 2014-03-17 Gunze Ltd Foot cover

Also Published As

Publication number Publication date
JP2000183269A (en) 2000-06-30

Similar Documents

Publication Publication Date Title
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US5854512A (en) High density leaded ball-grid array package
KR100498488B1 (en) Stacked semiconductor package and fabricating method the same
US6876087B2 (en) Chip scale package with heat dissipating part
JPH1012769A (en) Semiconductor device and its manufacture
US20080308951A1 (en) Semiconductor package and fabrication method thereof
JP2959480B2 (en) Semiconductor device and manufacturing method thereof
US6344687B1 (en) Dual-chip packaging
US20040021231A1 (en) Semiconductor device and its manufacturing method
KR19990085107A (en) Semiconductor chip package and manufacturing method
JP3104695B2 (en) BGA type resin encapsulated semiconductor device
JP2003197846A (en) Lead frame and semiconductor device using the same
JPH11297917A (en) Semiconductor device and its manufacture
JPH08115941A (en) Semiconductor device
KR100891649B1 (en) Method of manufacturing semiconductor package
US11916090B2 (en) Tapeless leadframe package with exposed integrated circuit die
JP2518575B2 (en) Semiconductor chip encapsulation method
KR0173930B1 (en) Ball grid array for lead frame
JPS5986251A (en) Leadframe for resin-sealed semiconductor device
JPH11260996A (en) Optical semiconductor device and manufacture thereof
KR19990034731A (en) Lead-on chip lead frames and packages using them
KR100384335B1 (en) A semiconductor packages and manufacturing method for it
KR950010866B1 (en) Surface mounting type semiconductor package
JP2755719B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2002368184A (en) Multi-chip semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees