KR20000013287A - 반도체 장치의 비어 콘택 형성방법 - Google Patents

반도체 장치의 비어 콘택 형성방법 Download PDF

Info

Publication number
KR20000013287A
KR20000013287A KR1019980032050A KR19980032050A KR20000013287A KR 20000013287 A KR20000013287 A KR 20000013287A KR 1019980032050 A KR1019980032050 A KR 1019980032050A KR 19980032050 A KR19980032050 A KR 19980032050A KR 20000013287 A KR20000013287 A KR 20000013287A
Authority
KR
South Korea
Prior art keywords
layer
tin
forming
lower metal
via contact
Prior art date
Application number
KR1019980032050A
Other languages
English (en)
Inventor
박지순
정주혁
서태욱
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980032050A priority Critical patent/KR20000013287A/ko
Publication of KR20000013287A publication Critical patent/KR20000013287A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

다층 배선 구조를 갖는 반도체 장치의 비어 콘택 형성방법이 개시되어 있다. 절연층이 형성되어 있는 반도체 기판의 상부에 알루미늄(Al)을 증착하여 하부 금속 배선층을 형성한다. 하부 금속 배선층의 상부에 Ti/TiN으로 이루어진 캡핑층을 형성한다. 캡핑층의 상부에 층간 절연막을 형성한다. TiN 캡핑층의 중간까지 층간 절연막 및 캡핑층을 식각하여 하부 금속 배선층의 표면 일부위를 노출시키는 비어 홀을 형성한다. 결과물 상에 Ti/TiN으로 이루어진 장벽 금속층을 형성한다. 장벽 금속층의 상부에 비어 홀을 매립할 수 있을 정도의 두께로 텅스텐(W)을 증착하여 비어 콘택을 형성한다. 캡핑층 및 장벽 금속층을 형성하는 단계들에서 Ti/TiN 층의 스트레스를 변화시킴으로써 비어 콘택의 하부에서 적층 막들 간의 박리 현상이나 하부 금속 배선층의 돌출 현상을 방지할 수 있다.

Description

반도체 장치의 비어 콘택 형성방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 다층 배선 구조에 있어서 비어 콘택의 하부에 적층된 막들 간의 스트레스 차이에 의해 발생하는 막들 간의 박리 현상이나 하부 금속 배선층의 돌출 현상을 방지할 수 있는 반도체 장치의 비어 콘택 형성방법에 관한 것이다.
반도체 장치가 소형화 및 경량화되는 추세에 따라 그 디자인-룰(design rule)이 감소하면서 배선에 의한 RC 지연이 동작 속도를 결정하는 중요한 요인으로 등장하고 있다. 이에 따라 다층 배선 구조가 실용화되고 있는데, 이러한 다층 배선 구조를 형성하는 가장 일반적인 방법은 각각의 금속 배선층으로 스퍼터링 방식으로 증착하는 알루미늄(Al)을 사용하고 배선층들 간의 전기적 통로를 형성하는 비어 콘택은 텅스텐 플러그 공정을 사용하는 것이다.
한편, 금속 배선층을 형성하기 위한 사진 공정시 하부 기판의 단차 부위에서 배선층의 반사도가 증가하게 된다. 따라서, 빛의 난반사가 발생하여 금속 배선층들 간에 금속 브지리(metal bridge)가 발생하는 등의 콘택 불량이 초래될 수 있으므로, 이를 방지하기 위하여 금속 배선층의 상부에 반사 방지층(anti-reflection layer)으로서, 티타늄 나이트라이드(TiN)로 이루어진 캡핑층을 형성하는 방법이 주로 사용되고 있다.
도 1은 종래 방법에 의한 TiN 캡핑층을 사용하는 반도체 장치의 비어 콘택 구조를 도시한 단면도이다.
도 1을 참조하면, 소정의 회로 패턴들이 형성되어 있는 반도체 기판(도시하지 않음)의 상부에 절연층(12)이 형성되고, 절연층(12)의 상부에 알루미늄(Al)으로 이루어진 하부 금속 배선층(14) 및 TiN으로 이루어진 캡핑층(16)이 순차적으로 적층되어 있다. 캡핑층(16)의 상부에는 산화물과 같은 절연 물질로 이루어진 층간 절연막(intermetal dielectric film; IMD)(18)이 형성되어 있다. 하부 금속 배선층(14)의 표면 일부위를 노출시키는 비어 홀(20)이 층간 절연막(18) 및 캡핑층(16)을 관통하여 제공되어 있다.
그러나 상술한 종래 방법에 의하면, 비어 홀(20)을 형성하기 위한 식각 공정 후 세정 공정을 실시할 때 하부 금속 배선층(14)을 구성하는 알루미늄의 결정립계(grain boundary)를 통해 확산되는 약액, 예컨대 NH4OH + CH3COOH + H2Oz에 의해 하부 금속 배선층(14)이 손상되는 소위 "블랙 비어(black via)" 현상이 발생한다.
이에 따라, 이러한 블랙 비어 현상을 해결할 수 있는 방법으로서, 도 2에 도시한 바와 같이 반사 방지층으로서 티타늄(Ti)/티타늄 나이트라이드(TiN) 캡핑층을 형성하고 비어 홀의 식각을 TiN 캡핑층의 중간까지만 진행하는 VEST(via etch stop on TiN) 공정이 사용되고 있다.
도 2를 참조하면, 소정의 회로 패턴들이 형성되어 있는 반도체 기판(도시하지 않음)의 상부에 절연층(50)이 형성되고, 절연층(50)의 상부에 알루미늄(Al)으로 이루어진 하부 금속 배선층(52)이 형성된다. 하부 금속 배선층(52)의 상부에는 Ti층(53)과 TiN층(54)이 적층된 캡핑층(55)이 형성된다. 캡핑층(16)의 상부에는 산화물과 같은 절연 물질로 이루어진 층간 절연막(56)이 형성된다. 하부 금속 배선층(52)의 표면 일부위를 노출시키는 비어 홀(62)이 층간 절연막(56) 및 캡핑층(55)을 관통하여 제공된다. 층간 절연막(56)의 상부에는 Ti층(57)과 TiN층(58)이 적층된 장벽 금속층(59)이 형성된다. 장벽 금속층(59)의 상부에는 비어 홀(62)을 매립하도록 텅스텐(W)층이 증착되어 비어 콘택(60)이 형성된다.
그러나 상술한 종래의 VEST 공정에 의하면, 비어 콘택(60)의 하부에서 적층 막들 간의 스트레스 차이에 의해 Ti/TiN 캡핑층(55)과 Ti/TiN 장벽 금속층(59)의 계면에서 막들 간의 박리 현상 및 Al 하부 금속 배선층(52)의 돌출 현상이 발생한다. 이를 도 3을 참조하여 보다 상세히 설명하면 다음과 같다.
도 3을 참조하면, 종래의 VEST 공정을 적용한 비어 콘택 형성방법에 의하면, 비어 콘택(60) 하부의 적층 구조가 Al층(52)/Ti층(53)/TiN층(54)/Ti층(57)/TiN층(58)/W층(60)으로 구성된다. 여기서, 상기 Ti/TiN층(53,54,57,58)들은 응축 스트레스(compressive stress)를 가지고 상기 층들의 상·하부층인 Al층(52)과 W층(60)은 신장 스트레스(tensile sress)를 갖게 되는데, 이러한 상반된 방향의 스트레스는 비어 콘택(60)의 하부에 집중된다. 따라서, 비어 콘택(60)을 형성하기 위해 텅스텐층을 증착할 때 약 430℃의 증착 온도의 영향으로 비어 콘택(60)의 하부에서 Al층(52)의 국부적인 돌출 현상이 발생한다.
또한, Ti/TiN 장벽 금속층(59)과 텅스텐층(60)은 접착력이 우수하기 때문에 상대적으로 접착력이 약한 Ti/TiN 캡핑층(55)과 Ti/TiN 장벽 금속층(59)의 계면에서 스트레스 차이에 의한 막들 간의 박리 현상이 발생하게 된다.
따라서, 본 발명의 목적은 다층 배선 구조에 있어서 비어 콘택의 하부에 적층된 막들 간의 스트레스 차이에 의해 발생하는 막들 간의 박리 현상이나 하부 금속 배선층의 돌출 현상을 방지할 수 있는 반도체 장치의 비어 콘택 형성방법을 제공하는데 있다.
도 1은 종래 방법에 의한 반도체 장치의 비어 콘택 구조를 도시한 단면도.
도 2는 종래의 다른 방법에 의한 반도체 장치의 비어 콘택 구조를 도시한 단면도.
도 3은 도 2에 도시한 비어 콘택 구조에서의 스트레스 현상을 설명하기 위한 단면도.
도 4 내지 도 6은 본 발명에 의한 반도체 장치의 비어 콘택 형성방법을 설명하기 위한 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
102 : 절연층 104 : 하부 금속 배선
107 : 캡핑층 108 : 층간 절연막
109 : 비어 홀 112 : 장벽 금속층
114 : 비어 콘택
상기 목적을 달성하기 위하여 본 발명은, 절연층이 형성되어 있는 반도체 기판의 상부에 알루미늄(Al)을 증착하여 하부 금속 배선층을 형성하는 단계; 상기 하부 금속 배선층의 상부에 Ti/TiN으로 이루어진 캡핑층을 형성하는 단계; 상기 캡핑층의 상부에 층간 절연막을 형성하는 단계; 상기 TiN층의 중간까지 상기 층간 절연막 및 캡핑층을 식각하여 상기 하부 금속 배선층의 표면 일부위를 노출시키는 비어 홀을 형성하는 단계: 상기 결과물 상에 Ti/TiN으로 이루어진 장벽 금속층을 형성하는 단계; 및 상기 장벽 금속층의 상부에 상기 비어 홀을 매립할 수 있을 정도의 두께로 텅스텐(W)을 증착하여 비어 콘택을 형성하는 단계를 구비하며, 상기 캡핑층 및 장벽 금속층을 형성하는 단계들에서 상기 Ti/TiN 층의 스트레스를 변화시키는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
바람직하게는, 상기 Ti/TiN 층의 스트레스를 변화시키는 방법으로 상기 TiN층을 증착할 때 질소가 풍부한 TiN의 조성을 갖게 한다.
바람직하게는, 상기 Ti/TiN 층의 스트레스를 변화시키는 방법으로 상기 Ti/TiN 층을 증착한 후 열처리를 실시한다.
상술한 바와 같이 본 발명에 의하면, 다층 배선 구조에 있어서 비어 콘택의 하부에 적층되는 Ti/TiN 캡핑층 및 Ti/TiN 장벽 금속층의 증착 조건을 변경하거나 증착 후 열처리를 실시함으로써 상기 Ti/TiN 층의 스트레스를 변화시킨다. 따라서, TiN층의 스트레스를 완화시키거나 스트레스의 방향성을 그 상·하부층인 알루미늄층 및 텅스텐층과 같게 만들어 줌으로써 적층 막들 간의 박리 현상이나 하부 금속 배선층의 돌출 현상을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 4 내지 도 6은 본 발명에 의한 반도체 장치의 비어 콘택 형성방법을 설명하기 위한 단면도들이다.
도 4는 캡핑층(107) 및 층간 절연막(108)을 형성하는 단계를 도시한다. 소정의 회로 패턴들이 형성되어 있는 반도체 기판(도시하지 않음)의 상부에 절연층(102)을 형성한 후, 그 상부에 알루미늄을 스퍼터링 방법으로 증착하여 하부 금속 배선층(104)을 형성한다. 이어서, 하부 금속 배선층(104)의 상부에 Ti층(105) 및 TiN층(106)을 스퍼터링 방법이나 화학 기상 증착(CVD) 방법으로 순차적으로 증착하여 캡핑층(107)을 형성한다. 여기서, 상기 TiN층(106)을 증착할 때 아르곤(Ar) 가스에 대한 질소(N2) 가스의 상대략을 증가시켜 질소가 풍부한 TiN, 즉 TiNx (x≥1)의 조성을 갖도록 함으로써 TiN층(106)의 스트레스 값을 낮춘다. 또한, 상기 TiN층(106)을 증착한 후 RTP를 이용한 열처리를 실시하여 상기 TiN층(106)의 스트레스를 응축 스트레스에서 신장 스트레스로 변환시킬 수 있다.
이어서, 캡핑층(107)의 상부에 산화물과 같은 절연 물질을 화학 기상 증착(CVD) 방법에 의해 증착하여 층간 절연막(108)을 형성한다.
도 5는 비어 홀(109)을 형성하는 단계를 도시한다. 사진식각 공정으로 층간 절연막(108) 및 캡핑층(107)을 식각하여 하부 금속 배선층(104)의 표면 일부위를 노출시키는 비어 홀(109)을 형성한다. 이때, 상기 비어 홀(109)은 캡핑층(107) 중에서 TiN층(106)의 중간까지 형성되도록 한다.
도 6은 장벽 금속층(112) 및 비어 콘택(114)을 형성하는 단계를 도시한다. 상기 비어 홀(109)이 형성된 결과물의 상부에 Ti층(110) 및 TiN층(111)을 스퍼터링 방법이나 화학 기상 증착(CVD) 방법으로 순차적으로 증착하여 장벽 금속층(112)을 형성한다. 여기서, 상기 TiN층(111)을 증착할 때 아르곤(Ar) 가스에 대한 질소(N2) 가스의 상대략을 증가시켜 질소가 풍부한 TiN, 즉 TiNx (x≥1)의 조성을 갖도록 함으로써 TiN층(111)의 스트레스 값을 낮춘다. 또한, 상기 TiN층(111)을 증착한 후 RTP를 이용한 열처리를 실시하여 상기 TiN층(111)의 스트레스를 응축 스트레스에서 신장 스트레스로 변환시킬 수 있다.
이어서, 상기 장벽 금속층(112)이 형성된 결과물의 상부에 텅스텐을 화학 기상 증착(CVD) 방법에 의해 상기 비어 홀(109)을 충분히 매립시킬 수 있을 정도의 두께로 증착하여 비어 콘택(114)을 형성한다. 그리고, 도시하지는 않았으나, 화학 물리적 연마(CMP) 방법에 의해 상기 층간 절연막(108)의 표면이 노출될 때까지 비어 콘택(114)을 식각한다.
상술한 바와 같이 본 발명에 의하면, 다층 배선 구조에 있어서 비어 콘택의 하부에 적층되는 Ti/TiN 캡핑층 및 Ti/TiN 장벽 금속층의 증착 조건을 변경하거나 증착 후 열처리를 실시함으로써 상기 Ti/TiN 층의 스트레스를 변화시킨다. 따라서, TiN층의 스트레스를 완화시키거나 스트레스의 방향성을 그 상·하부층인 알루미늄층 및 텅스텐층과 같게 만들어 줌으로써 적층 막들 간의 박리 현상이나 하부 금속 배선층의 돌출 현상을 방지할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

  1. 절연층이 형성되어 있는 반도체 기판의 상부에 알루미늄(Al)을 증착하여 하부 금속 배선층을 형성하는 단계;
    상기 하부 금속 배선층의 상부에 티타늄(Ti)/티타늄 나이트라이드(TiN)으로 이루어진 캡핑층을 형성하는 단계;
    상기 캡핑층의 상부에 층간 절연막을 형성하는 단계;
    상기 TiN층의 중간까지 상기 층간 절연막 및 캡핑층을 식각하여 상기 하부 금속 배선층의 표면 일부위를 노출시키는 비어 홀을 형성하는 단계:
    상기 결과물 상에 Ti/TiN으로 이루어진 장벽 금속층을 형성하는 단계; 및
    상기 장벽 금속층의 상부에 상기 비어 홀을 매립할 수 있을 정도의 두께로 텅스텐(W)을 증착함으로써 비어 콘택을 형성하는 단계를 구비하며,
    상기 캡핑층 및 장벽 금속층을 형성하는 단계들에서 상기 Ti/TiN 층의 스트레스를 변화시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 Ti/TiN 층의 스트레스를 변화시키는 방법으로 상기 TiN층을 증착할 때 질소가 풍부한 TiN의 조성을 갖게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 Ti/TiN 층의 스트레스를 변화시키는 방법으로 상기 Ti/TiN 층을 증착한 후 열처리를 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019980032050A 1998-08-06 1998-08-06 반도체 장치의 비어 콘택 형성방법 KR20000013287A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980032050A KR20000013287A (ko) 1998-08-06 1998-08-06 반도체 장치의 비어 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980032050A KR20000013287A (ko) 1998-08-06 1998-08-06 반도체 장치의 비어 콘택 형성방법

Publications (1)

Publication Number Publication Date
KR20000013287A true KR20000013287A (ko) 2000-03-06

Family

ID=19546618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032050A KR20000013287A (ko) 1998-08-06 1998-08-06 반도체 장치의 비어 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR20000013287A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705949B1 (ko) * 2001-12-18 2007-04-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 및 그 형성 방법
US9293410B2 (en) 2013-11-29 2016-03-22 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705949B1 (ko) * 2001-12-18 2007-04-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 및 그 형성 방법
US9293410B2 (en) 2013-11-29 2016-03-22 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US6255217B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
KR20030055135A (ko) 반도체 장치 및 그 제조 방법
US6413863B1 (en) Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
US5688718A (en) Method of CVD TiN barrier layer integration
US6649512B1 (en) Method for improving adhesion of a low k dielectric to a barrier layer
US6355554B1 (en) Methods of forming filled interconnections in microelectronic devices
KR20000013287A (ko) 반도체 장치의 비어 콘택 형성방법
US7622331B2 (en) Method for forming contacts of semiconductor device
US6544882B1 (en) Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits
KR20000059312A (ko) 반도체 장치의 콘택 형성 방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100367487B1 (ko) 반도체소자의 제조방법
KR100189967B1 (ko) 반도체장치의 다층배선 형성방법
KR20010003789A (ko) 반도체 소자의 층간 절연막 형성 방법
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
KR100588666B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2003037080A (ja) 半導体素子用の金属配線の後処理方法
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100265837B1 (ko) 반도체장치의장벽금속막형성방법
KR100702803B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR970030375A (ko) 반도체 기판상에 다층 상호 접속패턴을 제조하는 방법
KR0127689B1 (ko) 다층 금속배선 형성방법
KR100566315B1 (ko) 반도체 소자의 배선 형성 방법
KR100450238B1 (ko) 반도체 소자 제조 방법
KR20080061013A (ko) 반도체 소자의 다층금속배선 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination