KR20000012369U

KR20000012369U - Memory devices

Info

Publication number: KR20000012369U
Application number: KR2019980025320U
Authority: KR
Inventors: 전병득
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-12-17
Filing date: 1998-12-17
Publication date: 2000-07-05

Abstract

본 고안은 별도의 패드(Pad)인 다수개의 DQM(Data Output Mask) 패드를 사용하지 않고 퍼-바이트 마스킹(Per-byte Masking)을 하기 위한 메모리 디바이스(Memory Device)에 관한 것이다.The present invention relates to a memory device for per-byte masking without using a plurality of pads (DQMs) of Data Output Masks.

본 고안의 메모리 디바이스는 어드레스 패드들을 포함한 다수개의 패드가 구성된 메모리 디바이스에 있어서, 상기 어드레스 패드들에 포함되며 해당 어드레스를 입/출력하고 기존의 버스트 스톱 기능 유지 및 퍼-바이트 마스킹을 제어하는 제 1 어드레스 패드와 상기 어드레스 패드들에 포함되며 해당 어드레스를 각각 입/출력하고 상기 제 1 어드레스 패드의 제어에 따라 특정 비트의 입/출력 라인을 각각 한 바이트씩 데이터 마스킹 하는 다수개의 제 2 어드레스 패드를 포함하여 구성됨을 특징으로 한다.The memory device of the present invention is a memory device including a plurality of pads including address pads, the first memory device being included in the address pads for inputting / outputting a corresponding address and maintaining a conventional burst stop function and controlling per-byte masking. And a plurality of second address pads included in the address pads and the address pads for inputting / outputting corresponding addresses, respectively, and data masking the input / output lines of a specific bit by one byte according to the control of the first address pad. Characterized in that configured.

Description

Memory devices

본 고안은 메모리 디바이스(Memory Device)에 관한 것으로, 특히 디바이스의 생산비용을 저하시키고 생산 효율을 향상시키는 메모리 디바이스에 관한 것이다.The present invention relates to a memory device, and more particularly to a memory device that lowers the production cost of the device and improves the production efficiency.

종래의 동기 메모리 디바이스는 도 1에서와 같이, 칼럼 어드레스(Column Address) 선택 신호인 /CAS(CAS Bar) 패드(Pad)(11) 및 해당 어드레스 데이터(Data)의 입/출력 패드인 A0 내지 A8 패드(12)를 포함한 다수개의 패드들로 구성되며 32비트(Bit)의 입/출력 라인(Line)을 갖는 메모리 디바이스에 있어서, 퍼-바이트 마스킹(Per-byte Masking)을 구현하기 위하여 바이트 단위의 데이터를 마스킹 하는 4개의 DQM(Data Output Mask) 패드(21)가 추가로 구성되어 32비트의 입/출력 라인을 상기 각각의 DQM 패드(21)가 한 바이트씩 데이터 마스킹을 한다.In the conventional synchronous memory device, as shown in FIG. 1, A0 to A8, which are / CAS (CAS Bar) pads 11, which are column address selection signals, and input / output pads of corresponding address data Data, are used. In a memory device composed of a plurality of pads including a pad 12 and having an input / output line of 32 bits, a byte unit for implementing per-byte masking Four DQM (Data Output Mask) pads 21 for masking data are further configured so that each of the DQM pads 21 masks one byte of an input / output line of 32 bits.

이때, 상기 A0 내지 A8 패드(12)는 버스트 스톱(Burst Stop)명령이 들어올 때 사용되지 않는다.At this time, the A0 to A8 pads 12 are not used when a burst stop command is received.

그러나 종래의 메모리 디바이스는 퍼-바이트 마스킹 시 별도의 패드인 다수개의 DQM 패드가 필요하기 때문에 레이아웃(Layout) 면적소요 측면에서 많은 면적이 소요되고 패키지(Package)와 모듈(Module) 제작 시에 추가 생산비용이 소요되는 문제점이 있었다.However, conventional memory devices require a large number of DQM pads, which are separate pads for per-byte masking, which requires a large area in terms of layout area and additional production in package and module manufacturing. There was a costly problem.

본 고안은 상기의 문제점을 해결하기 위해 안출한 것으로 별도의 패드인 다수개의 DQM 패드를 사용하지 않고 퍼-바이트 마스킹을 하는 메모리 디바이스를 제공하는데 그 목적이 있다.An object of the present invention is to provide a memory device that performs per-byte masking without using a plurality of DQM pads, which are separate pads, to solve the above problems.

도 1은 종래의 동기 메모리 디바이스를 나타낸 평면도1 is a plan view showing a conventional synchronous memory device

도 2는 본 고안의 실시 예에 따른 동기 메모리 디바이스를 나타낸 평면도2 is a plan view illustrating a synchronous memory device according to an embodiment of the present invention;

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

31: /CAS 패드 32: A0 내지 A3 패드31: / CAS pad 32: A0 to A3 pad

33: A4 패드 34: A5 내지 A8 패드33: A4 pad 34: A5 to A8 pad

상기와 같은 본 고안에 따른 메모리 디바이스의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a preferred embodiment of the memory device according to the present invention as follows.

도 2는 본 고안의 실시 예에 따른 동기 메모리 디바이스를 나타낸 평면도이다.2 is a plan view illustrating a synchronous memory device according to an embodiment of the present invention.

본 고안의 실시 예에 따른 동기 메모리 디바이스는 도 2에서와 같이, 칼럼 어드레스 선택 신호인 /CAS 패드(31) 및 해당 어드레스 데이터의 입/출력 패드인 A0 내지 A3 패드(32), A4 패드(33)와, A5 내지 A8 패드(34)를 포함한 다수개의 패드들로 구성되며 32비트의 입/출력 라인을 갖는 메모리 디바이스에 있어서, 별도의 패드 추가 없이 상기 버스트 스톱 명령이 들어올 때 사용되지 않았던 A0 내지 A3 패드(32)와 A4 패드(33)를 사용하여 퍼-바이트 마스킹을 구현한다.In the synchronous memory device according to the embodiment of the present invention, as shown in FIG. 2, the / CAS pad 31, which is a column address selection signal, and the A0 to A3 pad 32 and the A4 pad 33, which are input / output pads of the corresponding address data, are provided. And a memory device composed of a plurality of pads including A5 to A8 pads 34 and having 32-bit input / output lines, which are not used when the burst stop command comes in without adding a pad. Per-byte masking is implemented using A3 pad 32 and A4 pad 33.

즉, 버스트 스톱 명령인 상태에서 상기 A0 내지 A3 패드(32)와 상기 A4 패드(33)에 어드레스를 인가하는데 상기 A4 패드(33)는 하이(High) 일 때 기존의 버스트 스톱 기능을 유지하고 로우(Low) 일 때 퍼-바이트 마스킹을 하도록 제어한다.That is, the address is applied to the A0 to A3 pad 32 and the A4 pad 33 in the state of the burst stop command. When the A4 pad 33 is high, the existing burst stop function is maintained and low. (Low) Controls per-byte masking.

그리고, 상기 A4 패드(33)가 로우 일 때 32비트의 입/출력 라인을 상기 A0 내지 A3 패드(32)에서 입력되는 어드레스에 따라 각각 한 바이트씩 데이터 마스킹 한다.When the A4 pad 33 is low, data masking is performed on a 32-bit input / output line by one byte according to an address input from the A0 to A3 pads 32.

본 고안의 메모리 디바이스는 별도의 패드인 다수개의 DQM 패드를 사용하지 않고 기존에 있던 A4 패드에서 기존의 버스트 스톱 기능을 유지할 것인지 퍼-바이트 마스킹을 할 것인지를 제어하고, 32비트의 입/출력 라인을 기존에 있던 A0 내지 A3 패드에서 A4패드의 제어에 따라 각각 한 바이트씩 데이터 마스킹 하여 퍼-바이트 마스킹을 구현하므로, 레이아웃 면적소요 측면에서 소요면적이 적어지고 패키지와 모듈 제작 시에 생산비용이 추가되지 않아 디바이스의 생산비용을 저하시키고 생산 효율을 향상시키는 효과가 있다.The memory device of the present invention controls 32-bit input / output line to control whether to maintain the existing burst stop function or per-byte masking on the existing A4 pad without using a plurality of DQM pads which are separate pads. Per-byte masking is implemented by data masking one byte each from the existing A0 to A3 pads under the control of the A4 pad, which reduces the area required in terms of layout area and adds production costs when manufacturing packages and modules. Therefore, there is an effect of lowering the production cost of the device and improving the production efficiency.

Claims

A memory device configured with a plurality of pads including address pads, the memory device comprising:

A first address pad included in the address pads for inputting / outputting a corresponding address and controlling existing burst stop function and controlling per-byte masking;

And a plurality of second address pads included in the address pads and configured to input / output corresponding addresses, respectively, and to mask data by one byte of an input / output line of a specific bit under the control of the first address pad. And a memory device.