KR20000010831A - 전압-전류 변환기 - Google Patents

Abstract

본 발명의 전압-전류 변환기는 입력 전압 신호를 출력 전류 신호로 변환하면서 필터링 기능을 제공한다. 이 입력 전압 신호는 예를 들어, 반전 증폭기 및 트랜지스터에 의해 제공되는 입력 저항 및 등가 저항에 의해 중간 전류 신호로 변환된다. 도미넌트 폴을 갖는 전류 미러는 중간 전류 신호를 출력 전압 신호로 변환하여 저역 통과 필터링을 제공한다. 이 변환기는 선형 캐패시터의 사용 필요성을 제거시킴으로써 CMOS 소자에서 용이하게 구현될 수 있다.

Description

전압-전류 변환기

여러 디지탈 회로 응용 분야에서 아날로그 인터페이스가 사용된다. 전형적인 아날로그 인터페이스가 도 1에서 도시되며, 앤티-에일리어싱(anti-aliasing) 필터 및 아날로그-디지탈(A/D) 변환기를 포함한다. 아날로그 입력 전압이 앤티-에일리어싱 필터에 공급된다. 이후 필터된 전압은 A/D 변환기에 공급되어 A/D 변환기는 디지탈 출력 신호를 발생한다. 이러한 앤티-에일리어싱 필터는 아날로그 신호가 A/D 변환기에 의해 샘플될 때 고주파수 성분을 억제시켜 에일리어싱을 방지한다.

이러한 통상의 "전압 모드" 방법에서 통상 선형 캐패시터를 필요로 하지만, 현대의 CMOS 베이스라인 제조 프로세스(예를 들어, EPIC 3 및 CS11S)에서는 선형 캐패시터를 제조하는 데 필요한 이중 폴리 옵션(double poly options)은 포함되어 있지 않다. 따라서, 선형 캐패시터의 필요 조건은 프로세스 단계수를 증가시켜 비용이 상승하게 된다.

라인카드(linecard) 회로 등의 혼합-전압 응용 분야에서는, 동일 칩 상에 고 전압 및 저 전압 회로를 집적시키는 것이 비용 상 효율적이다. 고 전압 회로와 저 전압 회로 사이에서 통상의 전압 모드 인터페이스 회로를 사용하면, 고 전압 회로에서의 높은 신호 스윙(swing)에 의해 저 전압 회로의 포화 상태 방지가 제한되거나 저 전압 회로에 손상을 끼치게 된다. 그러나, 신호의 스윙을 제한시키면 고 전압 회로의 동적 범위가 감소되어 진다.

상기 단점을 극복하기 위한 대안으로서, 도 2에서 도시된 "전류 모드" 인터페이스를 사용할 수 있다. 아날로그 입력 전압은 우선 전압-전류(V/I) 변환기에 공급된다. 출력 전류는 필터를 통과하여 필터된 전류가 A/D 변환기에 공급된다. 인터페이스는 전압 대신 전류를 처리하므로, 선형 캐패시터는 필요치 않아, 처리 단계 또는 비용을 추가함이 없이 순수한 디지탈 CMOS 베이스라인 프로세스를 사용할 수 있다. 또한, V/I 변환기는 단지 전류 스윙만을 감지하도록 설계될 수 있으므로 V/I 변환기로의 입력 전압을 V/I 변환기의 공급 전압보다 임의로 크게 할 수 있다. 이러한 구성에 의해 고 전압 및 저 전압 회로를 저 비용으로 동일 칩 상에 집적시킬 수 있다.

아날로그/디지탈 인터페이스는 전압-전류 변환 능력 및 필터링 능력을 모두 포함하여 CS11S 등의 디지탈 CMOS 베이스라인 제조 프로세스를 이용하여 쉽사리 제조될 수 있는 것이 바람직할 것이다.

〈발명의 요약〉

본 발명은 필터링 기능을 갖는 전압-전류 변환기를 제공함으로써 상기 문제점들을 극복하고 다른 여러 장점들을 제공한다. 일례의 실시예에 따르면, 이 변환기는 입력 저항 R과, 입력 전압 신호 V_i를 중간 전류 신호 I_i로 변환시키되 I_i가 V_i(R+R_i)와 동일하게 되도록 하기 위한 등가 저항 R_i를 포함한다. 실시예의 변환기는 또한 적어도 두 트랜지스터와 도미넌트 폴(dominant pole)을 갖는 전류 미러(current mirror)를 포함하고, 이 전류 미러는 중간 전류 I_i로부터 출력 전류 I_o를 발생시킨다. 이 전류 미러는 (R_f+1/g_ml)^-1(C_f+C_p)^-1와 거의 동일한 폴 주파수(pole frequency) W_p룰 가지며, g_ml은 전류 미러에서 다이오드 접속된 트랜지스터의 상호 콘덕턴스(transconductance)이고, R_f는 전류 미러 트랜지스터 간의 폴 저항(pole resistance)이고, C_f는 전류 트랜지스터 중 하나의 제1 단자와 제2 단자 간의 폴 캐패시턴스이고, C_p는 전류 미러 트랜지스터로 인한 기생 캐패시턴스이다.

본 발명은 일반적으로 예를 들어, 아날로그/디지탈 인터페이스에서 사용되는 전압-전류 변환기에 관한 것이다. 특히 본 발명은 저역 통과 필터링 기능을 갖는 전압-전류 변환기를 제공한다.

동일한 부분에 대해서는 동일 참조 부호를 병기한 첨부된 도면을 참조하여 기술한 이하의 상세한 설명을 살펴봄으로써 본 발명을 완전히 이해할 수 있을 것이다.

도 1은 전압-모드 아날로그/디지탈 인터페이스의 전체 블럭 다이어그램.

도 2는 전류-모드 아날로그/디지탈 인터페이스의 전체 블럭 다이어그램.

도 3은 본 발명의 일례 실시예에 따른 저역 통과 필터링 전압-전류 변환기의 회로 다이어그램.

도 1과 도2를 비교함으로써, 입력 신호가 이미 전류가 아닌 이상 전류-모드 방식의 이점을 이용함에 있어서 추가의 성분(V/I 변환기)이 필요로 된다는 것을 인식할 수 있을 것이다. 앤티-에일리어싱 필터의 필터링 요구 조건은 일반적으로 낮은데, 오버샘플링 A/D 변환기를 포함한 응용 분야에서는 특히 그렇다. 그러므로, 본 발명에 따르면, V/I 변환기는 앤티-에일리어싱 저역 통과 필터로서 사용될 수 있다. V/I 변환기의 대역폭은 보통의 경우에는 본질적으로 높지만, 본 발명에 따라 감소되어 다음과 같은 이점을 제공하는 데, 즉 본 발명에 따른 회로를 포함한 인터페이스는 대역폭이 작기 때문에 1) V/I 변환기 내에 저역 통과 필터링을 포함하고, 2) 광대역 잡음(예를 들어, 열적 잡음)이 감소된다.

도 3에서는 V/I 변환기에 대한 일례의 회로 구성이 도시되어 있다. 변환기(10)는 입력 전압 V_i와 노드 N 간에 접속된 저항 R을 포함한다. 반전 증폭기 AMP 및 트랜지스터 M_o는 노드 N과; 트랜지스터 M₁및 M₂, 저항 R_f및 캐패시턴스 C_f를 포함한 전류 미러 간에 도시된 바와 같이 접속된다. 트랜지스터 M₁및 M₂의 소스와 캐패시턴스 C_f의 한 단자는 전압 공급 라인 V_cc에 접속되고, 바이어스 전류 I_bias는 트랜지스터 M₂의 드레인 및 노드 N으로부터 접지 라인으로 흐른다. 출력 전류 I_o는 바이어스 전류 I_bias에 의해 감소된 트랜지스터 M₂의 드레인 전류이다.

입력 전압 V_i는 저항 R을 통해 중간 전류 I_i로 직접 변환된다. 이에 대한 관계식은 다음의 수학식 1로 주어진다.

여기서 R_i는 노드 N에서의 등가 입력 저항으로서, 신호에 종속된다. 만일 R_i가 매우 작게 설계될 수 있으면, 변환 선형성에 대한 R_i의 영향은 극소화된다. 이것은 도 3에서 도시된 반전 증폭기 AMP에 의해 달성된다. 우선, 등가 입력 저항은 다음의 수학식 2와 근사된다.

여기서, g_m0는 트랜지스터 M_o의 상호 콘덕턴스이고, A는 반전 증폭기 AMP의 전압 이득이다. 따라서, 반전 증폭기 AMP의 큰 전압 이득 A는 등가 저항 R_i를 감소시킬 것이다.

상기한 바로부터 일례의 회로에서의 입력 전압 V_i에 대한 구속은 없다는 것을 알 수 있다. 또한, M_o의 소스에서의 전압 변화는 노드 N에서의 저 임피던스로 인해 매우 적다. 환언하자면, 노드 N은 가상 접지이다. 따라서, 도 3의 V/I 변환기 구성은 라인카드 회로 등의 혼합 전압 응용 분야에서 바람직하다.

출력 전류는 트랜지스터 M₁및 M₂로 이루어진 전류 미러에 의해 미러 아웃(mirrored out)된다. 통상의 전류 미러와는 달리, 저항 R_f및 캐패시터 C_f는 미러 내에 도미넌트 폴을 일부러 도입시키도록 사용된 것이다. 폴 주파수는 다음의 수학식 3으로 주어진다.

여기서, g_m1은 다이오드 접속된 트랜지스터 M₁의 상호 콘덕턴스이고, C_p는 트랜지스터 M₁및 M₂의 게이트에서의 전체 기생 캐패시턴스이다.

전류 미러에서 직렬 저항 R_f및 병렬 캐패시턴스 C_f를 사용함으로써 V/I 변환기의 대역폭이 감소되어 V/I 변환기에서 단일-폴 저역 통과 필터링 시스템을 실현할 수 있다. 통상의 전압-모드 필터에서와는 달리, 도 3의 회로 내의 트랜지스터 M₁및 M₂의 게이트에서의 전압 변동은 작아 수동 성분(passive components)의 선형성에 대한 요구가 상당히 감소된다. 그러므로, 웰 저항(well resistors) 및 게이트 캐패시터(gate capacitors)를 사용할 수 있어 표준 디지탈 COMS 제조 프로세스를 이용할 때에도 칩 면적을 상당히 감소시킬 수 있다.

요약하자면, 본 발명에 따라 V/I 변환기를 저역 통과 필터로서 사용함으로써 칩 면적 및 전력 소모를 상당히 감소시킬 수 있다. 디지탈 CMOS 공정에서 모든 구성 성분들을 실현할 수 있으므로 프로세스 비용을 극소화시킬 수 있다.

필터링 성분 R_f및 C_f는 바람직한 필터링 특성에 따라 선택될 수 있으므로 다른 적합한 성분을 사용할 수도 있다는 것에 인식해야 할 것이다.

비록 본 발명을 상기 실시예에 대해서만 기술 및 도시하였지만, 본 발명은 상기 실시예에만 한정되는 것이 아니다. 그러므로, 당업자라면 본 발명의 첨부된 청구범위 및 그들의 등가물에서 한정된 사상 및 범주를 벗어나지 않는 한 여러 변형 및 수정 실시예가 가능하다는 것은 말할 필요도 없다.

Claims (7)

1. 전압-전류 변환기에 있어서,

   입력 저항 R과, 입력 전압 신호 V_i를 중간 전류 신호 I_i로 변환시키되 I_i가 V_i(R+R_i)와 거의 동일하게 되도록 하기 위한 등가 저항 R_i와,

   적어도 두 트랜지스터와 도미넌트 폴(dominant pole)을 가지고, 상기 중간 전류 신호 I_i로부터 출력 전류 신호 I_o를 발생시키는 전류 미러

   를 포함하는 전압-전류 변환기.
2. 제1항에 있어서, 상기 전류 미러는 (R_f+1/g_ml)^-1(C_f+C_p)^-1와 거의 동일한 폴 주파수(pole frequency) W_p를 가지며, 여기서 g_ml은 상기 전류 미러 내의 상기 적어도 두 트랜지스터 중 다이오드 접속된 트랜지스터의 상호 콘덕턴스이고, R_f는 상기 적어도 두 트랜지스터 간의 폴 저항(pole resistance)이고, C_f는 상기 적어도 두 트랜지스터 중 하나의 제1 단자와 제2 단자 간의 폴 캐패시턴스(pole capacitance)이고, C_p는 상기 적어도 두 트랜지스터로 인한 기생 캐패시턴스인 전압-전류 변환기.
3. 제1항에 있어서, 상기 등가 저항 R_i는 전압 이득을 갖는 반전 증폭기와 상호 콘덕턴스를 갖는 트랜지스터로부터 발생되는 전압-전류 변환기.
4. 제3항에 있어서, 상기 등가 저항 R_i는 상기 트랜지스터의 상호 콘덕턴스에 반비례하고 상기 반전 증폭기의 전압 이득에 반비례하는 전압-전류 변환기.
5. 제1항에 있어서, 상기 도미넌트 폴은 상기 적어도 두 트랜지스터의 게이트 간에 접속된 저항과, 상기 적어도 두 트랜지스터 중 하나의 게이트와 드레인 간에 접속된 캐패시턴스에 의해 제공되는 전압-전류 변환기.
6. 제1항에 있어서, 상기 입력 저항 R 및 폴 저항 R_f는 웰(well) 저항이고, 폴 캐패시턴스 C_f는 게이트 캐패시터인 전압-전류 변환기.
7. 제1항에 있어서, 폴 저항 R_f및 폴 캐패시턴스 C_f는 상기 출력 신호 I_o의 저역 통과 필터링을 행하는 전압-전류 변환기.