KR20000008965A - Ball grid array package having a ball buffer layer and manufacturing method thereof - Google Patents

Ball grid array package having a ball buffer layer and manufacturing method thereof Download PDF

Info

Publication number
KR20000008965A
KR20000008965A KR1019980029092A KR19980029092A KR20000008965A KR 20000008965 A KR20000008965 A KR 20000008965A KR 1019980029092 A KR1019980029092 A KR 1019980029092A KR 19980029092 A KR19980029092 A KR 19980029092A KR 20000008965 A KR20000008965 A KR 20000008965A
Authority
KR
South Korea
Prior art keywords
ball
solder ball
solder
wiring board
wiring
Prior art date
Application number
KR1019980029092A
Other languages
Korean (ko)
Inventor
강사윤
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980029092A priority Critical patent/KR20000008965A/en
Publication of KR20000008965A publication Critical patent/KR20000008965A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PURPOSE: A ball grid array package having a ball buffer layer and manufacturing method thereof is provided, which uses a solder ball as an external connecting terminal and forms a ball buffer layer on a surface which the solder ball is formed. CONSTITUTION: The ball grid array package comprises: a wiring substrate having an upper surface and a lower surface; semiconductor chips (52, 112) to be populated on the upper surface of the wiring substrate; shape resins (56, 116) for seaming the semiconductor chip portion populated on the upper surface of the wiring substrate; solder balls (70, 130) to be fused on the lower surface of the wiring substrate and electrically coupled to semiconductor chips (52, 112); and ball buffer layers (18, 180) for covering the lower surface of the wring substrate and the solder ball portion adjacent to the lower surface. Therefore, the badness, which the boundary surface between the solder ball and a solder ball pad is broken by a thermal stress, can to be restrained.

Description

볼 보호층을 갖는 볼 그리드 어레이 패키지 및 그의 제조 방법(BGA package having ball buffer layer and method for manufacturing thereof)BGA package having ball buffer layer and method for manufacturing

본 발명은 반도체 칩 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 외부 접속 단자로서 솔더 볼(solder ball)을 사용하며, 솔더 볼이 형성된 면에 볼 보호층이 형성된 볼 그리드 어레이 패키지 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip package and a method of manufacturing the same, and more particularly, a ball grid array package using a solder ball as an external connection terminal and having a ball protective layer formed on a surface on which a solder ball is formed. It is about a method.

오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지(package) 조립 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; BGA) 패키지이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여, 모기판(mother board)에 대한 실장 면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점들을 갖고 있다.The trend in today's electronics industry is to make products that are lighter, smaller, faster, more versatile, more powerful and more reliable. One of the important technologies that enables the accomplishment of such a product design goal is a package assembly technology. Accordingly, one of the recently developed packages is a ball grid array (BGA) package. The BGA package has advantages in that the mounting area for the mother board can be reduced and the electrical characteristics are excellent, compared to the conventional plastic package.

BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드 프레임(lead frame) 대신에 배선기판을 사용한다. 배선기판은 반도체 칩이 접착되는 면의 반대쪽 전면(全面)을 솔더 볼(solder ball)들을 배치할 수 있는 영역으로 제공할 수 있기 때문에, 모기판에 대한 실장 밀도 면에서 유리한 점이 있다. 배선기판은 인쇄회로기판(Printed Circuit Board; PCB), 테이프 배선기판(tape trace board) 등이 사용되고 있다.Unlike conventional plastic packages, BGA packages use wiring boards instead of lead frames. Since the wiring board can provide the entire surface opposite to the surface where the semiconductor chip is bonded to the area where the solder balls can be placed, there is an advantage in terms of the mounting density of the mother board. As the wiring board, a printed circuit board (PCB), a tape trace board, and the like are used.

도 1은 종래 기술에 따른 BGA 패키지(10)를 나타내는 단면도이다. 도 1을 참조하면, BGA 패키지(10)는 인쇄회로기판(20)을 배선기판으로 사용하는 BGA 패키지로서, 인쇄회로기판(20)의 상부면에 반도체 칩(12)이 실장되고, 반도체 칩(12)과 인쇄회로기판의 상부 배선층(27; top trace layer)은 본딩 와이어(14; bonding wire)에 의해 전기적으로 연결된다. 인쇄회로기판(20) 상의 반도체 칩(12)과, 본딩 와이어(14)는 성형 수지(16; mold resin)에 의해 봉합된다. 그리고, 상부 배선층(27)과 내부 배선층(26; inner trace layer)으로 연결된 솔더 볼 패드(24; solder ball pad)에 솔더 볼(30)이 융착된 구조를 갖는다. 한편, 솔더 볼(30)이 부착되는 솔더 볼 패드(24)와, 본딩 와이어(14)가 본딩되는 상부 배선층(27) 부분을 제외한 인쇄회로기판(20)의 전면에 솔더 레지스트(28; solder resist)가 도포되어 있다. 도면부호 22는 기판 몸체(substrate body)를 가리키며, 인쇄회로기판(20)의 상부면에 도포된 솔더 레지스트의 도시는 생략하였다.1 is a cross-sectional view showing a BGA package 10 according to the prior art. Referring to FIG. 1, the BGA package 10 is a BGA package using a printed circuit board 20 as a wiring board, and the semiconductor chip 12 is mounted on an upper surface of the printed circuit board 20. 12 and the top trace layer 27 of the printed circuit board are electrically connected by a bonding wire 14. The semiconductor chip 12 and the bonding wire 14 on the printed circuit board 20 are sealed by a mold resin 16. The solder ball 30 is fused to the solder ball pad 24 connected to the upper wiring layer 27 and the inner trace layer 26. Meanwhile, a solder resist 28 is formed on the entire surface of the printed circuit board 20 except for the solder ball pad 24 to which the solder balls 30 are attached and the portion of the upper wiring layer 27 to which the bonding wires 14 are bonded. ) Is applied. Reference numeral 22 denotes a substrate body, and the illustration of the solder resist applied to the upper surface of the printed circuit board 20 is omitted.

이와 같은 구조를 갖는 BGA 패키지(10)가 모기판(40)에 면실장된 상태가 도 2에 도시되어 있다. 도 2를 참조하면, BGA 패키지의 솔더 볼(30)은 그들에 각기 대응되는 모기판의 기판 패드(42)에 정렬되어 안착된 상태에서 리플로우 솔더(reflow solder) 공정에 의해 융착된다. 도 2에서는 BGA 패키지 중에서 솔더 볼(30)이 융착된 인쇄회로기판(20) 부분만을 도시하였다. 통상적으로 모기판(40) 또한 인쇄회로기판(20)과 같이 기판 몸체(44)와, 기판 몸체(44)에 형성된 기판 패드(42)를 포함한 배선 패턴층으로 구성된다.A state in which the BGA package 10 having such a structure is surface mounted on the mother substrate 40 is shown in FIG. 2. Referring to FIG. 2, the solder balls 30 of the BGA package are fused by a reflow solder process in a state of being aligned with and seated on the substrate pads 42 of the mother substrate corresponding thereto. 2 illustrates only a portion of the printed circuit board 20 in which the solder balls 30 are fused in the BGA package. Typically, the mother substrate 40 also includes a wiring pattern layer including a substrate body 44 and a substrate pad 42 formed on the substrate body 44, like the printed circuit board 20.

이와 같은 구조를 갖는 BGA 패키지는 입출력단자의 증가에 따라서 솔더 볼의 크기가 점차적으로 작아지고, 솔더 볼 사이의 간격이 점차적으로 좁아지는 경향으로 발전하고 있다. 그런데, 인쇄회로기판(20)의 기판 몸체(22)가 솔더 볼(30)에 비하여 열팽창 계수가 크기 때문에, 솔더 볼(30)을 기판 패드(42)에 납땜할 때 공급되는 열은 솔더 볼(30)과 솔더 볼 패드(24) 사이의 결합된 부분 즉, 경계면(23)에 열적 스트레스(thermal stress)를 작용하여 솔더 볼(30)과 솔더 볼 패드(24)의 경계면(23)이 깨지는 불량이 발생될 수 있다. 특히, 솔더 볼의 크기가 작을수록 솔더 볼과 솔더 볼 패드의 경계면에 작용하는 열적 스트레스의 강도가 크기 때문에, 경계면(23)이 깨지는 불량이 발생될 수 있다. 특히, 인쇄회로기판의 외각으로 갈수록 열팽창에 따른 열응력이 점차적으로 증가하므로 경계면(23)이 깨지는 불량이 발생될 발생율은 더욱 높아진다.The BGA package having such a structure is developing with the tendency that the solder ball size gradually decreases as the input / output terminals increase, and the gap between the solder balls gradually decreases. However, since the thermal expansion coefficient of the substrate body 22 of the printed circuit board 20 is larger than that of the solder balls 30, the heat supplied when the solder balls 30 are soldered to the substrate pads 42 is the solder balls ( 30) and a defect in which the interface 23 between the solder ball 30 and the solder ball pad 24 is broken by applying a thermal stress to the bonded portion between the solder ball pad 24, that is, the interface 23. This may occur. In particular, the smaller the size of the solder ball, the greater the strength of the thermal stress applied to the interface between the solder ball and the solder ball pad, the failure that the interface 23 is broken may occur. In particular, since the thermal stress due to thermal expansion gradually increases toward the outer surface of the printed circuit board, the incidence rate at which the boundary 23 is broken is increased.

이와 같은 모기판의 실장 환경에서의 불량은 패키지의 신뢰성 테스트, 특히 온도 순환 테스트(temperature cycling test)를 통하여 확인할 수 있다. 온도 순환 테스트는 -65℃, 25℃, 150℃ 사이의 온도 변화의 반복에 대하여 반도체 제품이 충분히 견딜 수 있는가를 확인하는 테스트로서, 온도 변화에 따른 구성 요소 또는 구성 요소 사이의 결합된 부분이 열적 스트레스에 의한 열팽창, 수축에 의해 균열되거나 벗겨지지 않는지를 확인하는 테스트이다. 즉, 구성 요소 사이의 결합 구조가 취약한 부분 예를 들면, 솔더 볼과 솔더 볼 패드의 경계면이 온도 순화 테스트에서 가해지는 열적 스트레스로 인하여 솔더 볼과 솔더 볼 패드의 경계면이 깨지는 것을 확인할 수 있다.Such defects in the mounting environment of the mother substrate can be confirmed through a reliability test of the package, particularly a temperature cycling test. The temperature cycling test is a test to verify that the semiconductor product can withstand the repetition of the temperature change between -65 ° C, 25 ° C, and 150 ° C. It is a test to confirm that it is not cracked or peeled off by thermal expansion and contraction. In other words, it can be seen that the interface between the solder ball and the solder ball pad is weak due to thermal stress applied in the temperature acclimation test.

이러한 솔더 볼과 솔더 볼 패드의 경계면이 깨지는 불량은 솔더 볼의 높이를 올리거나, 인쇄회로기판과 모기판 사이에 에폭시 계열의 성형 수지를 완전히 충진시킴으로써 충분히 완화시킬 수 있다. 그러나, 솔더 볼의 높이를 증가시킬 경우 솔더 볼의 크기가 상대적으로 커지는 문제점을 안고 있으며, 솔더 볼의 크기가 작아지고 솔더 볼 사이의 간격이 좁아지는 경향에 역행하기 때문에, 적용의 실효성이 떨어진다. 그리고, 에폭시 계열의 성형 수지를 충진시킬 경우, 에폭시 계열의 성형 수지의 공급 및 성형에 필요한 또 다른 설비들을 필요로 하는 문제점을 안고 있다.The failure of the interface between the solder balls and the solder ball pads can be sufficiently alleviated by raising the height of the solder balls or by completely filling the epoxy-based molding resin between the printed circuit board and the mother substrate. However, increasing the height of the solder ball has a problem that the size of the solder ball is relatively large, and because it is counter to the tendency that the size of the solder ball is smaller and the gap between the solder ball is narrow, the effectiveness of the application is poor. In addition, when filling the epoxy-based molding resin, there is a problem that requires the other equipment required for the supply and molding of epoxy-based molding resin.

따라서, 본 발명의 목적은 솔더 볼과 솔더 볼 패드 사이의 안정적인 결합력을 유지할 수 있도록 하는 볼 보호층을 갖는 BGA 패키지 및 그 제조 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a BGA package having a ball protective layer and a method of manufacturing the same, which can maintain a stable bonding force between the solder ball and the solder ball pad.

본 발명의 다른 목적은 솔더 볼을 기판 패드에 융착하는 과정에서 솔더 볼과 솔더 볼 패드 사이의 결합이 깨지는 불량을 억제할 수 있는 보호층을 갖는 BGA 패키지 및 그 제조 방법을 제공하는 데 있다.Another object of the present invention is to provide a BGA package having a protective layer capable of suppressing a defect in which a bond between a solder ball and a solder ball pad is broken in the process of fusion bonding a solder ball to a substrate pad, and a method of manufacturing the same.

도 1은 종래 기술에 따른 볼 그리드 어레이 패키지를 나타내는 단면도,1 is a cross-sectional view showing a ball grid array package according to the prior art,

도 2는 도 1의 볼 그리드 어레이 패키지가 모기판에 실장된 상태를 나타내는 단면도,FIG. 2 is a cross-sectional view illustrating a state in which the ball grid array package of FIG. 1 is mounted on a mother substrate. FIG.

도 3은 본 발명의 일 실시예에 따른 볼 보호층이 형성된 볼 그리드 어레이 패키지를 나타내는 단면도,3 is a cross-sectional view showing a ball grid array package formed with a ball protective layer according to an embodiment of the present invention;

도 4 내지 도 7은 도 3의 볼 그리드 어레이 패키지의 제조 공정에 있어서, 볼 보호층을 형성하는 단계를 보여주는 단면들로서,4 to 7 are cross-sectional views illustrating a step of forming a ball protective layer in the manufacturing process of the ball grid array package of FIG.

도 4는 솔더 볼이 융착된 인쇄회로기판을 나타내는 단면도,4 is a cross-sectional view showing a printed circuit board on which solder balls are fused;

도 5는 솔더 볼이 융착된 인쇄회로기판의 면과 솔더 볼에 폴리머 수지층을 형성한 상태를 보여주는 단면도,5 is a cross-sectional view showing a state where a polymer resin layer is formed on a surface of a printed circuit board on which solder balls are fused and solder balls;

도 6은 솔더 볼에 형성된 폴리머 수지층을 제거하는 단계를 보여주는 단면도,6 is a cross-sectional view showing a step of removing a polymer resin layer formed on a solder ball;

도 7은 솔더 볼이 형성된 면에 볼 보호층이 형성된 인쇄회로기판을 나타내는 단면도,7 is a cross-sectional view illustrating a printed circuit board having a ball protective layer formed on a surface on which solder balls are formed;

도 8은 도 7의 솔더 볼이 모기판에 실장된 상태를 보여주는 단면도,8 is a cross-sectional view illustrating a state in which the solder ball of FIG. 7 is mounted on a mother substrate;

도 9는 본 발명의 다른 실시예에 따른 볼 보호층이 형성된 칩 스케일 패키지를 나타내는 단면도이다.9 is a cross-sectional view illustrating a chip scale package having a ball protection layer according to another exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing

50 : 볼 그리드 어레이 패키지 52, 112 : 반도체 칩50: ball grid array package 52, 112: semiconductor chip

54 : 본딩 와이어 56, 116 : 성형 수지54: bonding wire 56, 116: molding resin

60 : 인쇄회로기판 62 : 기판 몸체60: printed circuit board 62: substrate body

64 : 솔더 볼 패드 66 : 내부 배선층64: solder ball pad 66: internal wiring layer

67 : 상부 배선층 70, 130 : 솔더 볼67: upper wiring layer 70, 130: solder ball

80, 180 : 볼 보호층 117 : 탄성 중합체80, 180: ball protective layer 117: elastomer

120 : 테이프 배선기판 122 : 폴리이미드 테이프120: tape wiring board 122: polyimide tape

124 : 회로 배선 126 : 빔 리드124: circuit wiring 126: beam lead

상기 목적을 달성하기 위하여, 본 발명은 상부면과 하부면을 갖는 배선기판과, 배선기판의 상부면에 실장된 반도체 칩과, 상기 배선기판의 상부면에 실장된 반도체 칩 부분을 봉합하는 성형 수지와, 배선기판의 하부면에 융착되며 반도체 칩과 전기적으로 연결된 복수개의 솔더 볼 및 솔더 볼의 융착된 부분을 보호하기 위하여, 배선기판의 하부면과, 그 하부면에 근접한 솔더 볼 부분을 덮는 볼 보호층을 포함하는 볼 그리드 어레이 패키지를 제공한다.In order to achieve the above object, the present invention is a molding resin for sealing a wiring board having an upper surface and a lower surface, a semiconductor chip mounted on the upper surface of the wiring board, and a semiconductor chip portion mounted on the upper surface of the wiring board. And a ball covering the lower surface of the wiring board and the solder ball portion close to the lower surface of the wiring board to protect the plurality of solder balls and the welded portions of the solder balls electrically fused to the lower surface of the wiring board and electrically connected to the semiconductor chip. Provided is a ball grid array package including a protective layer.

하나의 바람직한 실시 양태에 있어서, 본 발명의 배선기판는, 상부면과 하부면을 갖는 기판 몸체와, 기판 몸체에 형성된 배선 패턴층으로서, 기판 몸체의 상부면에 형성되며 기판 몸체의 상부면에 실장된 반도체 칩과 전기적으로 연결되는 상부 배선층과, 기판 몸체의 하부면에 형성되며 솔더 볼이 융착되는 솔더 볼 패드 및 기판 몸체의 내부에 형성되며 상부 배선층과 솔더 볼 패드를 연결하는 내부 배선층으로 구성된 배선 패턴층을 갖는 인쇄회로기판이다. 특히, 인쇄회로기판의 기판 몸체의 하부면과, 그 하부면 근접한 솔더 볼 부분에 볼 보호층이 형성된 것을 특징으로 한다.In one preferred embodiment, the wiring board of the present invention is a substrate body having an upper surface and a lower surface, and a wiring pattern layer formed on the substrate body, formed on the upper surface of the substrate body and mounted on the upper surface of the substrate body. A wiring pattern comprising an upper wiring layer electrically connected to the semiconductor chip, a solder ball pad formed on the lower surface of the substrate body, and a solder ball pad to which solder balls are fused, and an inner wiring layer formed inside the substrate body and connecting the upper wiring layer and the solder ball pad. It is a printed circuit board having a layer. In particular, the ball protective layer is formed on the lower surface of the substrate body of the printed circuit board and the solder ball portion close to the lower surface.

하나의 바람직한 다른 실시 양태에 있어서, 본 발명의 배선기판은, 상부면과 하부면을 갖는 폴리이미드 테이프와, 폴리이미드 테이프의 상부면에 형성되며, 폴리이미드 테이프의 상부면에 실장된 반도체 칩과 전기적으로 연결되는 회로 배선으로 구성된 테이프 배선기판이다. 특히, 테이프 배선기판은 폴리이미드 테이프를 관통하여 회로 배선이 폴리이미드 테이프의 하부면을 통하여 노출될 수 있는 접속 구멍이 형성되며, 폴리이미드 테이프의 하부면에 형성된 접속 구멍에 솔더 볼이 융착되며, 폴리이미드 테이프의 하부면과, 그 하부면에 근접한 솔더 볼 부분에 볼 보호층이 형성된 것을 특징으로 한다.In another preferred embodiment, the wiring board of the present invention comprises a polyimide tape having an upper surface and a lower surface, a semiconductor chip formed on the upper surface of the polyimide tape, and mounted on the upper surface of the polyimide tape; Tape wiring board composed of circuit wiring that is electrically connected. In particular, the tape wiring board penetrates the polyimide tape to form connection holes through which the circuit wiring can be exposed through the lower surface of the polyimide tape, and solder balls are fused to the connection holes formed on the lower surface of the polyimide tape. The ball protection layer was formed in the lower surface of a polyimide tape, and the solder ball part adjacent to the lower surface.

한편, 본 발명에 따른 볼 보호층은 절연성의 폴리머 수지를 도포하여 형성하는 것이 바람직하다.On the other hand, the ball protective layer according to the present invention is preferably formed by applying an insulating polymer resin.

본 발명은 또한 볼 그리드 어레이 패키지의 제조 방법으로서, (a) 반도체 칩이 실장된 배선기판의 일면에 복수개의 솔더 볼을 융착하는 단계와, (b) 배선기판의 일면과, 솔더 볼을 덮을 수 있는 폴리머 수지를 도포하여 폴리머 수지층을 형성하는 단계와, (c) 솔더 볼을 덮고 있는 폴리머 수지층 부분을 제거하여 볼 보호층을 형성하는 단계 및 (d) 배선기판의 일면과 솔더 볼을 세정하는 단계를 포함하는 볼 보호층을 갖는 볼 그리드 어레이 패키지의 제조 방법을 제공한다.The present invention also provides a method of manufacturing a ball grid array package, comprising the steps of (a) fusing a plurality of solder balls on one surface of a wiring board on which a semiconductor chip is mounted, and (b) covering one surface of the wiring board and the solder balls. Forming a polymer resin layer by coating a polymer resin, (c) removing a portion of the polymer resin layer covering the solder ball to form a ball protective layer, and (d) cleaning one side of the wiring board and the solder ball. It provides a method of manufacturing a ball grid array package having a ball protective layer comprising a step.

본 발명에 따른 제조 방법에 있어서 (b) 단계는, 폴리머 수지층을 스핀 코팅 방법으로 배선기판의 일면에 형성하는 것이 바람직하다.In the manufacturing method according to the present invention, in step (b), the polymer resin layer is preferably formed on one surface of the wiring board by a spin coating method.

본 발명에 따른 제조 방법에 있어서 (c) 단계는, (c1) 스핀 코터의 회전판에 식각액을 도포하는 단계와, (c2) 회전판을 회전시켜 식각액을 균일하게 분포시키는 단계 및 (c3) 폴리머 수지층을 제거할 솔더 볼 부분을 담구어 솔더 볼 상의 폴리머 수지층을 제거하여 볼 보호층을 형성하는 단계를 포함하는 것이 바람직하다.In the manufacturing method according to the present invention, the step (c) includes: (c1) applying an etching solution to the rotating plate of the spin coater, (c2) rotating the rotating plate to uniformly distribute the etching solution, and (c3) a polymer resin layer It is preferable to include the step of immersing the solder ball portion to be removed to remove the polymer resin layer on the solder ball to form a ball protective layer.

본 발명에 따른 제조 방법에 있어서 (d) 단계는, 배선기판의 일면을 증류수로 세정하는 것이 바람직하다.In the manufacturing method according to the present invention, in step (d), it is preferable to wash one surface of the wiring board with distilled water.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 볼 보호층(80; ball buffer layer)이 형성된 BGA 패키지(50)를 나타내는 단면도이다. 도 3을 참조하면, BGA 패키지(50)는 인쇄회로기판(60)의 상부면에 반도체 칩(52)이 실장되고, 반도체 칩(52)과 인쇄회로기판(60)의 상부면에 형성된 배선 패턴층(67; trace pattern layer)은 본딩 와이어(54)에 의해 전기적으로 연결된다. 인쇄회로기판(60) 상의 반도체 칩(52)과, 본딩 와이어(54)는 성형 수지(56)에 의해 봉합된다. 인쇄회로기판(60)의 하부면에 형성된 배선 패턴층(64)에 복수개의 솔더 볼(70)이 각기 융착된 구조를 갖는다. 솔더 볼(70)이 융착되는 지점과, 본딩 와이어(54)가 본딩되는 지점을 제외한 인쇄회로기판(60)의 전면에 솔더 레지스트(68)가 도포된다. 한편, 본 발명에서는 솔더 볼(70)이 융착된 지점을 보호하기 위하여 폴리머 수지(polymer resin)의 볼 보호층(80)이 인쇄회로기판(60)의 하부면과, 그 하부면에 근접한 솔더 볼(70)의 일부분을 덮을 수 있도록 형성된다.3 is a cross-sectional view illustrating a BGA package 50 having a ball buffer layer 80 according to an embodiment of the present invention. Referring to FIG. 3, in the BGA package 50, a semiconductor chip 52 is mounted on an upper surface of a printed circuit board 60, and a wiring pattern is formed on the upper surface of the semiconductor chip 52 and the printed circuit board 60. Trace pattern layer 67 is electrically connected by bonding wires 54. The semiconductor chip 52 and the bonding wire 54 on the printed circuit board 60 are sealed by the molding resin 56. The plurality of solder balls 70 are bonded to the wiring pattern layer 64 formed on the lower surface of the printed circuit board 60, respectively. The solder resist 68 is applied to the entire surface of the printed circuit board 60 except for the point where the solder ball 70 is fused and the point where the bonding wire 54 is bonded. Meanwhile, in the present invention, in order to protect the spot where the solder ball 70 is fused, the ball protection layer 80 of the polymer resin is a lower solder ball adjacent to the lower surface of the printed circuit board 60 and the lower surface of the solder ball 70. It is formed to cover a portion of the 70.

본 발명의 일 실시예에 따른 BGA 패키지(50)는 반도체 칩(52)이 실장되는 배선기판으로서 인쇄회로기판(60)을 사용한다. 인쇄회로기판(60)은 상부면과 하부면을 갖는 기판 몸체(62)와, 기판 몸체(62)에 형성된 다층의 배선 패턴층(64, 66, 67)으로 구성된다. 배선 패턴층(64, 66, 67)은 기판 몸체(62)의 상부면에 실장된 반도체 칩(52)과 전기적으로 연결되는 상부 배선층(67)과, 기판 몸체(62)의 하부면에 형성되며 솔더 볼(70)이 융착되는 솔더 볼 패드(64) 및 기판 몸체(62)의 내부에 형성되며 상부 배선층(67)과 솔더 볼 패드(64)를 연결하는 내부 배선층(66)으로 이루어지며, 배선 패턴층(64, 66, 67)은 기판 몸체(62)에 형성된 구리 박막(copper foil)을 패터닝하여 형성한다. 그리고, 볼 보호층(80)은 기판 몸체(62)의 하부면과, 그 하부면에 근접한 솔더 볼(70)의 일부분을 덮을 수 있도록 형성되며, 솔더 볼(70)이 융착된 지점을 보호한다.The BGA package 50 according to an embodiment of the present invention uses a printed circuit board 60 as a wiring board on which the semiconductor chip 52 is mounted. The printed circuit board 60 is composed of a substrate body 62 having an upper surface and a lower surface, and multiple wiring pattern layers 64, 66, 67 formed on the substrate body 62. The wiring pattern layers 64, 66, and 67 are formed on the upper wiring layer 67 electrically connected to the semiconductor chip 52 mounted on the upper surface of the substrate body 62, and on the lower surface of the substrate body 62. The solder ball 70 is formed inside the solder ball pad 64 and the substrate body 62 in which the solder balls 70 are fused, and the inner wiring layer 66 connects the upper wiring layer 67 and the solder ball pad 64. The pattern layers 64, 66, and 67 are formed by patterning a copper foil formed on the substrate body 62. In addition, the ball protection layer 80 is formed to cover the lower surface of the substrate body 62 and a part of the solder ball 70 adjacent to the lower surface, and protects the spot where the solder ball 70 is fused. .

이와 같은 구조를 갖는 BGA 패키지(50)의 제조 방법을 도 4 내지 도 7을 참조하여 설명하겠다. 한편, 도 4 내지 도 7에는 솔더 볼(70)이 융착된 인쇄회로기판(60)의 하부면에 볼 보호층(도 3의 80)이 형성되는 단계를 보여주기 위하여, BGA 패키지의 인쇄회로기판(60)의 상부면에 실장된 반도체 칩(도 3의 52) 부분의 도시는 생략하였다.The manufacturing method of the BGA package 50 having such a structure will be described with reference to FIGS. 4 to 7. Meanwhile, in FIGS. 4 to 7, the ball protection layer (80 in FIG. 3) is formed on the lower surface of the printed circuit board 60 to which the solder balls 70 are fused, the printed circuit board of the BGA package. The illustration of the portion of the semiconductor chip (52 in FIG. 3) mounted on the upper surface of 60 is omitted.

먼저 도 4를 참조하면, 인쇄회로기판(60)의 솔더 볼 패드(64) 상에 솔더 볼(70)을 융착시킨다. 이때, 솔더 볼 패드(64) 밖으로 솔더 볼(60)의 성분이 퍼지지 않도록 솔더 레지스트(68)가 솔더 볼 패드(64) 주위에 코팅되어 있다. 한편, 종래 기술에 따른 볼 그리드 어레이 패키지의 제조 공정은 도 4에 도시된 바와 같이 솔더 볼(70)을 융착시키는 공정으로 완료된다. 그러나, 본 발명의 일 실시예에서는 볼 보호층(도 3의 80)을 형성하기 위하여 다음과 같은 공정이 추가된다.First, referring to FIG. 4, the solder balls 70 are fused onto the solder ball pads 64 of the printed circuit board 60. At this time, the solder resist 68 is coated around the solder ball pads 64 so that the components of the solder balls 60 do not spread out of the solder ball pads 64. On the other hand, the manufacturing process of the ball grid array package according to the prior art is completed with a process for fusion welding the solder ball 70 as shown in FIG. However, in one embodiment of the present invention, the following process is added to form the ball protective layer (80 of FIG. 3).

즉, 도 5에 도시된 바와 같이 솔더 볼(70)이 형성된 기판 몸체(62)의 면에 폴리머 수지를 도포하여 폴리머 수지층(82)를 형성한다. 즉, 솔더 볼(70)이 형성된 기판 몸체(62)의 면이 상방향을 향하도록 뒤집은 상태에서 액상의 폴리머 수지를 공급하여 솔더 볼(70)과, 솔더 볼(70)이 형성된 기판 몸체(62)의 면을 덮을 수 있도록 코팅된 폴리머 수지층(82)을 형성한다. 이때, 폴리머 수지층(82)은 솔더 볼(70)과, 솔더 볼(70)이 융착된 기판 몸체(62)의 면에 일정한 두께로 분포할 수 있도록 스핀 코팅(spin coating) 방법을 활용하는 것이 바람직하다. 즉, 액상의 폴리머 수지를 공급한 이후에 소정의 속도로 인쇄회로기판(60)을 회전시켜 액상의 폴리머 수지가 솔더 볼(70)이 형성된 기판 몸체(62)의 면에 균일하게 퍼져 일정한 두께로 코팅될 수 있도록 한다.That is, as shown in FIG. 5, a polymer resin is applied to the surface of the substrate body 62 on which the solder balls 70 are formed to form the polymer resin layer 82. That is, the substrate body 62 in which the solder ball 70 and the solder ball 70 are formed by supplying a liquid polymer resin while the surface of the substrate body 62 on which the solder ball 70 is formed is turned upside down. The coated polymer resin layer 82 is formed to cover the surface of the substrate. In this case, the polymer resin layer 82 may utilize a spin coating method so that the solder balls 70 and the solder balls 70 may be distributed in a predetermined thickness on the surface of the substrate body 62 to which the solder balls 70 are fused. desirable. That is, after supplying the liquid polymer resin, the printed circuit board 60 is rotated at a predetermined speed so that the liquid polymer resin is uniformly spread on the surface of the substrate body 62 on which the solder balls 70 are formed. Allow to be coated.

다음으로 도 6에 도시된 바와 같이 솔더 볼(70) 상에 형성된 폴리머 수지층(82a)을 제거하는 공정이 진행된다. 즉, 솔더 볼(70)을 외부 접속 단자로 사용하기 위해서는, 모기판에 융착될 수 있는 최소한의 솔더 볼(70) 부분을 외부로 노출시켜야 한다. 따라서, 폴리머 수지를 식각할 수 있는 식각액(96)에 솔더 볼(70) 부분을 담구어 솔더 볼(70) 상의 폴리머 수지층(82a)을 제거한다. 이때, 솔더 볼(70)이 형성된 인쇄회로기판(60) 상에 형성된 모든 폴리머 수지층(82)을 제거하는 것이 아니라, 솔더 볼(70) 상의 일부분의 폴리머 수지층(82a)을 제거하며, 솔더 볼(70)의 크기가 수mm에서 수㎛로 대단히 작기 때문에, 식각액(96)을 낮고 균일하게 분포시킬 필요가 있다. 따라서, 본 발명의 실시예에서는 회전판(92)과, 구동축(94)으로 구성된 스핀 코터(90; spin coater)를 활용하였다. 즉, 스핀 코터(90)의 회전판(92)에 식각액(96)을 도포한 상태에서, 소정의 속도로 회전판(92)을 회전시켜 상기 회전판(92) 상의 식각액(96)을 균일하게 분포시킨다. 그리고, 폴리머 수지층(82a)을 제거할 솔더 볼(70) 부분을 담구어 솔더 볼(70) 상의 폴리머 수지층(82a)을 제거한다. 여기서, 스핀 코터(90)의 회전 속도를 조절하여 회전판(92) 상에 형성될 식각액의 높이를 조절할 수 있다. 도면부호 86은 폴리머 수지층(82a)의 식각될 부분을 가리킨다.Next, as shown in FIG. 6, a process of removing the polymer resin layer 82a formed on the solder ball 70 is performed. That is, in order to use the solder ball 70 as an external connection terminal, a minimum portion of the solder ball 70 that can be fused to the mother substrate must be exposed to the outside. Therefore, the solder ball 70 is immersed in the etching liquid 96 capable of etching the polymer resin to remove the polymer resin layer 82a on the solder ball 70. At this time, instead of removing all the polymer resin layers 82 formed on the printed circuit board 60 on which the solder balls 70 are formed, a part of the polymer resin layers 82a on the solder balls 70 is removed, and the solder is removed. Since the size of the ball 70 is very small from several mm to several micrometers, it is necessary to distribute the etching liquid 96 low and uniformly. Therefore, in the embodiment of the present invention, a spin coater 90 composed of a rotating plate 92 and a drive shaft 94 is used. That is, in the state where the etching liquid 96 is applied to the rotating plate 92 of the spin coater 90, the rotating plate 92 is rotated at a predetermined speed to uniformly distribute the etching liquid 96 on the rotating plate 92. Then, the solder ball 70 portion to remove the polymer resin layer 82a is immersed to remove the polymer resin layer 82a on the solder ball 70. Here, the height of the etching liquid to be formed on the rotating plate 92 may be adjusted by adjusting the rotation speed of the spin coater 90. Reference numeral 86 denotes a portion to be etched of the polymer resin layer 82a.

마지막으로, 식각 공정에서 묻은 식각액(96)을 증류수 등으로 세정함으로써, 솔더 볼(70)이 융착된 부분과, 그에 근접한 솔더 볼(70)의 일부분이 폴리머 수지층으로 덮인 볼 보호층(80)이 형성된다. 도 7은 세정 공정이 완료된 인쇄회로기판(60)을 도시하고 있다.Finally, by cleaning the etching solution 96 buried in the etching process with distilled water or the like, the ball protective layer 80 in which the solder ball 70 is fused and a portion of the solder ball 70 adjacent thereto is covered with a polymer resin layer. Is formed. 7 illustrates a printed circuit board 60 in which a cleaning process is completed.

도 8은 볼 보호층(80)이 형성된 인쇄회로기판(60)이 모기판(40)에 융착된 상태를 도시하고 있다. 한편, 도 8에서는 볼 보호층(80)이 형성된 BGA 패키지에서 볼 보호층(80)이 형성된 인쇄회로기판(60) 부분만을 도시하였다. 도 8을 참조하여 설명하면, 솔더 볼(70)이 그들에 각기 대응되는 기판의 기판 패드(42)에 정렬되어 안착된 상태에서 리플로우 솔더 공정에 의해 융착된다. 이때, 리플로우 솔더 공정에서 공급되는 열은 솔더 볼(70)과 솔더 볼 패드(64)의 경계면(63)에 열적 스트레스를 작용하지만, 솔더 볼(70)과 솔더 볼 패드(64)의 경계면(63) 주위가 볼 보호층(80)에 의해 보호되기 때문에, 솔더 볼(70)과 솔더 볼 패드(64)의 경계면(63)이 깨지는 불량을 억제할 수 있다.8 illustrates a state in which the printed circuit board 60 having the ball protection layer 80 is fused to the mother substrate 40. 8 illustrates only a portion of the printed circuit board 60 in which the ball protection layer 80 is formed in the BGA package in which the ball protection layer 80 is formed. Referring to FIG. 8, the solder balls 70 are fused by a reflow solder process in a state where the solder balls 70 are aligned and seated on the substrate pads 42 of the substrates corresponding to them. At this time, the heat supplied in the reflow solder process exerts a thermal stress on the interface 63 of the solder ball 70 and the solder ball pad 64, but the interface between the solder ball 70 and the solder ball pad 64 ( Since the circumference | surroundings are protected by the ball protective layer 80, the defect which the interface 63 of the solder ball 70 and the solder ball pad 64 cracks can be suppressed.

도 9는 본 발명의 다른 실시예에 따른 볼 보호층(180)이 형성된 칩 스케일 패키지(110; chip scale package; CSP)를 나타내는 단면도이다. 도 9를 참조하면, 폴리이미드 테이프(122; polyimide tape)의 일면에 형성된 빔 리드(126; beam lead)를 포함한 회로 배선(124; circuit trace)이 테이프 배선기판(120)을 구성하며, 탄성중합체(117; elastomer)가 테이프 배선기판(120)과 반도체 칩(112) 사이에 개재된다. 금(Au) 재질의 빔 리드(126)는 반도체 칩의 전극 패드(118)와 접합되며, 폴리이미드 테이프(122)에 형성된 접속 구멍(125; connect hole)을 통하여 회로 배선(124)에 솔더 볼(130)이 융착된다. 그리고, 전극 패드(118)와 빔 리드(126)의 접합 부분은 성형 수지(116)에 의하여 봉합된다. 그리고, 솔더 볼(130)이 형성된 폴리이미드 테이프(122)의 하부면과, 그 하부면에 근접한 솔더 볼(130) 부분을 보호하는 폴리머 수지로 된 볼 보호층(180)이 형성된다.9 is a cross-sectional view illustrating a chip scale package 110 having a ball protection layer 180 according to another exemplary embodiment of the present invention. Referring to FIG. 9, a circuit trace 124 including beam leads 126 formed on one surface of a polyimide tape 122 constitutes a tape wiring board 120, and an elastomer An elastomer 117 is interposed between the tape wiring board 120 and the semiconductor chip 112. The beam lead 126 made of gold (Au) is bonded to the electrode pad 118 of the semiconductor chip and solder balls to the circuit wiring 124 through a connection hole 125 formed in the polyimide tape 122. 130 is fused. The joint portion of the electrode pad 118 and the beam lead 126 is sealed by the molding resin 116. Then, the lower surface of the polyimide tape 122 on which the solder balls 130 are formed, and the ball protection layer 180 made of a polymer resin that protects the portion of the solder balls 130 close to the lower surface are formed.

이와 같은 칩 스케일 패키지(110)의 제조 방법을 설명하면, 먼저 사진석판술(photolithograhy)을 이용하여 테이프 배선기판(120)을 제조한다. 즉, 폴리이미드 테이프(122)의 일면에 빔 리드(126)의 패턴을 포함한 회로 배선(124)을 형성하고, 폴리이미드 테이프(122)를 관통하여 솔더 볼(130)이 접속될 수 있는 접속 구멍(125)을 형성한다. 이때, 접속 구멍(125)으로 회로 배선(124)이 노출된다. 그리고 나서, 테이프 배선기판(120)의 일면에 소정의 두께로 탄성중합체(117)를 형성한다. 다음으로, 탄성 중합체(117)에 반도체 칩(112)의 활성면을 접착하며, 테이프 배선기판의 빔 리드(126)들을 반도체 칩의 전극 패드(118)들에 접합한다. 그리고, 성형수지(116)로 접합부분을 봉합한 후, 테이프 배선기판의 접속 구멍(125)에 솔더 볼(130)을 융착시킨다. 마지막으로 볼 보호층(180)을 형성하는 공정은 도 4 내지 도 7에 도시된 바와 같은 동일한 공정으로 형성된다.Referring to the manufacturing method of the chip scale package 110, first, the tape wiring board 120 is manufactured using photolithograhy. That is, the connection hole through which the circuit wiring 124 including the pattern of the beam lead 126 is formed on one surface of the polyimide tape 122 and penetrates the polyimide tape 122 to which the solder balls 130 can be connected. Forms 125. At this time, the circuit wiring 124 is exposed through the connection hole 125. Then, the elastomer 117 is formed on one surface of the tape wiring board 120 at a predetermined thickness. Next, the active surface of the semiconductor chip 112 is attached to the elastomer 117, and the beam leads 126 of the tape wiring board are bonded to the electrode pads 118 of the semiconductor chip. Then, after the bonding portion is sealed with the molding resin 116, the solder ball 130 is fused to the connection hole 125 of the tape wiring board. Finally, the process of forming the ball protective layer 180 is formed by the same process as shown in FIGS. 4 to 7.

정리하면, 본 발명의 일 실시예에 따른 볼 그리드 어레이 패키지는 솔더 볼이 형성되는 배선기판으로 인쇄회로기판을 사용하고 있으며, 본 발명의 다른 실시예에 따른 볼 그리드 어레이 패키지의 일종인 칩 스케일 패키지는 솔더 볼이 형성되는 배선기판으로 테이프 배선기판을 사용하고 있다. 하지만, 솔더 볼이 형성되는 면에 솔더 볼과 솔더 볼 패드 사이의 양호한 결합력을 유지시키기 위하여 폴리머 수지의 볼 보호층이 형성된 구조를 갖는다.In summary, the ball grid array package according to an embodiment of the present invention uses a printed circuit board as a wiring board on which solder balls are formed, and is a chip scale package which is a kind of ball grid array package according to another embodiment of the present invention. Tape wiring board is used as wiring board on which solder balls are formed. However, in order to maintain a good bonding force between the solder ball and the solder ball pad on the surface on which the solder ball is formed, the ball protective layer of the polymer resin is formed.

즉, 솔더 볼을 외부 접속 단자로 사용하며, 솔더 볼이 융착된 지점의 양호한 결합력을 유지하기 위하여 폴리머 수지의 볼 보호층을 형성하는 구성은 본 발명의 기술적 사상의 범위에 속하는 발명임을 알 수 있다.That is, it can be seen that the configuration using the solder ball as an external connection terminal and forming a ball protective layer of the polymer resin in order to maintain a good bonding force of the solder ball is fused within the scope of the technical idea of the present invention. .

또한, 본 발명에서는 폴리머 수지의 볼 보호층을 형성하였지만, 솔더 볼이 융착된 지점의 양호한 결합력을 유지하기 위하여, 솔더 볼이 융착된 지점과, 융착된 지점에 근접한 솔더 볼 주위를 둘러싸는 절연성 수지의 볼 보호층을 형성하는 구성 또한 본 발명의 기술적 사상의 범위를 벗어나는 것은 아니다.In addition, in the present invention, although the ball protective layer of the polymer resin is formed, in order to maintain a good bonding force of the point where the solder ball is fused, the insulating resin surrounding the point where the solder ball is fused and the solder ball close to the fused point The configuration of forming the ball protective layer is also outside the scope of the technical idea of the present invention.

따라서, 본 발명의 구조를 따르면 솔더 볼과 솔더 볼 패드의 접합 부분을 볼 보호층이 보호하기 때문에, 온도 순환 테스트와, BGA 패키지를 모기판에 실장하는 공정에서 공급되는 열에 의한 열적 스트레스에 의해 솔더 볼과 솔더 볼 패드의 접합 부분 즉 경계면이 깨지는 불량을 억제할 수 있다.Therefore, according to the structure of the present invention, since the ball protective layer protects the junction between the solder ball and the solder ball pad, the solder may be subjected to thermal stress due to thermal cycling and the thermal stress supplied by the process of mounting the BGA package on the mother substrate. It is possible to suppress defects in which the joint portion of the ball and the solder ball pad, that is, the interface is broken.

Claims (8)

상부면과 하부면을 갖는 배선기판과;A wiring board having an upper surface and a lower surface; 상기 배선기판의 상부면에 실장된 반도체 칩과;A semiconductor chip mounted on an upper surface of the wiring board; 상기 배선기판의 상부면에 실장된 반도체 칩 부분을 봉합하는 성형 수지와;Molding resin for sealing a portion of the semiconductor chip mounted on an upper surface of the wiring board; 상기 배선기판의 하부면에 융착되며, 상기 반도체 칩과 전기적으로 연결된 복수개의 솔더 볼; 및A plurality of solder balls fused to a lower surface of the wiring board and electrically connected to the semiconductor chip; And 상기 솔더 볼의 융착된 부분을 보호하기 위하여, 상기 배선기판의 하부면과, 그 하부면에 근접한 솔더 볼 부분을 덮는 볼 보호층;을 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지.And a ball protective layer covering a lower surface of the wiring board and a solder ball portion close to the lower surface of the solder ball to protect the welded portion of the solder ball. 제 1항에 있어서, 상기 배선기판은,The method of claim 1, wherein the wiring board, 상부면과 하부면을 갖는 기판 몸체와;A substrate body having an upper surface and a lower surface; 상기 기판 몸체에 형성된 배선 패턴층으로서, 상기 기판 몸체의 상부면에 형성되며 상기 기판 몸체의 상부면에 실장된 상기 반도체 칩과 전기적으로 연결되는 상부 배선층과, 상기 기판 몸체의 하부면에 형성되며 상기 솔더 볼이 융착되는 솔더 볼 패드 및 상기 기판 몸체의 내부에 형성되며 상기 상부 배선층과 상기 솔더 볼 패드를 연결하는 내부 배선층으로 구성된 배선 패턴층;을 갖는 인쇄회로기판으로서,A wiring pattern layer formed on the substrate body, the upper wiring layer formed on an upper surface of the substrate body and electrically connected to the semiconductor chip mounted on the upper surface of the substrate body, and formed on a lower surface of the substrate body; A printed circuit board having a solder ball pad to which solder balls are fused, and a wiring pattern layer formed inside the substrate body and having an inner wiring layer connecting the upper wiring layer and the solder ball pad. 상기 기판 몸체의 하부면과, 그 하부면 근접한 상기 솔더 볼 부분에 상기 볼 보호층이 형성된 것을 특징으로 하는 볼 보호층을 갖는 볼 그리드 어레이 패키지.And a ball protective layer formed on a lower surface of the substrate body and the solder ball portion adjacent to the lower surface of the substrate body. 제 1항에 있어서, 상기 배선기판은,The method of claim 1, wherein the wiring board, 상부면과 하부면을 갖는 폴리이미드 테이프와;Polyimide tape having an upper surface and a lower surface; 상기 폴리이미드 테이프의 상부면에 형성되며, 상기 폴리이미드 테이프의 상부면에 실장된 반도체 칩과 전기적으로 연결되는 회로 배선으로 구성된 테이프 배선기판으로서,A tape wiring board formed on an upper surface of the polyimide tape and composed of circuit wiring electrically connected to a semiconductor chip mounted on an upper surface of the polyimide tape. 상기 폴리이미드 테이프를 관통하여 상기 회로 배선이 상기 폴리이미드 테이프의 하부면을 통하여 노출될 수 있는 접속 구멍이 형성되며, 상기 폴리이미드 테이프의 하부면에 형성된 상기 접속 구멍에 상기 솔더 볼이 융착되며, 상기 폴리이미드 테이프의 하부면과, 그 하부면에 근접한 솔더 볼 부분에 상기 볼 보호층이 형성된 것을 특징으로 하는 볼 보호층을 갖는 볼 그리드 어레이 패키지.A connection hole is formed through the polyimide tape to expose the circuit wiring through the lower surface of the polyimide tape, and the solder ball is fused to the connection hole formed in the lower surface of the polyimide tape. And a ball protection layer formed on a lower surface of the polyimide tape and a solder ball portion proximate the lower surface of the polyimide tape. 제 1항 내지 제 3항의 어느 한 항에 있어서, 상기 볼 보호층은 폴리머 수지(polymer resin)인 것을 특징으로 하는 볼 보호층을 갖는 볼 그리드 어레이 패키지.4. The ball grid array package according to any one of claims 1 to 3, wherein the ball protective layer is a polymer resin. 볼 그리드 어레이 패키지의 제조 방법으로서,As a method of manufacturing a ball grid array package, (a) 반도체 칩이 실장된 배선기판의 일면에 복수개의 솔더 볼을 융착하는 단계와;(a) welding a plurality of solder balls to one surface of a wiring board on which the semiconductor chip is mounted; (b) 상기 배선기판의 일면과, 상기 솔더 볼을 덮을 수 있는 폴리머 수지를 도포하여 폴리머 수지층을 형성하는 단계와;(b) forming a polymer resin layer by applying one surface of the wiring board and a polymer resin to cover the solder balls; (c) 상기 솔더 볼을 덮고 있는 폴리머 수지층 부분을 제거하여 볼 보호층을 형성하는 단계와;(c) removing a portion of the polymer resin layer covering the solder balls to form a ball protective layer; (d) 상기 볼 보호층이 형성된 상기 배선기판의 일면을 세정하는 단계;를 포함하는 볼 보호층을 갖는 볼 그리드 어레이 패키지의 제조 방법.and (d) cleaning one surface of the wiring board on which the ball protection layer is formed. 제 5항에 있어서, 상기 (b) 단계는, 상기 폴리머 수지층은 스핀 코팅 방법으로 상기 배선기판의 일면에 형성되는 것을 특징으로 하는 볼 보호층을 갖는 볼 그리드 어레이 패키지의 제조 방법.6. The method of claim 5, wherein in the step (b), the polymer resin layer is formed on one surface of the wiring board by spin coating. 제 5항에 있어서, 상기 (c) 단계는,The method of claim 5, wherein step (c) comprises: (c1) 스핀 코터의 회전판에 식각액을 도포하는 단계와;(c1) applying an etchant to the rotating plate of the spin coater; (c2) 상기 회전판을 회전시켜 상기 식각액을 균일하게 분포시키는 단계; 및(c2) rotating the rotating plate to uniformly distribute the etchant; And (c3) 상기 폴리머 수지층을 제거할 솔더 볼 부분을 담구어 상기 솔더 볼 상의 폴리머 수지층을 제거하여 상기 볼 보호층을 형성하는 단계;를 포함하는 것을 특징으로 하는 볼 보호층을 갖는 볼 그리드 어레이 패키지의 제조 방법.(c3) dipping a solder ball portion from which the polymer resin layer is to be removed to remove the polymer resin layer on the solder ball to form the ball protective layer. Method of manufacture of the package. 제 5항에 있어서, 상기 (d) 단계는, 상기 배선기판의 일면을 증류수로 세정하는 것을 특징으로 하는 볼 보호층을 갖는 볼 그리드 어레이 패키지의 제조 방법.The method of claim 5, wherein the step (d) comprises cleaning the one surface of the wiring board with distilled water.
KR1019980029092A 1998-07-20 1998-07-20 Ball grid array package having a ball buffer layer and manufacturing method thereof KR20000008965A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980029092A KR20000008965A (en) 1998-07-20 1998-07-20 Ball grid array package having a ball buffer layer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980029092A KR20000008965A (en) 1998-07-20 1998-07-20 Ball grid array package having a ball buffer layer and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20000008965A true KR20000008965A (en) 2000-02-15

Family

ID=19544598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980029092A KR20000008965A (en) 1998-07-20 1998-07-20 Ball grid array package having a ball buffer layer and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20000008965A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850213B1 (en) * 2007-05-22 2008-08-04 삼성전자주식회사 Semiconductor package having molded balls and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850213B1 (en) * 2007-05-22 2008-08-04 삼성전자주식회사 Semiconductor package having molded balls and method of fabricating the same

Similar Documents

Publication Publication Date Title
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
KR100427925B1 (en) Semiconductor device and method for fabricating same
JP2763020B2 (en) Semiconductor package and semiconductor device
US6734557B2 (en) Semiconductor device
US7224073B2 (en) Substrate for solder joint
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPH0945805A (en) Wiring board, semiconductor device, method for removing the semiconductor device from wiring board, and manufacture of semiconductor device
TWI419300B (en) Electronic component built-in substrate and method of manufacturing electronic component built-in substrate
JPH0888245A (en) Semiconductor device
GB2286084A (en) Electronic package with thermally conductive support
KR100367955B1 (en) Semiconductor device having reinforced coupling between solder balls and substrate
JP2001015650A (en) Ball grid array package and its manufacture
JP2000150701A (en) Semiconductor device, connection board used therefor, and manufacture thereof
JP2005340450A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP2007012714A (en) Semiconductor device
JP4035949B2 (en) Wiring board, semiconductor device using the same, and manufacturing method thereof
KR20000008965A (en) Ball grid array package having a ball buffer layer and manufacturing method thereof
JP2001168224A (en) Semiconductor device, electronic circuit device, and its manufacturing method
KR100343454B1 (en) Wafer level package
KR100246367B1 (en) Semiconductor package and manufacturing method
JP2001118951A (en) Semiconductor device
JP2970595B2 (en) BGA type semiconductor device
KR100369397B1 (en) Ball grid array semiconductor package using flexible circuit board
KR100195512B1 (en) Chip scale package and method for manufacturing the same
JP3921897B2 (en) Manufacturing method of wiring tape for BGA

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination