KR100246367B1 - Semiconductor package and manufacturing method - Google Patents

Semiconductor package and manufacturing method Download PDF

Info

Publication number
KR100246367B1
KR100246367B1 KR1019970068517A KR19970068517A KR100246367B1 KR 100246367 B1 KR100246367 B1 KR 100246367B1 KR 1019970068517 A KR1019970068517 A KR 1019970068517A KR 19970068517 A KR19970068517 A KR 19970068517A KR 100246367 B1 KR100246367 B1 KR 100246367B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
tape
line pattern
base
pad
Prior art date
Application number
KR1019970068517A
Other languages
Korean (ko)
Other versions
KR19990049558A (en
Inventor
강대순
유영헌
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970068517A priority Critical patent/KR100246367B1/en
Publication of KR19990049558A publication Critical patent/KR19990049558A/en
Application granted granted Critical
Publication of KR100246367B1 publication Critical patent/KR100246367B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 종래 기술에 의한 반도체 패키지는 반도체 칩의 패드와 리드의 접촉불량으로 인하여 전기적인 신뢰성이 저하되고, 또 상기 패드의 증가와 더불어 상기 테이프의 리드수가 증가해야 하므로 제작이 난이함과 더불어 생산성이 저하되어 생산비가 상승하는 문제점을 초래하였다. 이러한 문제점을 해결하기 위하여 본 발명에 의한 반도체 패키지 및 그 제조방법은 테이프에 라인패턴을 형성하고, 베이스에 접착고정된 반도체 칩의 패드와 상기 테이프에 비아홀을 형성하여 그 비아홀에 상기 솔더볼보다 융점이 높은 메탈을 충진하여 상기 라인패턴과 전기적으로 통할 수 있도록 연결함으로써, 상기 반도체 칩의 패드와 상기 라인패턴이 전기적으로 통할 수 있도록 완전하게 연결되게 되어 전기적인 신뢰성이 향상되고, 또 상기 패드가 증가하여도 그 패드에 맞는 상기 테이프에 라인패턴을 형성하여 연결하면 되므로 제작이 용이함과 아울러 생산성이 증대되어 생산비를 절감할 수 있는 효과를 기대할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method of manufacturing the same. In the semiconductor package according to the prior art, electrical reliability is degraded due to poor contact between pads and leads of a semiconductor chip, and the number of leads of the tape increases with the increase of the pads. Since it has to increase, the production is difficult and productivity is lowered, resulting in an increase in production costs. In order to solve this problem, the semiconductor package and the method of manufacturing the same according to the present invention form a line pattern on a tape, a pad of a semiconductor chip adhered and fixed to a base, and a via hole formed on the tape, so that the melting point of the via hole is higher than that of the solder ball. By filling a high metal so as to be in electrical communication with the line pattern, the pad of the semiconductor chip and the line pattern are electrically connected to each other so that electrical reliability is improved and the pad is increased. Since it is possible to form and connect a line pattern to the tape suitable for the pad, it is easy to manufacture and productivity can be expected to increase the productivity and reduce the production cost.

Description

반도체 패키지 및 그 제조방법Semiconductor package and manufacturing method

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 특히 베이스에 반도체 칩을 안착고정시키고, 패턴이 형성된 테이프를 상기 반도체 칩의 상부면에 접착고정함과 아울러 상기 반도체 칩의 패드와 일치하게 상기 테이프에 비아홀(VIA HOLE)을 형성하여 그 비아홀에 고융점을 갖는 솔더(SOLDER)를 리플로우(REFLOW)시켜 그 반도체 칩의 패드와 상기 테이프에 형성된 솔더볼(SOLDER BALL)이 전기적으로 통할 수 있도록 연결함으로써 전기적인 불량을 배제함과 더불어 제작이 용이하여 생비비를 절감할 수 있도록 한 반도체 패키지 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method of manufacturing the same, and in particular, to secure and fix a semiconductor chip on a base, and to fix and fix a tape on which a pattern is formed to an upper surface of the semiconductor chip. By forming a via hole in the via hole and reflowing the solder having a high melting point in the via hole, the pad of the semiconductor chip and the solder ball formed on the tape are electrically connected to each other. The present invention relates to a semiconductor package and a method of manufacturing the same, by which electrical defects are eliminated and manufacturing is easy to reduce cost of living.

일반적으로, 반도체 패키지 종류의 하나인 볼그리드어레이패키지(BALL GRID ARRAY PACKAGE)는 상기 도 1과 도 2에 도시된 바와 같이 외부의 전기적인 회로와 연결되는 다수의 패드(미도시)가 구비된 반도체 칩(1)이 있고, 그 반도체 칩(1)은 상기 패드가 형성된 상부면을 제외하고 외부의 물리적인 힘이나 열로부터 보호할 수 있는 베이스(2)에 안착삽입되어 있으며, 상기 반도체 칩(1)의 상부면에는 소정의 두께를 갖는 절연재인 엘라스토머(ELASTOMER)(3)가 접착고정되어 있고, 그 엘라스토머(3)의 상부면에는 상기 패드와 대응연결되는 다수의 리드(4)가 구비된 테이프(5)가 접착고정된다.In general, a ball grid array package (BALL GRID ARRAY PACKAGE), which is one type of semiconductor package, is a semiconductor having a plurality of pads (not shown) connected to an external electrical circuit as illustrated in FIGS. 1 and 2. There is a chip (1), the semiconductor chip (1) is seated and inserted into the base (2) that can be protected from external physical forces or heat except the upper surface on which the pad is formed, the semiconductor chip (1) ELASTOMER (3), which is an insulating material having a predetermined thickness, is adhesively fixed on the upper surface of the sheet, and a tape having a plurality of leads (4) correspondingly connected to the pad is provided on the upper surface of the elastomer (3). (5) is adhesively fixed.

상기 테이프의 리드(4)는 상기 패드와 전기적으로 통할 수 있도록 연결됨과 아울러 외부의 회로와 리플로(REFLOW)시켜 연결되는 솔더볼(6)과 연결되어 있고, 그 솔더볼(6)은 상기 테이프(5)의 상부면에 상기 각각의 리드(4)와 연결됨과 아울러 배열형성되어 있다.The lead 4 of the tape is electrically connected to the pad and connected to a solder ball 6 which is connected to an external circuit by REFLOW, and the solder ball 6 is connected to the tape 5. It is connected to each of the leads 4 and arranged in the upper surface of the).

그리고, 상기 베이스(2)에 안착삽입된 반도체 칩(1)과 그 반도체 칩(1)의 패드와 연결된 리드(4)를 외부의 물리적 또는 화학적인 파괴인자로부터 보호할 수 있는 보호막(7)이 형성되어 있다.In addition, a protective film 7 capable of protecting the semiconductor chip 1 seated and inserted into the base 2 and the lead 4 connected to the pad of the semiconductor chip 1 from external physical or chemical destruction factors is provided. Formed.

상기와 같이 형성된 볼그리드어레이패키지는, 먼저 피시비에 상기 패키지의 솔더볼(6)이 접촉될 수 있도록 위치하면 그 피시비를 오븐으로 이송한다.When the ball grid array package formed as described above is positioned so that the solder balls 6 of the package can contact the PCB, the PCB is transferred to the oven.

상기 오븐의 열에 의하여 상기 솔더볼(6)은 용융되어 상기 피시비와 상기 리드(4)가 전기적으로 통할 수 있도록 연결됨과 아울러 상기 반도체 칩(1)의 패드와 전기적으로 통할 수 있도록 연결되는 것이다.The solder balls 6 are melted by the heat of the oven, and the solder balls 6 are electrically connected to the PCB and the leads 4 and electrically connected to the pads of the semiconductor chip 1.

그러나, 상기와 같이 구성된 볼그리드어레이패키지는 상기 반도체 칩의 패드와 상기 리드의 접촉불량으로 인하여 전기적인 신뢰성이 저하되고, 또 상기 패드의 증가와 더불어 상기 테이프의 리드수가 증가해야 하므로 제작이 난이함과 더불어 생산성이 저하되어 생산비가 상승하는 문제점을 초래하였다.However, the ball grid array package configured as described above is difficult to manufacture because the electrical reliability is lowered due to poor contact between the pad of the semiconductor chip and the lead, and the number of leads of the tape must increase with the increase of the pad. In addition, the productivity is lowered and the production cost rises.

따라서, 본 발명의 목적은 상기의 문제점을 해결하여 전기적인 신뢰성을 향상하고, 또 구조를 간단하게 하여 제작을 용이하게 함과 더불어 생산성을 향상하여 생산비를 절감할 수 있는 반도체 패키지 및 그 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to solve the above problems to improve the electrical reliability, and to simplify the structure and to facilitate the production, while improving the productivity to reduce the production cost of the semiconductor package and its manufacturing method In providing.

도 1은 종래 기술에 의한 반도체 패키지의 구조를 보인 평면도.1 is a plan view showing the structure of a semiconductor package according to the prior art.

도 2는 종래 기술에 의한 반도체 패키지의 종단 구조를 보인 단면도.2 is a cross-sectional view showing a termination structure of a semiconductor package according to the prior art.

도 3a는 본 발명에 의한 반도체 패키지의 종단 구조를 보인 단면도.3A is a cross-sectional view illustrating a termination structure of a semiconductor package according to the present invention.

도 3b는 본 발명에 의한 반도체 패키지의 종단 구조를 보인 평면도.Figure 3b is a plan view showing the termination structure of the semiconductor package according to the present invention.

도 4는 본 발명에 의한 반도체 패키지의 제조과정을 도시한 도면으로서,4 is a view illustrating a manufacturing process of a semiconductor package according to the present invention;

도 4a는 구리베이스에 안착홈을 형성한 상태를 보인 사시도.Figure 4a is a perspective view showing a state in which a mounting groove is formed in the copper base.

도 4b는 구리베이스의 안착홈에 에폭시수지를 도포한 상태를 보인 사시도.Figure 4b is a perspective view showing a state in which the epoxy resin is applied to the seating groove of the copper base.

도 4c는 에폭시수지를 도포한 구리베이스의 안착홈에 반도체 칩을 접착고정한 상태를 보인 사시도.Figure 4c is a perspective view showing a state in which the semiconductor chip adhesive fixed to the mounting groove of the copper base coated with epoxy resin.

도 4d는 구리베이스의 안착홈에 접착고정된 반도체 칩에 보호막을 도포한 상태를 보인 사시도.Figure 4d is a perspective view showing a state in which a protective film applied to the semiconductor chip adhesively fixed to the mounting groove of the copper base.

도 4e는 구리베이스의 안착홈에 접착고정된 반도체 칩에 보호막을 도포한 후 패턴이 형성된 테이프를 접착한 상태를 보인 사시도.4E is a perspective view showing a state in which a tape is formed on a pattern after applying a protective film to a semiconductor chip adhesively fixed to a mounting groove of a copper base;

도 4f는 테이프의 구조를 보인 평면도.Figure 4f is a plan view showing the structure of the tape.

도 4g는 테이프의 종단 구조를 보인 단면도.4G is a sectional view showing the termination structure of the tape.

도 4h는 구리베이스의 안착홈에 접착고정된 반도체 칩에 보호막을 도포함과 아울러 패턴이 형성된 테이프를 접착한 후 그 테이프에 솔더볼을 형성한 상태를 보인 사시도.4h is a perspective view showing a state in which a solder ball is formed on the tape after the protective film is coated on the semiconductor chip bonded to the seating groove of the copper base and the tape on which the pattern is formed is bonded.

** 도면의 주요 부분에 대한 부호의 간단한 설명 **** Brief description of symbols for the main parts of the drawing **

11 : 반도체 칩 12 : 베이스11 semiconductor chip 12 base

13 : 접착제 14 : 보호막13: adhesive 14: protective film

15 : 솔더볼 16 : 테이프15 solder ball 16: tape

17 : 메탈 18 : 산화보호막17 metal 18 oxide protective film

본 발명의 목적은 다수의 패드가 구비된 반도체 칩과, 그 반도체 칩이 안착고정되는 베이스와, 그 베이스의 안착홈에 상기 반도체 칩을 접착고정하는 접착제와, 그 접착제에 의하여 접착고정된 상기 반도체 칩을 보호하는 보호막과, 외부의 회로와 리플로우시켜 연결되는 다수의 솔더볼이 배열형성되고 그 솔더볼과 전기적으로 통할 수 있도록 연결되는 라인패턴을 갖는 테이프와, 그 테이프의 라인패턴과 상기 반도체 칩의 패드가 대응되는 상기 테이프에 비아홀을 형성하고 그 비아홀에 고융점을 갖는 메탈이 충진된 것을 특징으로 하는 반도체 패키지에 의하여 달성된다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor chip having a plurality of pads, a base on which the semiconductor chip is seated and fixed, an adhesive for fixing the semiconductor chip to a seating groove of the base, and the semiconductor adhesively fixed by the adhesive. A tape having a protective film for protecting the chip, a line pattern having a plurality of solder balls reflowed and connected to an external circuit and connected to the solder balls, and a line pattern of the tape and the semiconductor chip It is achieved by a semiconductor package characterized in that a via hole is formed in the tape corresponding to the pad and the metal having a high melting point is filled in the via hole.

본 발명의 목적은 반도체 칩이 안착고정될 수 있는 안착홈을 베이스에 형성하는 단계와, 그 베이스의 안착홈에 접착제를 도포하는 단계와, 상기 접착제가 도포된 상기 안착홈에 상기 반도체 칩의 패드가 상부에 위치할 수 있도록 접착고정하는 단계와, 상기 안착홈에 접착고정된 상기 반도체 칩을 보호하기 위한 보호막을 형성하는 단계와, 그 보호막이 형성된 반도체 칩의 상부면이 위치하는 상기 베이스에 외부의 회로와 리플로우시켜 연결되는 다수의 솔더볼이 배열형성되고 그 솔더볼과 전기적으로 통할 수 있도록 연결되는 라인패턴을 갖는 테이프를 접착고정하는 단계와, 그 테이프의 라인패턴과 상기 반도체 칩의 패드가 일치하는 위치에 비아홀을 형성하는 단계와, 그 비아홀을 고융점의 메탈을 충진하는 단계로 제조되는 것을 특징으로 하는 반도체 패키지의 제조방법에 의하여 달성된다.An object of the present invention is to form a mounting groove in which the semiconductor chip is seated and fixed to the base, applying an adhesive to the mounting groove of the base, and the pad of the semiconductor chip in the mounting groove to which the adhesive is applied Bonding and fixing the upper portion of the semiconductor chip, and forming a protective film for protecting the semiconductor chip adhesively fixed to the seating groove, the outer surface of the base on which the upper surface of the semiconductor chip on which the protective film is formed is located. Bonding and fixing a tape having a line pattern in which a plurality of solder balls connected by reflowing with the circuit of the circuit are arranged and electrically connected to the solder balls, and the line pattern of the tape coincides with the pad of the semiconductor chip Forming a via hole at a position to be filled, and filling the via hole with a metal having a high melting point; It is achieved by a method of manufacturing a conductor package.

다음은, 본 발명에 의한 반도체 패키지 및 그 제조방법의 일실시예를 첨부된 도면에 의거하여 상세하게 설명한다.Next, an embodiment of a semiconductor package and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 3a는 본 발명에 의한 반도체 패키지의 종단 구조를 보인 단면도이고, 도 3b는 본 발명에 의한 반도체 패키지의 종단 구조를 보인 평면도이며, 도 4는 본 발명에 의한 반도체 패키지의 제조과정을 도시한 도면으로서, 도 4a는 구리베이스에 안착홈을 형성한 상태를 보인 사시도이고, 도 4b는 구리베이스의 안착홈에 에폭시수지를 도포한 상태를 보인 사시도이며, 도 4c는 에폭시수지를 도포한 구리베이스의 안착홈에 반도체 칩을 접착고정한 상태를 보인 사시도이고, 도 4d는 구리베이스의 안착홈에 접착고정된 반도체 칩에 보호막을 도포한 상태를 보인 사시도이다.3A is a cross-sectional view illustrating a termination structure of a semiconductor package according to the present invention, FIG. 3B is a plan view illustrating a termination structure of a semiconductor package according to the present invention, and FIG. 4 is a view illustrating a process of manufacturing a semiconductor package according to the present invention. 4A is a perspective view showing a state in which a seating groove is formed in a copper base, and FIG. 4B is a perspective view illustrating a state in which epoxy resin is applied to a seating groove of a copper base, and FIG. 4 is a perspective view illustrating a state in which a protective film is applied to a semiconductor chip adhesively fixed to a mounting groove of a copper base.

또, 도 4e는 구리베이스의 안착홈에 접착고정된 반도체 칩에 보호막을 도포한 후 패턴이 형성된 테이프를 접착한 상태를 보인 사시도이고, 도 4f는 테이프의 구조를 보인 평면도이며, 도 4g는 테이프의 종단 구조를 보인 단면도이고, 도 4h는 구리베이스의 안착홈에 접착고정된 반도체 칩에 보호막을 도포함과 아울러 패턴이 형성된 테이프를 접착한 후 그 테이프에 솔더볼을 형성한 상태를 보인 사시도이다.FIG. 4E is a perspective view showing a state in which a tape is formed after applying a protective film to a semiconductor chip adhesively fixed to a seating groove of a copper base, and FIG. 4F is a plan view showing the structure of the tape, and FIG. 4G is a tape Figure 4h is a cross-sectional view showing a termination structure, Figure 4h is a perspective view showing a state in which a solder ball is formed on the tape after the protective film is attached to the semiconductor chip bonded to the fixing groove of the copper base and the patterned tape is bonded.

먼저, 본 발명에 의한 반도체 패키지는 상기 도 3a와 도 3b 그리고 도 4에 도시된 바와 같이 다수의 패드(11a)가 구비된 반도체 칩(11)이 있고, 그 반도체 칩(11)은 구리로 형성된 베이스(12)의 안착홈에 안착고정되어 있으며, 상기 베이스(12)의 안착홈(12a)에는 상기 반도체 칩(11)을 접착고정하는 접착제(13)가 도포되어 있다.First, the semiconductor package according to the present invention includes a semiconductor chip 11 having a plurality of pads 11a as shown in FIGS. 3A, 3B, and 4, and the semiconductor chip 11 is formed of copper. The base 12 is fixed to the mounting groove, and the mounting groove 12a of the base 12 is coated with an adhesive 13 for adhesively fixing the semiconductor chip 11.

또, 상기 접착제(13)에 의하여 접착고정된 상기 반도체 칩(11)을 보호하는 보호막(14)이 상기 안착홈(12a)에 형성되어 있고, 그 안착홈(12a)에 안착고정된 상기 반도체 칩(11)의 상부에는 외부의 회로와 리플로우시켜 연결되는 다수의 솔더볼(15)이 배열형성되고 그 솔더볼(15)과 전기적으로 통할 수 있도록 연결되는 라인패턴(16a)을 갖는 테이프(16)가 접착고정되어 있으며, 그 테이프의 라인패턴(16a)은 상기 반도체 칩의 패드(11a)가 대응되는 위치에 위치함과 아울러 상기 패드(11a)가 위치하는 상기 테이프(16)에는 관통되는 비아홀(16b)이 형성되어 있고, 그 비아홀(16b)에는 상기 솔더볼(15)보다 융점이 높은 메탈(17)이 충진되어 있다.In addition, a protective film 14 for protecting the semiconductor chip 11 bonded and fixed by the adhesive 13 is formed in the seating groove 12a, and the semiconductor chip seated and fixed in the seating groove 12a. A tape 16 having a line pattern 16a connected to the solder ball 15 is arranged to form a plurality of solder balls 15 reflowed and connected to an external circuit at an upper portion of the 11. Bonded and fixed, the line pattern 16a of the tape is located at a position corresponding to the pad 11a of the semiconductor chip and a via hole 16b penetrating through the tape 16 where the pad 11a is located. ) Is formed, and the via hole 16b is filled with a metal 17 having a higher melting point than the solder ball 15.

상기와 같이 형성된 반도체 패키지는, 먼저 피시비에 상기 패키지의 솔더볼(15)이 접촉될 수 있도록 위치하면 그 피시비를 오븐으로 이송한다.In the semiconductor package formed as described above, when the solder balls 15 of the package are in contact with the PCB, the PCB is transferred to the oven.

상기 오븐의 열에 의하여 상기 솔더볼(15)은 용융되어 상기 피시비와 상기 라인패턴(16a)이 전기적으로 통할 수 있도록 연결됨과 아울러 상기 반도체 칩의 패드(11a)와 전기적으로 통할 수 있도록 연결되는 것이다.The solder ball 15 is melted by the heat of the oven, and the solder ball 15 is electrically connected to the PCB and the line pattern 16a and electrically connected to the pad 11a of the semiconductor chip.

이때, 상기 비아홀(16b)에 충진된 상기 메탈(17)은 상기 솔더볼(15)보다 융점이 높아 그 비아홀(16b)에서 흘러내리지 않게 되는 것이다.At this time, the metal 17 filled in the via hole 16b has a higher melting point than the solder ball 15 so as not to flow down from the via hole 16b.

다음은, 상기 반도체 패키지의 제조방법을 설명한다.Next, a method of manufacturing the semiconductor package will be described.

본 발명에 의한 상기 반도체 패키지의 제조방법은, 상기 도 4에 도시된 바와 같이 다수의 패드(11a)를 갖는 반도체 칩이 안착고정될 수 있도록 구리로 형성된 베이스(12)에 소정의 크기를 갖는 안착홈(12a)을 형성하고, 그 베이스의 안착홈(12a)에 접착제(13)인 에폭시수지를 도포함과 아울러 상기 반도체 칩의 패드(11a)가 상부에 위치할 수 있도록 접착고정하며, 상기 안착홈(12a)에 접착고정된 상기 반도체 칩(11a)을 보호하기 위하여 그 반도체 칩(11)의 측부와 상기 안착홈(12a)의 측부 사이에 에폭시수지와 같은 보호막(14)을 충진형성하고, 상기 보호막(14)이 형성된 반도체 칩(11)의 상부면이 위치하는 상기 베이스(12)에 외부의 회로와 리플로우시켜 연결되는 다수의 솔더볼(15)이 배열형성되고 그 솔더볼(15)과 전기적으로 통할 수 있도록 연결되는 라인패턴(16a)을 갖는 테이프(16)를 접착고정한다.In the method of manufacturing the semiconductor package according to the present invention, as shown in FIG. 4, the semiconductor chip having the plurality of pads 11a may be seated with a predetermined size on the base 12 formed of copper so that the semiconductor chip may be fixedly seated. A groove 12a is formed, and an adhesive resin 13 is included in the mounting groove 12a of the base, and the adhesive pad is fixed so that the pad 11a of the semiconductor chip can be positioned at the top. In order to protect the semiconductor chip 11a adhesively fixed to the groove 12a, a protective film 14 such as an epoxy resin is filled and formed between the side of the semiconductor chip 11 and the side of the seating groove 12a. A plurality of solder balls 15 reflowed and connected to an external circuit are arranged on the base 12 where the upper surface of the semiconductor chip 11 on which the passivation layer 14 is formed is arranged and electrically connected to the solder balls 15. The line pattern 16a connected to be connected to the It will hold the tape 16 adhered.

상기 테이프(16)는 상면테이프(미도시)와 하면테이프(미도시) 그리고 그 하면테이프와 상기 상면테이프 사이에 얇은 구리와 같은 금속박으로 형성된 라인패턴(16a)이 있고, 그 라인패턴(16a)의 일단부는 상기 반도체 칩의 패드(11a)와 대응연결되며, 또 상기 라인패턴(16a)의 다른 일단부는 상기 솔더볼(15)과 연결되어 있다.The tape 16 has a top tape (not shown) and a bottom tape (not shown) and a line pattern 16a formed of a thin metal foil such as thin copper between the bottom tape and the top tape, and the line pattern 16a. One end of the semiconductor chip is correspondingly connected to the pad 11a of the semiconductor chip, and the other end of the line pattern 16a is connected to the solder ball 15.

상기와 같이 반도체 칩(11)이 접착고정되고 보호막(14)이 형성됨과 아울러 상기 테이프(16)가 접착고정된 상태에서, 상기 테이프의 라인패턴(16a)과 상기 반도체 칩의 패드(11a)가 일치하는 위치에 그 테이프(16)가 관통될 수 있도록 비아홀(16b)을 형성하고, 그 비아홀(16b)에 상기 솔더볼(15)보다 융점이 높은 메탈(17)을 충진하여 상기 패드(11a)와 상기 라인패턴(16a)이 전기적으로 통할 수 있도록 연결하는 것이다.As described above, in the state where the semiconductor chip 11 is adhesively fixed and the protective film 14 is formed and the tape 16 is adhesively fixed, the line pattern 16a of the tape and the pad 11a of the semiconductor chip are The via hole 16b is formed so that the tape 16 can penetrate at the corresponding position, and the via hole 16b is filled with a metal 17 having a higher melting point than the solder ball 15 and the pad 11a. The line pattern 16a is connected to allow electrical communication.

상기와 같은 상태에서 구리로 형성된 상기 베이스(12)를 보호하기 위하여 니켈과 같은 금속으로 형성된 산화보호막(18)을 코팅한다.In this state, the oxide protective film 18 formed of a metal such as nickel is coated to protect the base 12 formed of copper.

상기와 같이 테이프에 라인패턴을 형성하고, 상기 베이스에 접착고정된 반도체 칩의 패드와 상기 테이프에 비아홀을 형성하여 그 비아홀에 상기 솔더볼보다 융점이 높은 메탈을 충진하여 상기 라인패턴과 전기적으로 통할 수 있도록 연결함으로써, 상기 반도체 칩의 패드와 상기 라인패턴이 전기적으로 통할 수 있도록 완전하게 연결되게 되어 전기적인 신뢰성이 향상되고, 또 상기 패드가 증가하여도 그 패드에 맞는 상기 테이프에 라인패턴을 형성하여 연결하면 되므로 제작이 용이함과 아울러 생산성이 증대되어 생산비를 절감할 수 있는 효과를 기대할 수 있다.As described above, a line pattern is formed on the tape, and a via hole is formed in the pad of the semiconductor chip and the tape adhered to the base, and the via hole is filled with a metal having a higher melting point than the solder ball to electrically communicate with the line pattern. By connecting so that the pad of the semiconductor chip and the line pattern is electrically connected to each other, the electrical reliability is improved, and even if the pad increases, a line pattern is formed on the tape that matches the pad. Since it is easy to manufacture, the productivity can be increased and the production cost can be expected to be reduced.

Claims (5)

다수의 패드가 구비된 반도체 칩과, 그 반도체 칩이 안착고정되는 베이스와, 그 베이스의 안착홈에 상기 반도체 칩을 접착고정하는 접착제와, 그 접착제에 의하여 접착고정된 상기 반도체 칩을 보호하는 보호막과, 외부의 회로와 리플로우시켜 연결되는 다수의 솔더볼이 배열형성되고 그 솔더볼과 전기적으로 통할 수 있도록 연결되는 라인패턴을 갖는 테이프와, 그 테이프의 라인패턴과 상기 반도체 칩의 패드가 대응되는 상기 테이프에 비아홀을 형성하고 그 비아홀에 고융점을 갖는 메탈이 충진된 것을 특징으로 하는 반도체 패키지.A semiconductor film having a plurality of pads, a base on which the semiconductor chip is seated and fixed, an adhesive for fixing the semiconductor chip to a seating groove of the base, and a protective film for protecting the semiconductor chip bonded and fixed by the adhesive. And a tape having a line pattern in which a plurality of solder balls connected by reflow with an external circuit are connected and electrically connected to the solder balls, and a line pattern of the tape and a pad of the semiconductor chip. A via package is formed in a tape, and the via hole is filled with a metal having a high melting point. 제 1항에 있어서, 상기 메탈은 상기 솔더볼보다 융점이 높은 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the metal has a higher melting point than the solder ball. 제 1항에 있어서, 상기 베이스에는 산화보호막이 코팅된 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein an oxide protective film is coated on the base. 반도체 칩이 안착고정될 수 있는 안착홈을 베이스에 형성하는 단계와, 그 베이스의 안착홈에 접착제를 도포하는 단계와, 상기 접착제가 도포된 상기 안착홈에 상기 반도체 칩의 패드가 상부에 위치할 수 있도록 접착고정하는 단계와, 상기 안착홈에 접착고정된 상기 반도체 칩을 보호하기 위한 보호막을 형성하는 단계와, 그 보호막이 형성된 반도체 칩의 상부면이 위치하는 상기 베이스에 외부의 회로와 리플로우시켜 연결되는 다수의 솔더볼이 배열형성되고 그 솔더볼과 전기적으로 통할 수 있도록 연결되는 라인패턴을 갖는 테이프를 접착고정하는 단계와, 그 테이프의 라인패턴과 상기 반도체 칩의 패드가 일치하는 위치에 비아홀을 형성하는 단계와, 그 비아홀을 고융점의 메탈을 충진하는 단계로 제조되는 것을 특징으로 하는 반도체 패키지의 제조방법.Forming a mounting groove in the base to which the semiconductor chip is seated and fixed, applying an adhesive to the mounting groove of the base, and pads of the semiconductor chip on the mounting groove to which the adhesive is applied. Adhesive fixing to form a protective film, forming a protective film for protecting the semiconductor chip adhesively fixed to the seating groove, and external circuits and reflows on the base where the upper surface of the semiconductor chip on which the protective film is formed is located. Bonding and fixing a tape having a line pattern connected to the solder balls so as to be electrically connected to the solder balls, and forming a via hole at a position where the line pattern of the tape coincides with the pad of the semiconductor chip. Forming the via hole and filling the metal having a high melting point; Way. 제 4항에 있어서, 상기 베이스에는 상기 비아홀에 메탈을 충진한 후 산화보호막을 코팅하는 것을 특징으로 하는 반도체 패키지의 제조방법.The method of claim 4, wherein the base is filled with a metal in the via hole and coated with an oxide protective film.
KR1019970068517A 1997-12-13 1997-12-13 Semiconductor package and manufacturing method KR100246367B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970068517A KR100246367B1 (en) 1997-12-13 1997-12-13 Semiconductor package and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970068517A KR100246367B1 (en) 1997-12-13 1997-12-13 Semiconductor package and manufacturing method

Publications (2)

Publication Number Publication Date
KR19990049558A KR19990049558A (en) 1999-07-05
KR100246367B1 true KR100246367B1 (en) 2000-03-15

Family

ID=19527260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970068517A KR100246367B1 (en) 1997-12-13 1997-12-13 Semiconductor package and manufacturing method

Country Status (1)

Country Link
KR (1) KR100246367B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861508B1 (en) * 2002-06-07 2008-10-02 삼성테크윈 주식회사 Semiconductor package and manufacturing method thereof
KR100485111B1 (en) * 2002-07-31 2005-04-27 앰코 테크놀로지 코리아 주식회사 chip size package
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same

Also Published As

Publication number Publication date
KR19990049558A (en) 1999-07-05

Similar Documents

Publication Publication Date Title
US6734557B2 (en) Semiconductor device
US6087717A (en) Semiconductor device and manufacturing method
US5729051A (en) Tape automated bonding type semiconductor device
US5731631A (en) Semiconductor device with tape automated bonding element
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6468834B1 (en) Method of fabricating a BGA package using PCB and tape in a die-up configuration
US7859095B2 (en) Method of manufacturing semiconductor device
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5760469A (en) Semiconductor device and semiconductor device mounting board
KR100541649B1 (en) Tape circuit substrate and semiconductor chip package using thereof
KR19990013820A (en) Semiconductor package, semiconductor device using same and manufacturing method thereof
US5107329A (en) Pin-grid array semiconductor device
KR100250562B1 (en) Semiconductor device
JP3150253B2 (en) Semiconductor device, its manufacturing method and mounting method
JP3660663B2 (en) Chip package manufacturing method
US6590286B2 (en) Land grid array semiconductor device
US6320250B1 (en) Semiconductor package and process for manufacturing the same
KR100246367B1 (en) Semiconductor package and manufacturing method
JP4038021B2 (en) Manufacturing method of semiconductor device
JP3394479B2 (en) Semiconductor device
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
KR100475338B1 (en) Chip scale package using wire bonder and manufacture method for the same
KR200328474Y1 (en) Ball Grid Array Package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071120

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee