KR20000007542A - 커패시터 및 그 제조 방법 - Google Patents

커패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR20000007542A
KR20000007542A KR1019980026920A KR19980026920A KR20000007542A KR 20000007542 A KR20000007542 A KR 20000007542A KR 1019980026920 A KR1019980026920 A KR 1019980026920A KR 19980026920 A KR19980026920 A KR 19980026920A KR 20000007542 A KR20000007542 A KR 20000007542A
Authority
KR
South Korea
Prior art keywords
storage node
insulating layer
node contact
contact plug
forming
Prior art date
Application number
KR1019980026920A
Other languages
English (en)
Other versions
KR100268428B1 (ko
Inventor
백인기
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980026920A priority Critical patent/KR100268428B1/ko
Publication of KR20000007542A publication Critical patent/KR20000007542A/ko
Application granted granted Critical
Publication of KR100268428B1 publication Critical patent/KR100268428B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 커패시터 및 그 제조 방법에 관한 것으로, 이를 위한 본 발명에 의하면, 반도체 기판 상에 형성된 제1절연막을 식각하여, 스토리지 노드 콘택 홀을 형성하고, 상기 스토리지 노드 콘택 홀을 도전물질로 채워서 스토리지 노드 콘택 플러그를 형성하고, 상기 제1절연막 상 및 스토리지 노드 콘택 플러그 상에 제2절연막을 형성하고, 상기 제2절연막을 부분적으로 식각하여 상기 스토리지 노드 콘택 플러그 상부 표면 및 상기 스토리지 노드 콘택 플러그 양측의 상기 제1절연막의 일부분을 노출시키는 오프닝을 형성하고, 상기 오프닝을 부분적으로 채우도록 상기 제2절연막 상에 도핑된 폴리 실리콘막을 형성하고, 상기 오프닝을 완전히 채우도록 상기 도핑된 폴리 실리콘막 상에 오프닝 필링 물질인 포토레지스트막을 형성하고, 상기 오프닝 양측의 상기 도핑된 폴리 실리콘막 및 상기 포토레지스트막을 상기 제2절연막의 상부 표면이 노출될 때까지 평탄화 식각하여 스토리지 노드를 형성하고, 상기 오프닝 내부의 상기 포토레지스트막을 제거하고, 상기 스토리지 노드 내부 표면 및 상부 표면 상에 HSG 폴리 실리콘막을 형성하고, 상기 제1절연막의 상부 표면이 노출될 때까지 상기 스토리지 노드 양측의 상기 제2절연막을 제거하는 단계를 포함한다. 이와 같은 커패시터 및 그 제조 방법에 의하면, 실린더형 스토리지 노드 내부 및 상부 표면 상에 HSG 폴리 실리콘막을 형성함으로 써, 커패시터의 유효 면적은 증가되고 이에 따라 커패시턴스가 증가하게 되며 또한 이웃하는 스토리지 노드와 매우 근접하게 커패시터가 형성된다.

Description

커패시터 및 그 제조 방법(A CAPACITOR AND A METHOD FOR FABRICATING THE SAME)
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 좀 더 구체적으로는 커패시턴스가 증가된 커패시터 및 그 제조 방법에 관한 것이다.
작은 면적에서 충분한 용량의 커패시턴스를 확보하는 것은, ULSI(ultra large scale integration) DRAM(dynamic random access memory) 제조 기술에 있어서 가장 중요한 문제 중의 하나이다. 디램(DRAM)의 고집적화가 요구되어 짐에 따라, 각 메모리 셀의 스토리지 노드는 점점 더 적어지는 면적에 꼭 들어맞도록 제조되어야 한다. 고집적화에 따른 메모리 셀 영역의 감소로 인한 셀 커패시턴스의 감소는 디램의 패킹 덴시티(packing density)를 증가시키는데 있어서 심각한 장애가 된다. 따라서, 커패시턴스 감소 문제를 해결하기 위해서는 디램의 패킹 덴시티 증가를 확보하는 것이 중요하다.
일반적으로, 통상의 이차원적 구조(two dimensional structure)의 스택형 커패시터가 적용되는 1.5㎛2정도의메로리 셀 면적을 갖는 64 MB DRAM에 있어서는, 고유전체 물질, 예를 들면 탄탈륨 옥사이드(Ta2O3)가 유전막으로 사용되더라도 충분한 용량의 커패시턴스를 확보하기가 어렵다. 그러므로, 삼차원적 구조(three dimensional structure)를 갖는 스택형 커패시터가 셀 커패시턴스를 증가시키기위해 연구되고 있다. 그러한 스택형 커패시터는, 예를 들면 이중 스택형(double-stacked), 핀 스택형(fin stacked), 실린더형(cylindrical), 그리고 박스 구조(box structure) 커패시터 등이 있다.
상기와 같은 커패시터의 내부 표면과 외부 표면 모두 커패시터의 유효 면적이 되기 때문에, 실린더 형 커패시터가 삼차원 스택형 커패시터들 중에서 가장 바람직한 커패시터 형태이며, 특히 64 MB 또는 그 이상의 집적화된 메모리 셀에 있어서 적당하다.
한편, 최근에는 새로운 기술, 즉 커패시터 폴리 실리콘의 표면 형태에 변화를 가함으로써, 유효면적을 증가시키는 기술이 개발되고 있다. 상기 표면의 형태 변화는 폴리 실리콘의 핵 형성 및 성장 조건을 컨트롤하거나 또는 조작하는 것 등에 의한다. HSG 폴리 실리콘막이 커패시터의 표면적과 커패시턴스를 증가시키기 위해 스토리지 노드 상에 증착되는 방법이 사용되어 지고 있다.
도 1a 및 도 1e는 종래의 기술에 따른 커패시터 제조 방법의 공정들을 순차적으로 나타내는 흐름도이다.
먼저, 도 1a를 참조하면, 반도체 기판(10) 상에 절연막(11)이 형성된다. 예컨대, BPSG, USG 등의 산화막으로 형성될 수 있다. 상기 절연막(11)이 패턴화 되고 식각되어 콘택 홀(12)이 형성된다. COB(capacitor over bit line) 셀에서와 같이, 반도체 기판(10)에는 여러 가지 활성영역, 비트 라인, 워드 라인, 그리고 다른 구조(미도시) 들이 존재한다. 폴리 실리콘막이 상기 구조 전면에 증착된다. 예를 들면, 상기 폴리 실리콘막은 인(P)으로 도핑된 폴리 실리콘막이다.
그리고 나서, 상기 폴리 실리콘막이 패턴화 되고 식각되어 도 2b에 나타난 바와 같이 도핑된 폴리 실리콘 영역(13)이 형성된다. 상기 도핑된 폴리 실리콘 영역(13)의 폭과 길이는 디자인에 따라 변하겠지만 일반적으로 0.3 내지 1 마이크론(micron)의 범위가 될 수 있다.
다음, 도 1c에 나타난 바와 같이, 얇은 HSG 폴리 실리콘막(14)이 상기 구조 전면에 형성된다. 상기 HSG 폴리 실리콘막(14)은 전형적으로 비정질 실리콘/폴리 실리콘 전이 온도(transition temperature)에서 사일렌 (SiH4) 증착을 통해 증착되어 형성되며, 이에 따라 HSG 폴리 실리콘막(14) 을 갖는 스토리지 노드(15)가 형성된다. 각각의 스토리지 노드(15)를 전기적으로 격리시키기 위해서 상기 스토리지 노드(15) 양측의 상기 절연막(11) 상의 상기 HSG 폴리 실리콘막이 제거된다.
그리고 나서, 도 1d에 나타난 바와 같이, 유전막(16)이 상기 스토리지 노드 상(15)에 증착된다. 상기 유전막(16)은 옥사이드-나이트라이드-옥사이드의 3개의 층으로 형성될 수 있다.
상술한 종래 방법의 문제점은 다음과 같다. HSG 폴리 실리콘막이 커패시터 스토리지 노드의 외부 표면에 형성되기 때문에, 고집적 디램의 제조에 있어서 인접한 스토리지 노드와의 간격을 최소화하는데 있어서 한계에 부딪히게 된다. 또한 HSG 성장시 시간에 따른 HSG 크기에 있어서도 역시 한계에 부딪히게 된다.
따라서, HSG 폴리 실리콘을 사용하여 커패시터의 표면적을 최대화시키면서 디램을 고집적화 할 수 있는 방법이 필요하게 되었다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, HSG 폴리 실리콘막을 실리더형 커패시터의 내부와 상부 표면에 형성함으로 써, 유효 면적과 커패시턴스를 증가시킬 수 있고, 인접한 커패시터 스토리지 노드와의 거리를 최소화 할 수 있는 커패시터 및 그 제조 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 커패시터를 형성하는 방법의 공정들을 순차적으로 나타내는 단면도;그리고
도 2a 내지 도 2g는 본 발명의 바람직한 실시예에 따른 신규한 커패시터를 형성하는 방법의 공정들을 순차적으로 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명
30 : 반도체 기판 31 : 필드 산화막
32 : 게이트 산화막 33 : 게이트
34,36 : 절연막 35 : 스토리지 콘택 플러그
37,40 : 포토레지스트 38 : 오프닝
41 : 스토리지 노드 42 : HSG 폴리 실리콘막
43 : 유전막
(구성 및 작용)
상술한 목적을 달성하기 위한 본 발명에 의하면, 먼저, 반도체 기판 상에 형성된 제1절연막을 식각하여, 스토리지 노드 콘택 홀을 형성하는 단계; 상기 스토리지 노드 콘택 홀을 도전물질로 채워서 스토리지 노드 콘택 플러그를 형성하는 단계; 상기 제1절연막 상 및 스토리지 노드 콘택 플러그 상에 제2절연막을 형성하는 단계; 상기 제2절연막을 부분적으로 식각하여 상기 스토리지 노드 콘택 플러그 상부 표면 및 상기 스토리지 노드 콘택 플러그 양측의 상기 제1절연막의 일부분을 노출시키는 오프닝을 형성하는 단계; 상기 오프닝을 부분적으로 채우도록 상기 제2절연막 상에 폴리 실리콘막을 형성하는 단계; 상기 오프닝을 완전히 채우도록 상기 폴리 실리콘막 상에 포토레지스트막을 형성하는 단계; 상기 오프닝 양측의 상기 폴리 실리콘막 및 상기 포토레지스트막을 상기 제2절연막의 상부 표면이 노출될 때까지 평탄화 식각하여 스토리지 노드를 형성하는 단계; 상기 오프닝 내부의 상기 포토레지스트막을 제거하는 단계; 상기 스토리지 노드 내부 표면 및 상부 표면 상에 HSG 폴리 실리콘을 형성하는 단계; 그리고, 상기 제1절연막의 상부 표면이 노출될 때까지 상기 스토리지 노드 양측의 상기 제2절연막을 제거하는 단계를 포함한다.
상기 스토리지 노드 콘택 홀을 형성하는 단계는, 상기 스토리지 노드 콘택 홀을 질화막으로 채우는 단계; 상기 질화막을 건식식각하여 상기 스토리지 노드 콘택 홀 양측벽에 스페이서를 형성하는 단계를 더 포함할 수 있다.
도 2g를 참조하면, 본 발명의 실시예에 따른 신규한 커패시터 및 그 제조 방법은, 반도체 기판 상에 형성된 절연막이 식각되어 스토리지 노드 형성을 위한 오프닝이 형성된다. 상기 오프닝을 부분적으로 채우도록 도핑된 폴리 실리콘막이 증착된다. 스토리지 노드의 전기적 격리를 위해 상기 오프닝의 양측의 상기 도핑된 폴리 실리콘막이 제거된다. 상기 스토리지 노드의 내부 표면 및 상부 표면 상에 HSG 폴리 실리콘이 형성된다.
이와 같은 반도체 장치 제조 방법에 의해서, HSG 폴리 실리콘막을 커패시터 내부에 형성함으로써, 커패시터의 유효 면적 및 커패시턴스를 증가시킬 수 있고, 바로 이웃하는 스토리지 노드와의 거리를 최소화 할 수 있다. 또한, HSG 폴리 실리콘막이 커패시터 내부에 형성된 후 절연막이 스트립 되기 때문에 HSG 폴리 실리콘막이 절연막 하부에 형성된 다른 절연막 상에 증착되어서 일어나는 인접한 스토리지 노드와 전기적 단락의 문제가 발생하지 않는다.
(실시예)
이하, 도 2a 내지 도 2g를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2a를 참조하면, 반도체 기판(30) 상에 활성영역과 비활성 영역을 정의하여 필드 산화막(31)이 형성된다. 상기 반도체 기판(30)의 활성영역 상에 게이트 산화막(32)을 사이에 두고 게이트(33)가 형성된다. 이어, 상기 게이트(33) 양측의 상기 반도체 기판(30)의 활성영역 내에 불순물을 주입하여 소오스/드레인 영역(미도시)이 형성된다.
상기 게이트(33)를 포함하여 상기 반도체 기판(30) 상에 제1절연막(34)이 형성된다. 예컨대, BPSG, USG 등의 산화막으로 형성될 수 있다. 이어 상기 제1절연막(34) 상에 포토레지스트막(미도시)이 형성되고 상기 포토레지스트막이 잘 알려진 사진 식각 공정으로 페터닝 되어 스토리지 콘택 영역을 정의하기 위한 포토레지스트 패턴(미도시)이 형성된다. 상기 포토레지스트 패턴을 마스크로 사용하여 상기 제1절연막(34)이 식각되어 상기 소오스/드레인 영역의 상부 표면을 노출시키는 스토리지 노드 콘택 홀(35a)이 형성된다. 상기 식각은 예를 들면, CF4, CHF3, 그리고 argon을 사용하는 건식식각에 의해 수행될 수 있다. 상기 아르곤은 물리적 스퍼터링(physical sputtering)으로 제공되며, 폴리머 생성을 최소화하기 위해서 사용된다.
그리고 나서, 도전물질, 바람직하기는 도핑된 폴리 실리콘막(미도시)이 상기 스토리지 노드 콘택 홀(35a)을 완전히 채우도록 상기 제1절연막(34) 상 및 상기 스토리지 노드 콘택 홀(35a) 내부에 증착된다. 상기 도핑된 폴리 실리콘막이 잘 알려진 CMP 공정 또는 건식 에치 백(dry etch back)에 의해 평탄화 식각되어 스토리지 노드 콘택 플러그(35)가 형성된다. 상기 스토리지 노드 콘택 플러그(35)가 형성되기 전에, 상기 스토리지 노드 콘택 홀(35a)의 양측벽에, 상기 스토리지 노드 콘택 플러그(35)를 코팅하는, 질화막으로 형성된 스페이서(35b)가 형성될 수 있다. 상기 질화막 스페이서(35b)를 형성하는 단계는 상기 스토리지 노드 콘택 홀(35a)을 질화막으로 채우는 단계와 상기 질화막을 건식식각하여 스페이서(35b)를 형성하는 단계를 포함한다.
상기 스토리지 노드 콘택 플러그(35)를 포함하여 상기 제1절연막(34) 상에 제2절연막(36)이 형성된다. 상기 제2절연막(36)은 도핑된 산화막 예를 들면, PSG, BSG, 도핑된 SOG 등으로 형성되며, 바람직하기는 실리콘 산화막으로 형성된다. 상기 제2절연막(36)은 원하는 커패시터의 높이에 따라 그 두께가 결정되어 진다.
다음, 도 2b를 참조하면, 오프닝 영역(opening region)이 정의된 제1포토레지스트막(37)이 상기 제2절연막(36) 상에 형성된다. 그리고 나서, 도 2c에서 보는 바와 같이, 상기 제1포토레지스트막(37) 을 마스크로 사용하여 상기 제2절연막(36)이 식각되어 상기 스토리지 노드 콘택 플러그(35) 및 상기 스토리지 노드 콘택 플러그(35) 양측의 상기 제1절연막(34)의 일부분을 노출시키는 오프닝(38)이 형성된다. 상기 제1포토레지스트막(37)이 상기 제2절연막(36) 표면으로부터 제거된다.
다음, 도 2d에서 보는 바와 같이, 불순물이 도핑된 폴리 실리콘막(39)이 상기 구조 전면에 얇게 증착되며, 증착온도를 예를 들면 약 510℃ 내외로 조절하여 비정질(amorphous) 상태가 되도록 한다. 이때, 불순물로는 N형 불순물 예를 들면 인을 사용하며, 그 농도는 약 1.0 x 1020atoms/cm3정도이다. 상기 도핑된 폴리 실리콘막(39)은 약 1000Å 내지 2000Å 정도의 두께 범위로 증착되고, 이에 따라 폴리 실리콘 오프닝(38a)이 형성된다. 폴리 실리콘 오프닝(38a) 필링(filling) 물질 예를 들면, 제2포토레지스트막(40)이 평탄화가 가능할 정도로 상기 폴리 실리콘 오프닝(38a)의 내부 및 상기 도핑된 폴리 실리콘막(39) 상에 증착되어 상기 오프닝(38a)을 완전히 채운다. 이는 상기 오프닝(38a) 내부를 채움으로서, 스토리지 노드 상호간의 전기적 격리를 위한 스토리지 노드 양측의 상기 도핑된 폴리 실리콘막(39)을 제거하는데 있어, 상기 오프닝(38a) 내부를 보호하기 위함이다.
그리고 나서 상기 오프닝(38a) 양측의 상기 제2포토레지스트(40)가 건식 에치 백되어 제거된다. 이후 도 2e에 나타난 바와 같이, 상기 오프닝(38a) 양측의 상기 도핑된 폴리 실리콘막(39)이 인접한 스토리지 노드와의 전기적 격리를 위해 평탄화 식각되어 실린더형 스토리지 노드(41)가 형성된다. 그리고 나서 상기 오프닝(38a) 내부에 남아 있던 상기 제2포토레지스트가 제거된다.
다음, 도 2f에서 보는 바와 같이, HSG 폴리 실리콘막(42)을 상기 실린더형 스토리지 노드(41) 내부 및 상부 표면에만 형성하기 위한 HSG 핵 형성 공정이 수행된다. 상기 핵형성은 종래의 LPCVD법, 플라즈마 증착법(plasma deposition) 그리고 분자 빔 증착법(molecular beam deposition) 등으로 수행된다. LPCVD법인 경우, 공정 압력은 대략 1.0 x 10-5Torr 이고, 온도는 약 530℃ 내지 540℃ 이며, 분위기 가스로는 사일렌(SiH4), 디클로로 사일렌(SiH2Cl2), Si2H6등이 사용된다. 핵 형성 공정이 완료된 후, 1.0 x 10-9내지 1.0 x 10-10의 초고진공 상태에서 어닐링 공정이 수행된다. 상기 각 단계의 공정 시간은 HSG의 크기 및 밀도를 결정하는 중요한 역할을 한다. 상기 HSG 폴리 실리콘의 평균 grain 크기는 예를 들면 약 100Å 내지 200Å 정도로 형성된다. 본 발명에서는 상기 HSG 핵이 실린더형 스토리지(41)의 내부 및 상부 표면 상에만 형성되기 때문에, 상기 HSG 핵 성장시, 성장시간에 따른 HSG 크기에 대한 제한을 극복할 수 있다.
다음, 상기 스토리지 노드(41) 양측의 상기 제2절연막(36)이 제거된다. 상기 제2절연막(36)의 제거는 HF 에치에 의해 수행될 수 있다. 본 발명에서는, 상기 제2절연막(36)이 상기 HSG 폴리 실리콘막(42)이 형성된 후 제거되기 때문에, 상기 HSG 폴리 실리콘막(42)이 상기 제1절연막(34) 상에 증착될 가능성은 없으며, 따라서 스토리지 노드 사이의 단락 문제가 발생하지 않는다.
그리고 나서, 도 2g에 나타난 바와 같이, 유전막(43)이 상기 스토리지 노드(41)를 포함하여 상기 제1절연막(34) 상에 형성된다.
상술한 본 발명의 커패시터 및 그 제조 방법에 의하면, 도 2g에 나타난 바와 같이, 커패시터가 실린더형으로 형성되어 커패시터의 표면적이 증가하고 이에 따라 커패시턴스 또한 증가한다. 또한 HSG 폴리 실리콘이 실린더 내부 및 상부 표면에 형성되어 커패시터 표면적을 더욱더 증가시켰으며, 고집적도 메모리 셀 제조에 있어서 가능한 한 인접한 스토리지 노드와의 간격을 최소화 할 수 있다.
또한, 상술한 본 발명의 커패시터 및 그 제조 방법에 의하면, 도 2e 및 도 2f에 나타난 바와 같이, 상기 제 2 산화막(36)이 상기 HSG 폴리 실리콘막(42)이 커패시터 내부에 완전히 형성된 다음 스트립 된다. 따라서, 상기 HSG 폴리 실리콘막(42)이 상기 제1절연막(34) 상에 증착되는 문제는 발생하지 않으며, 스토리지 노드 사이의 전기적 격리 특성이 좋게된다.
종래의 커패시터 제조 방법은 HSG 폴리 실리콘이 커패시터의 외부에도 형성되어 인접한 커패시터의 HSG 폴리 실리콘과 서로 붙는 문제로 인해 HSG 폴리 실리콘 크기에 제한이 있는 문제점 및 이에 따른 인접한 커패시터와의 간격 또한 제한이 있어, 유효면적의 증대에 한계가 있었다. 이를 해결하기 위한 본 발명에 의하면, 실린더형 커패시터 스토리지 노드를 형성하고 HSG 폴리 실리콘을 실린더 내부 및 상부 표면에만 형성함으로 써, HSG 폴리 실리콘 크기의 제한을 극복할 수 있고 커패시터 유효면적을 최대화 할 수 있으며, 인접한 토리지 노드와의 간격 또한 최소화 할 수 있어 반도체 장치의 고집적화에 유리한 효과가 있다.

Claims (6)

  1. 반도체 기판 상에 형성된 제1절연막을 식각하여, 스토리지 노드 콘택 홀을 형성하는 단계;
    상기 스토리지 노드 콘택 홀을 도전물질로 채워서 스토리지 노드 콘택 플러그를 형성하는 단계;
    상기 제1절연막 상 및 상기 스토리지 노드 콘택 플러그 상에 제2절연막을 형성하는 단계;
    상기 제2절연막을 부분적으로 식각하여 상기 스토리지 노드 콘택 플러그 상부 표면 및 상기 스토리지 노드 콘택 플러그 양측의 상기 제1절연막의 일부분을 노출시키는 오프닝을 형성하는 단계;
    상기 오프닝을 부분적으로 채우도록 상기 제2절연막 상에 폴리 실리콘막을 형성하는 단계;
    상기 오프닝을 완전히 채우도록 상기 폴리 실리콘막 상에 포토레지스트막을 형성하는 단계;
    상기 오프닝 양측의 상기 폴리 실리콘막 및 상기 포토레지스트막을 상기 제2절연막의 상부 표면이 노출될 때까지 평탄화 식각하여 스토리지 노드를 형성하는 단계;
    상기 오프닝 내부의 상기 포토레지스트막을 제거하는 단계;
    상기 스토리지 노드 내부 표면 및 상부 표면 상에 HSG 폴리 실리콘을 형성하는 단계; 및
    상기 제1절연막의 상부 표면이 노출될 때까지 상기 스토리지 노드 양측의 상기 제2절연막을 제거하는 단계를 포함하는 커패시터 제조 방법.
  2. 제 1 항에 있어서,
    상기 폴리 실리콘막은, 1000Å 내지 2000Å 의 두께 범위를 갖도록 형성되는 커패시터 제조 방법.
  3. 제 1 항에 있어서,
    상기 평탄화 식각은 에치 백 공정에 의해 수행되는 커패시터 제조 방법.
  4. 제 1 항에 있어서,
    상기 스토리지 노드 콘택 홀을 형성하는 단계는,
    상기 스토리지 노드 콘택 홀을 질화막으로 채우는 단계; 그리고
    상기 질화막을 건식식각하여 스토리지 콘택 홀 양측벽에 스페이서를 형성하는 단계를 더 포함하는 커패시터 제조 방법.
  5. 반도체 기판 상에 형성된 절연막을 뚫고 상기 반도체 기판의 활성영역과 전기적으로 연결되도록 형성된 스토리지 노드 콘택 플러그와;
    상기 절연막과 상기 스토리지 노드 콘택 플러그 사이에 형성되어, 상기 스토리지 노드 콘택 플러그를 감싸는 스페이서와;
    상기 스토리지 노드 콘택 플러그와 전기적으로 연결되도록 상기 스토리지 노드 콘택 플러그 양측의 상기 절연막을 일부를 포함하여, 상기 스토리지 노드 콘택 플러그 및 상기 스페이서 상에 형성된 실린더형 폴리 실리콘막; 및,
    상기 실린더형 폴리 실리콘막 내부 및 상부 표면 상에 형성된 HSG 폴리 실리콘막을 포함하는 커패시터 스토리지 노드.
  6. 제 5 항에 있어서,
    상기 스토리지 노드 콘택 플러그는, 폴리 실리콘막으로 형성되는 커패시터 스토리지 노드
KR1019980026920A 1998-07-03 1998-07-03 커패시터 및 그 제조 방법 KR100268428B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980026920A KR100268428B1 (ko) 1998-07-03 1998-07-03 커패시터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026920A KR100268428B1 (ko) 1998-07-03 1998-07-03 커패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20000007542A true KR20000007542A (ko) 2000-02-07
KR100268428B1 KR100268428B1 (ko) 2000-10-16

Family

ID=19543079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026920A KR100268428B1 (ko) 1998-07-03 1998-07-03 커패시터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100268428B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010098887A (ko) * 2000-04-28 2001-11-08 가네꼬 히사시 반도체 메모리의 제조방법 및 용량소자의 제조방법
KR100474593B1 (ko) * 2002-07-11 2005-03-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010098887A (ko) * 2000-04-28 2001-11-08 가네꼬 히사시 반도체 메모리의 제조방법 및 용량소자의 제조방법
KR100474593B1 (ko) * 2002-07-11 2005-03-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Also Published As

Publication number Publication date
KR100268428B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
US5150276A (en) Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings
US6258691B1 (en) Cylindrical capacitor and method for fabricating same
US5550080A (en) Method for fabricating capacitors of semiconductor device
US6046093A (en) Method of forming capacitors and related integrated circuitry
JP3222944B2 (ja) Ｄｒａｍセルのキャパシタの製造方法
KR100219483B1 (ko) 반도체 장치의 커패시터 제조방법
US6097055A (en) Capacitor and method for fabricating the same
US6291850B1 (en) Structure of cylindrical capacitor electrode with layer of hemispherical grain silicon
KR100301369B1 (ko) 반도체메모리장치의커패시터제조방법
US5688726A (en) Method for fabricating capacitors of semiconductor device having cylindrical storage electrodes
US6090679A (en) Method for forming a crown capacitor
US6423627B1 (en) Method for forming memory array and periphery contacts using a same mask
US6143605A (en) Method for making a DRAM capacitor using a double layer of insitu doped polysilicon and undoped amorphous polysilicon with HSG polysilicon
US6548348B1 (en) Method of forming a storage node contact hole in a porous insulator layer
US20020140018A1 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
KR19990078288A (ko) 원통형 스택 전극 제조방법
US6653230B2 (en) Semiconductor device having concave electrode and convex electrode and method of manufacturing thereof
KR100268412B1 (ko) 반도체 메모리 장치의 커패시터 제조 방법
KR100268428B1 (ko) 커패시터 및 그 제조 방법
US6404005B1 (en) Methods of forming capacitors and related integrated circuitry
US6291293B1 (en) Method for fabricating an open can-type stacked capacitor on an uneven surface
KR100384780B1 (ko) 반도체소자의 캐패시터 제조방법
KR100289407B1 (ko) 반도체소자의커패시터제조방법
KR100213210B1 (ko) 반도체 장치의 커패시터 제조방법
KR20010016805A (ko) 고집적 반도체 장치의 이중 실린더형 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee