KR20000004973A - Pcm신호의upwm신호로의변환 - Google Patents

Abstract

펄스 코드 변조 신호(PCM)의 균일 펄스폭 변조 신호(UPWM)로의 변환시의 비선형성 및 잡음을 교정하기 위해, 모델을, 그 모델내의 복수의 비선형성 요소들을분할함으로써, 변환시의 공지된 비선형성으로 구성하며, 상기 다항 요소들은 개별적으로 필터 계수들에 의해 가중된다. 상기 모델은, 비션형 부분은 PCM 신호의 복수의 지수들로의 분할로 구성되고, 선형 부분은 형성된 모델에 의해 근사화되는 해머스타인형 필터의 구성을 위한 기초로서 사용된다. 본 발명의 회로에 의해, 고효율, 저중량의 순수한 디지털 증폭기를 구성할 수 있다.

Description

ＰＣＭ 신호의 ＵＰＷＭ 신호로의 변환

이러한 디지털 신호의 펄스폭 변조 신호(pulse width modulated signal)로의 변환은, D급 전력 증폭기(power amplifiers)와의 결합에 유리하게 사용될 수 있다. 컴팩트 디스크 플레이어(compact disc players)와 같이 음성 신호가 펄스 코드 변조(pulse code modulated)되는 디지털 음원에 있어서, 펄스 코드 변조의 펄스폭 변조로의 변환은 D급 증폭기와의 결합에 극히 적합하게 된다. 우선, D급 증폭기는, 매우 고효율, 즉, 저중량으로 구성되면서 지극히 높은 출력을 유지할 수 있다는 이점을 갖는데, D급 증폭기에 대해 약 95%의 효율을 달성할 수 있다. 또한, 디지털 음원과 D급 증폭기와의 결합은, 아날로그 신호 처리를 피할 수 있도록 하는 신호 처리의 이점을 제공한다.

따라서, 변환시에 펄스 코드 변조(PCM) 신호의 정보를 변경하지 않고 펄스 코드 변조 신호를 펄스폭 변조(PWM) 신호로 변환할 수 있는 것이 바람직하다.

펄스 코드 변조 신호의 펄스폭 변조 신호로의 변환이 본래 비선형적이라는 것은 공지의 사실이다.

펄스폭 변조 신호가 입력 신호로서 제공되는 증폭기와의 결합에 컴팩트 디스크 플레이어와 같은 디지털 음원이 사용되는 경우에 필수적인 상기 비선형성의 교정을 위해 몇 가지 방법이 제안되었다.

필연적인 비선형성에 부가하여, 펄스 코드 변조 신호의 펄스폭 변조 신호로의 변환은 잡음을 발생시키며, 이는 디지털 음원으로부터의 원래의 정보가 정확하게 재생되기 위해 교정되어야 한다.

상기 잡음은, PWM 신호가 디지털 신호로서 바람직하게 형성되므로, 즉, 모든 레벨의 스위칭이 제한된 주파수를 갖는 비트 클럭에 의해 동시에 일어나므로 발생한다. 따라서, UPWM 신호는 거친 양자화(coarse quantization) 및 그에 따른 잡음을 발생시키는 디지털 회로에 의해 형성될 수 있어야 한다.

펄스 코드 변조 신호가 펄스폭 변조 신호로 변환될 때 발생하는 에러 소스(error sources)의 제거를 위한 방법의 예에는 다음이 포함된다:

오버샘플링(oversampling)의 이용, 즉, 스위칭 주파수를, 펄스 코드 변조에 사용되는 펄스폭 변조 신호의 발생에 있어서 샘플링 이론에 의해 필요한 것보다 훨씬 크게 한다. 그러나, 너무 강한 오버샘플링은 필연적으로 잡음을 발생시키므로, 실용적인 측면에서 바람직하지 않다. 그에 대응하여 신속하게 스위칭하는 D급 출력 단계에서 주로 문제가 발생한다.

상기한 바와 같이, 양자화 잡음이라고도 불리는 잡음을, 고주파에서의 양자화 잡음은 증폭시키는 반면 저주파로부터의 잡음은 제거하는 소위 잡음 셰이핑(noise shaping)을 사용하여 감소시킬 수 있음에도 불구하고, 상기 양자화 잡음과 비선형 펄스폭 변조의 상호 작용이 소위 상호 변조 잡음을 발생시켜, 상호 변조 잡음(intermodulation noise, IM noise)이라 불리는 새로운 에러 소스가 잡음 셰이핑에 의해 발생됨으로써, 상기 잡음 셰이핑의 효과가 감소된다.

상호 변조 잡음뿐만 아니라 비선형성 및 결정성(deterministic) 왜곡의 교정법이 국제 특허 공개 공보 제 WO 92/15153 호에 개시되어 있다. 여기에는 룩업 테이블(look-up table)과 더불어, 파라미터의 판정에 사용되고, 결정성 왜곡 및 상호 변조 잡음을 억제하는 피드백에 사용하기 위한 복수의 복잡한 회로에 관해 기재되어 있다. 그러나, 실제로는, 16-24 비트의 펄스 코드 변조 신호와 관련하여, 구현이 곤란한 상당한 범위의 룩업 테이블을 사용해야 한다.

원래 샘플링된 PWM의 모조를 바탕으로 하는 균등화법(equalization method) 이 국제 특허 공개 공보 제 WO 92/11699 호에 개시되어 있다. 이 방법은, 소위 의사 대칭(quasi-symmetrical) 균일 펄스폭 변조를 사용하는 경우 발생할 가능성이 있는 잡음뿐만 아니라, 필연적으로 발생하는 상호 변조 잡음에도 아무런 영향을 미치지 않는다. 또한, 상기 방법은 모든 UPWM 형태(예컨대, 양측 대칭)에 관해 적용할 수 있는 것은 아니다.

본 발명을 위한 출발점으로서, 펄스 코드 변조의 펄스폭 변조로의 변환 프로세스의 비선형성을 모델링하여 예측하는 새롭고 보다 나은 방법을 제공하는 것이 바람직하다.

후술되는 바와 같이, 일반적으로 선형 시불변 필터가 뒤에 오는 정적 비선형성으로 구성되는 소위 해머스타인 필터(Hammerstein filters)의 사용은, 펄스 코드 변조의 펄스폭 변조로의 변환시 발생하는 몇 가지 에러 소스의 교정에 지극히 적합하다.

상기 에러 소스 중, 특히 다음 4가지는 본 발명과 관련하여 흥미롭다.

1. 펄스폭 정보의 시간 이산화로 인한 양자화 잡음.

2. 양자화 및 잡음 셰이핑으로 인해 균일 펄스폭 변조에 의해 발생하는 상호 변조 잡음.

3. 의사 대칭 균일 펄스폭 변조의 사용으로 인한 잡음.

4. 결정성 고조파 왜곡.

따라서, 상기 에러 소스 1-4에 대한 교정 회로를 각각 제공하는 것이 바람직하다.

후술하는 바와 같이, 상기 에러 소스 1-3은 간단한 피드백 회로에 의해 교정되는 반면, 상기 에러 소스 4는 신호 피드포워드(feedforward)에 의해 교정된다.

본 발명은 PCM 신호의 UPWM 신호로의 변환시의 비선형성 및 잡음의 교정에 사용되는 방법에 관한 것이다.

도 1은 균일 펄스폭 변조기, 즉, UPWM 변조기를 도시하고 있다.

도 2는 하강 에지 변조와 균일 샘플링의 원리를 도시하고 있다.

도 3은 상승 에지 변조와 균일 샘플링의 원리를 도시하고 있다.

도 4는 양측 변조와 균일 샘플링의 원리를 도시하고 있다.

도 5는 본 발명의 원리 모델을 도시하고 있다.

도 6은 해머스타인 필터와 관련된 본 발명의 원리를 도시하고 있다.

도 7은 본 발명에 따른 UPWM의 균등화를 위한 회로의 모델을 도시하고 있다.

도 8은 도 7에 대응하는 실현 가능한 회로를 도시하고 있다.

도 9는 공지의 잡음 정형기의 구조를 도시하고 있다.

도 10은 상호 변조 잡음의 발생 모델을 도시하고 있다.

도 11은 잡음 정형기용 상호 변조 교정 회로에 대한 원리를 도시하고 있다.

도 12는 상호 변조 잡음의 교정을 위한 실현 가능한 회로를 도시하고 있다.

도 13은 의사 대칭 잡음의 발생을 도시하고 있다.

도 14는 의사 대칭 잡음의 피드백 교정용 회로를 도시하고 있다.

도 15는 PCM의 UPWM으로의 변환을 위한 완전한 시스템의 블록도를 도시하고 있다.

도 16은 본 발명에 따른 피드포워드 회로의 제 1 실시예를 도시하고 있다.

도 17은 본 발명에 따른 피드포워드 회로의 제 2 실시예를 도시하고 있다.

도 18은 본 발명의 교정 회로의 효과를 도시하고 있다.

도 19는 본 발명에 따른 디지털 증폭기 및 그에 연결된 D급 출력단을 도시하고 있다.

본 발명의 목적은, 펄스 코드 변조의 펄스폭 변조로의 변환시 발생하는 에러를 교정하여, 상기 에러와 관련하여 필연적으로 발생하는 비선형성 및 잡음을 최소화하기 위한 방법을 제공하는 것이다.

상기 목적은, PCM에서 UPWM으로의 변환시의 공지된 비선형성에 대한 모델 회로를 설계함으로써 달성될 수 있는데, 상기 모델 회로는, PCM 신호를 그들 각각의 다항 요소로 분할하는 병렬 연결된 해머스타인 필터로 형성되며, 상기 각 다항 요소는, 지수 l과 관련됨과 동시에 다음 전달 함수(transfer function)를 갖는 선형 시불변 필터에 의해 필터링된다.

필터링된 요소들은 z=e^jω 와 합쳐지는데, 상기 ω=2πf/f_s 는 정규화된 각주파수를 나타내고, f_s는 샘플링 주파수이며, a_il는 지수 l 및 시간 인덱스 i와 관련된 필터 계수를 나타낸다.

이것은, 복잡한 테이블계 메모리를 사용할 필요 없이, 펄스 코드 변조의 펄스폭 변조로의 변환의 비선형성을 모델링할 수 있도록 한다. 따라서, 그 대신, 해머스타인 필터로 구성되는 간단한 회로에 의해 구현 가능한 방법을 사용한다.

청구항 2에 기재된 바와 같이, 비선형 다항 요소를 펄스 코드 변조 신호의 테일러 전개에 의해 결정하는 것이 편리하다.

청구항 3에 기재된 바와 같이, UPWM 하강 에지(trailing edge) 변조에서, 다음 전달 함수를 달성하도록 필터의 계수를 결정하는 것이 편리하다:

청구항 4에 의하면, UPWM 상승 에지(leading edge) 변조에서, 다음 전달 함수를 달성하도록 필터의 계수를 결정하는 것이 편리하다.

상기 방법에 의하면, UPWM 양측 대칭 변조에서, 다음 전달 함수를 달성하도록 필터 계수를 결정하는 것이 더욱 편리하다.

청구항 5에 따른 모델과 관련하여, 양측 대칭 균일 펄스폭 변조를 사용하면 보다 선형의 프로세스를 얻을 수 있다.

또한, 본 발명은, PCM 신호의 UPWM 신호로의 변환시의 비선형성 및 잡음을 교정하기 위한 회로와도 관련이 있다.

상기 회로는, 지수 l에 속하고 전달 함수 B₁(ω)을 갖는 선형 필터로 필터링되는 각각의 다항 요소로 PCM 신호를 분할하는 복수의 병렬 연결된 해머스타인 필터로 PCM 신호가 공급되어, PCM-UPWM 변환에 의한 비선형 기여를 균등화하도록 상기 PCM 신호가 적응되며, 상기 B₁(ω)이 청구항 1에 따른 모델 회로의 지식을 바탕으로 근사화된 후, 상기 필터링된 요소들이 합산 유닛(summation unit)에 공급되는 것을 특징으로 한다.

이것은, 구현이 간단하고, 신호 피드포워드만을 기초로 하여, 안정성 문제를 초래하지 않는 회로를 제공한다.

회로의 최적의 실현을 위해, 1차 요소의 다음에 시간 지연 회로를 삽입하는 것이 유리하다.

상기한 바와 같이, PCM 신호의 이산화시 필연적으로 발생하는 잡음을 제거하기 위해, 청구항 9에 따라, 잡음 정형기(noise shaper)의 입력이, PCM 신호를 입력받는 것에 부가하여, 청구항 1에 따른 2개의 UPWM 모델의 출력 신호간의 차로서 유도된 피드백 신호를 입력받아 감산하도록 적응되는 합산 유닛과 관련되는 것이 편리하며, 여기서, 제 1 해머스타인 필터인 제 1 모델로의 입력 신호는 PCM 신호에 의해 형성되고, 제 2 해머스타인 필터인 제 2 모델로의 입력 신호는 잡음 정형기의 출력 신호에 의해 형성된다.

청구항 11에 기재된 바와 같이, 상기 PCM 신호는, 의사 대칭 변조의 사용과 관련하여, 비션형 부분은, 시간 인덱스 k와 관련된 변조 펄스에 대한 선택된 대칭 형태 및 펄스폭을 동적으로 나타내는 발생기 신호 g(k)에 의해 형성되고, 선형 부분은, 전달 함수 C(ω)를 갖는 시불변 필터인 해머스타인 필터로부터의 피드백에 의해 교정된다.

상기 발생기 신호 g(k)는 다음과 같이 주어지는 것이 유리하다:

g(k) = s(k)(x(k) + 1)

여기서, (x(k) + 1)은 시간 인덱스 k에서의 펄스폭을 나타내고, s(k)는 반 비트 클럭 주기 T_b로 표현된 시간 인덱스 k에서의 펄스의 대칭 변조에 대한 시간 시프트(time shift)를 나타내며, C(ω)는 다음 전달 함수로 근사화된다:

여기서 T_b는 비트 클럭의 주기이고, ΔT는 UPWM 신호의 주기를 나타낸다.

마지막으로, 본 발명은 용도에 관한 것이다. 이러한 용도는 청구항 13에 정의되어 있다.

본 발명은, 어떤 경우에도 아날로그 계산 회로가 사용되지 않는 디지털 증폭기의 구성을 가능하게 한다는 이점을 갖고 있다.

상술한 바와 같이, 본 발명은, 대체로 선형 시불변 필터가 다음에 오는 비선형 회로로 구성되는 해머스타인 필터를 기초로 하는 회로를 제공한다. 따라서, 본 발명에 따른 방법의 원리를 적용함으로써, 디지털 신호 처리와 관련하여 필연적으로 발생하는 상호 변조 잡음을 포함하는 잡음뿐만 아니라 비선형성도 교정 가능한 회로를 구성할 수 있다. 요컨대, 아날로그 신호 처리가 없고, A/D, D/A 변환기를 사용하지 않는 순수한 디지털 증폭기를 구성할 수 있도록 한다.

이하, 도면에 도시된 본 발명의 실시예를 참조하여 본 발명에 관해 보다 상세히 설명한다.

도 1은 아날로그 조립 블록에 의해 구성되는 균일형의 펄스폭 변조기의 원리를 도시하고 있다. 상기 회로는, 입력단에서 2개의 신호의 합을 입력받는 비교기 유닛(1)으로 구성되는데, 상기 신호 중 하나는 톱니파/삼각파 발생기(3)로부터 나오고, 상기 신호 중 다른 하나는 표본 유지(sample-and-hold) 유닛으로부터 나오며, 상기 비교기 유닛의 입력단에는, 예컨대, 차단본 유지 회로를 통해 비교기(1)의 다른 입력으로 공급되는 오디오 신호(A)가 입력된다. 또한, 상기 회로는 동기화 유닛(4)을 포함하여, 상기 톱니파/삼각파 발생기(3)가 상기 차단본 유지 유닛(2)에 의해 동기화될 수 있다. 이하, 상기 회로 동작의 기본 모드에 관해, 도 2-4를 참조하여 설명한다.

도 2는, 상기 톱니파가 E점에 도달할 때마다 입력 신호가 샘플링되는 소위 하강 에지 변조의 예를 도시하고 있다. 합산 유닛(5)에서 상기 차단본 유지 유닛(2)으로부터의 신호가 톱니파 신호에 부가되고, 이 톱니파 신호가 상기 포본 유지 유닛(2)으로부터의 신호보다 낮은 값을 갖으면, 상기 비교기 유닛(1)의 출력에서 펄스가 발생하는 반면, 상기 톱니파 신호의 값이 신호 D를 초과하면, "로우(low)" 상태의 신호가 상기 비교기 유닛(1)의 입력에서 발생한다.

도 3은, 톱니파의 형태가 도 2와 다르므로, 소위 상승 에지 변조를 제공한다. 상승 에지 변조를 사용하는 경우, 도 1의 회로의 동작 모드는 하강 에지 변조를 사용하는 경우와 동일하다.

마지막으로, 도 4는, 회로(3)가 삼각파를 발생시키는 소위 양측 변조를 도시하고 있다. 도 4에 도시된 바와 같이, 신호(B2)가 신호(D)보다 낮은 값을 갖으면 펄스가 발생한다. 도 2 및 도 3의 변조 형태에 있어서, 상기 펄스의 양 에지가 모두 상기 표본 유지 유닛(2)로부터의 샘플링된 값의 함수로서 시프트됨으로써, 상기 펄스가 발생한다고 할 수 있다.

본 발명의 원리를 설명하기 위해, 도 5의 모델을 참조한다. UPWM 변환기(6)(균일 펄스폭 변조)에서, 이산 시간(discrete-time) 디지털 신호 x(k)는 시간 연속(time continuous) 신호 y(t)로 변환된다. 상기 시간 이산(PCM) 신호 x(k)는 도 1의 표본 유지 유닛(2)의 출력 신호에 해당한다. 연속적인 펄스폭 변조의 결과, 즉, 시간 연속 신호 y(t)는, x(k)의 각 샘플이 주기 ΔT의 샘플링 시간 간격 이내에 y(t)의 진행을 판정함으로써 생성된다. 이러한 UPWM 변환은, 진폭(amplitude) 입력이 시간 영역(펄스폭)으로 투영되는 비선형 프로세스이다.

이러한 비선형성을 디지털 방식으로 교정하기 위해, UPWM에 의해 발생하는 시간 연속 신호 y(t)를 나타내는 등가 이산 시간 신호 y(k)를 형성하는 모델을 만들 필요가 있다. 샘플링 이론에 따라, 이것은 대역 제한[y(t)의 로우 패스 필터링(lowpass filtering)]에 의해 달성될 수 있는데, 상기 신호는, 대역 제한 후, 이산 시간 신호 x(k)에 의해 동시에 샘플링된다. 이것에 의해, UPWM 변환의 출력 신호를 시간 이산 형태로 나타내는 시간 이산 신호 y(k)가 형성된다.

펄스 응답 h(t)에 의해 주어지는 도 5의 이상적인 로우 패스 필터(7)는, f_g미만의 양의 상수값을 갖는 실질적인 전달 함수를 갖는데, 여기서 f_g는 샘플링 주파수의 반, 즉 f_g= f_s/2 이다. 상기 필터는 상기 샘플링 주파수가 관측되도록 한다.

결과 신호 y(k)의 테일러 전개에 의해, y(k)가 도 6에 도시한 바와 같이 신호 모델에 의해 형성될 수 있음을 알 수 있다(부록 A 참조). 상기 입력 신호 x(k)는, 선형 시불변(LTI) 필터 A_l(z)에 의해 각각 필터링되는 x^l(k) 형태의 다항 요소들로 분할된다. 그 다음, 이들을 합하여 y(k)를 형성한다.

따라서, 상기 모델(도 6 참조)은, 전달 함수 A_l(z)를 갖는 관련된 이산 시간 선형 시불변 필터(9)가 다음에 오는 제 1 지수의 거듭 제곱으로 구성되는 정적 비선형성(8)으로 구성되는 무한개의 서브모델들로 구성된다. 이 서브모델은 해머스타인 모델 클래스에 속한다.

상기 에러 모델과 관련하여, 일반적으로 상기 주파수에 의존하는 왜곡 요소들이 발생함을 알 수 있다. 부록 A에서, 여러 가지 UPWM 형태에 속하는 직접 전달 함수가 유도된다. 모든 UPWM 형태에 대해 공통으로, 주파수와 함께 왜곡이 증가한다.

UPWM의 비선형 특성으로 인해, UPWM 유닛 이전의 입력 신호에 "반왜곡(anti-distortion)"을 공급하여, 상기 유닛이 균등화되도록 하는 것이 바람직하다.

이것은, PCM-UPWM 모델의 역이어야 하는 해머스타인 기반의 새로운 비선형 필터를 사용함으로써 행해질 수 있다. 결과적으로, 교정 신호의 피드포워드만 발생하고, 이것은, 피드백에서와 같은 안정성 문제가 존재하지 않음을 의미한다.

이러한 시스템은, 도 7에 도시한 형태가 될 것이다. 이 도면은, 해머스타인형의 비선형 예비 필터(pre-filter)에 의해 UPWM 모델의 왜곡을 균일화하기 위한 방법을 도시하고 있다. 따라서, 도 7의 시스템은 UPWM 변환 이전에 삽입되어, 이전에 도시한 바와 같이, 도 6의 해머스타인 모델에 의해 모델링될 수 있다.

출발점으로서, 상기 UPWM 프로세스(도 6에서 모델링됨)는, 비선형성 부호가 반전되는 균일화 필터의 사용을 직접 가능하게 할 정도로 선형인 것으로 추정할 수 있다. 그러나, 이것이 전체 시스템의 전체적인 선형성을 초래하지는 않는다. 그 이유는, "반왜곡"의 공급 자체가, UPWM 유닛의 비선형 특성으로 인해 부가적인 상위 왜곡이 발생하는 부작용을 갖기 때문이다. 이후, 이들 왜곡 요소를 "거짓(false)"이라 한다. 예컨대, 입력 신호 자체와, B₂(z)에 의해 정의된 것과 같은 2차 기여(2nd order contribution)의 합은, 3차 거짓곱(false product)을 형성한다(UPWM 부분의 x²비선형성으로 인해).

거짓인 기여의 문제는, B₁(z) 필터를 교정하여 상기 거짓인 요소도 교정되도록 함으로써 해결될 수 있다. 상기 과정은, B₂(z) = -A₂(z)로의 설정에 의한 개시를 포함한다(여기서 A₂(z)는 관련된 변조 형태에 대해 주어진다 - 부록 C 참조). 그 후, 상기 거짓인 3차 요소의 크기가 계산되어, 그 결과가 B₃(z)에 포함됨으로써, 모든 3차 기여가 무효화된다. 그 후 거짓인 4차 요소의 크기가 판정되고[예컨대 (1st+3rd) 및 (2nd+2nd)], 이것은 B₄(z)의 선택에 포함된다. 일정한 차수, 즉, 거짓인 요소의 크기가 수용 가능한 레벨로 감소하면, 상기 프로세스가 정지한다. 부록 C는, l=4 까지의 B_l(ω)에 대한 정확한 식과 함께, 상기 프로세스에 관해 상술하고 있다. 정방향으로 공급되는 교정 회로의 유도는, 직접적으로, UPWM에 대한 모델의 지식에 달려있다.

지금까지는, 인과관계 필터(causal filters)가 존재하는 모델, 즉, 실세계에서 실현 불가능한 필터에 의해서만 본 발명에 관해 설명했다. 상기 필터 B_l(z)(모두 LTI)는, 물론, 일반적으로 인과관계가 없는 모델(acausal model)을 나타내는 A_l(z)과 달리, 실현 가능(causal)해야 한다.

PCM 신호 다음의 삽입을 위한 실제적인 회로는 원래 도 7을 기초로 한다. 사용되는 필터(10)는 2개 모두 실현 가능해야 하고, 일반적으로 인과관계가 없는 전달 함수[예컨대, 모두 순실수 또는 순허수인 부록 A의 식 (m), (n) 및 (r)에 의해 주어짐]를 근사화할 수 있어야 한다. 이러한 근사화는, 전체 회로를 통해 지연을 수용함으로써 상당히 개선될 수 있는데, 이것은, 모든 분기(branches)가 예컨대 K 개의 샘플의 순수한 지연을 포함하므로 행해질 수 있다. 따라서, Bl(z)=1인 선형 분기는, z 영역에서 전달 함수 z^-K를 갖는 K 개의 순수한 디지털 샘플 지연(13)으로 대체될 수 있다. 이것은 도 8에 도시되어 있다. 그 후, 상기 비선형 분기는, (2K+1) 개의 계수를 갖는 FIR(Finite Impulse Response)형의 예인 필터(10) B_l(z)에 의해 구현될 수 있다. 근사화를 위해 부록 B를 참조한다.

PCM 신호의 균일 펄스폭 변조가 디지털 회로에 의해 행해지는 경우, 펄스폭 변조 신호가 시간 이산 신호일 필요가 있다. 이것은 실제로, 펄스 에지가 클럭 신호(주파수 f_b를 갖는 비트 클럭이라고도 불림)와 동기임을 의미한다. 따라서, 달성 가능한 펄스폭이 전체적인 다중 비트 클럭 주기 T_b로 이산화된다. 상기 비트 클럭은, 샘플링 시간 간격 ΔT=1/f_s이 전체 비트 클럭 주기의 수, 즉, ΔT=NT_b에 해당되도록 선택되는데, 상기 N은 가능한 펄스폭의 수이다. 따라서, 단측 변조(single-sided modulation)를 위해서는, f_b=Nf_s의 비트 클럭 주파수를 가져야 하는데, 여기서, 상기 N은 펄스폭의 수이다. 그러나, 양측 대칭 UPWM의 형성에는, 대칭 조건에 의해, f_b=2Nf_s의비트 클럭 주파수가 필요하다. 즉, 비트 클럭 주파수를 2배로 해야 한다.

펄스폭의 이산화는, PCM에서 UPWM으로의 변환 시스템의 달성 가능한 정확도를 저하시킨다. 상기 부정확성은, 양자화 잡음, (양자화된) 진폭 레벨의 이산수(discrete number)로 근사화되어야 하는 PCM 신호 등의 형태이다. 예컨대, 16 비트 PCM 신호가 완전한 정확도로 변환되는 경우, f_b=2¹⁶f_s의 비트 클럭 주파수가 필요하다. 이러한 비트 클럭 주파수는 실제로는 달성이 불가능하다. 따라서, 종래 기술에서는, 필요한 비트 클럭 주파수를 감소시키기 위해, UPWM 변환 직전에 소위 잡음 정형기를 사용한다. 오버샘플링의 사용과 결합하여, 상기 잡음 정형기는, 가청 범위 이상의 고주파에서의 양자화 잡음이 증가하는 대신, 가청 범위에서의 양자화 잡음은 억제할 수 있다.

도 9는, 양자화기(19)에 의해 공급되는 필연적인 양자화 잡음을 교정하도록 적응되는 통상의 잡음 정형기를 도시하고 있다. 이 잡음 정형기는, 펄스 코드 변조에서 펄스폭 변조로의 변환시 존재하는 비선형성의 교정을 포함하지 않는다.

이전에, 잡음 셰이핑은, 양자화기의 입력으로부터 그의 출력을 감산하는 것에 의해, 양자화기(19)로부터의 순간 양자화 에러(instantaneous quantization error)를 발견하는 과정을 포함했다. 이 양자화 에러는, 잡음 셰이핑 필터 F(z)에 의해 필터링되어(21), 상기 양자화기의 입력에 부가된다(20). 그러나, 상기 잡음 셰이핑 필터는 1샘플의 지연 후에만 응답하는데, 즉, 1샘플 후에 전송되는 교정 신호에 의해, 주어진 시간의 1에러의 교정을 시도한다.

상기 잡음 정형기는, 에러가 입력으로 복귀되어 감산되는 피드백 시스템으로 간주될 수 있다. 따라서, 순간 피드백은 불가능하므로, 상기 피드백 분기는 적어도 1샘플의 지연을 포함해야 한다. 즉, 펄스 응답 f(n)을 갖는 상기 잡음 셰이핑 필터 F(z)는, 실현 가능해야 하고, 특히 다음 조건을 만족시켜야 한다.

(1) f(n) = 0, (n < 1에 대해)

또한, 상기 잡음 셰이핑 필터는, 가청 주파수 범위내에서의 에러에 대해 가능한 최상의 피드백을 제공해야 한다. 이러한 필터는, 다음 샘플링 시간의 에러의 예측을 시도하므로, 예측기라 불린다. 따라서, 양호한 잡음 셰이핑 필터는, 가청 범위내에서 F(z)≒1인 예측 근사화이다. 부록 B는 예측 근사화의 예를 도시하고 있다.

잡음 정형기의 동작 모드는, 입력 신호가, 초음파 영역에서의 잡음의 양은 증가하는 대신 가청 주파수 범위에서는 억제되는 스펙트럼 형태의 양자화 잡음을 어느 정도 입력받는다는 것을 의미한다. 유감스럽게도, 부가되는 잡음은, 그 다음에 오는 비선형 UPWM 변환과의 상호작용으로 인해, 가청 영역에서의 잡음을 증가시키는 소위 상호 변조 잡음(IM 잡음)을 형성한다.

상기 IM 잡음은, 상기 UPWM 프로세스 직전에 잡음 정형기를 삽입하는 것에 의해 초래되는 부가적인 잡음 기여로서 정의할 수 있다. 상기 잡음 정형기의 입력과 출력 양쪽이 개별적으로 UPWM 모델을 통해 전송되어 감산된다면, 상기 IM 잡음을 나타내는 에러 신호는 격리될 것이다. 이것이, 2개의 해머스타인 UPWM 모델이 도 6에 해당하는 도 10에 도시되어 있다.

그러나, IM 잡음을 나타내는 상기 에러 신호 e(k)는, 상기 UPWM 모델이 일반적으로 실현 불가능하므로, 피드백이 용이하지 않다. 상기 피드백 분기는 잡음 정형기와 같이 적어도 1샘플의 지연을 포함할 필요가 있다[조건 (1)].

도 11은, 도시된 해머스타인 모델(23, 24)이 예측 LTI 필터를 바탕으로 하고, 예측된 에러 신호가 잡음 정형기(19)의 입력에서 감산되는, IM 잡음의 피드백을 위한 시스템을 도시하고 있다. 따라서, IM 잡음의 억제는 피드백에 의해 달성될 수 있다.

양 예측 모델이 동일하다면, 유리하게, 상기 예측된 IM 잡음은, 신호에 관련된 요소들을 포함하는 것이 아니라, 순수한 IM 잡음만을 포함한다(상기 신호 관련 요소들은 잡음 정형기를 변화하지 않고 통과하여 아무런 기여도 제공하지 않는다). 상기 시스템은 고조파 왜곡(harmonic distortion)을 부가하거나 제거하지는 않지만, 관련된 IM 잡음을 억제한다. 이것은, 유리하게, 그 다음에 잡음 정형기가 오는 피드백 교정과 IM 교정을 동시에 사용할 수 있도록 한다. 피드백되는 상기 시스템의 안정성으로 인해, 가능한 한 많은 교정이 1개의 피드포워드 회로에서 발생할 수 있다는 이점이 있다.

상기 UPWM 프로세스를 위한 예측 모델의 구조는, 양 모델의 선형 시불변 신호 처리(LTI)가 결합될 수 있으므로, 도 11을 단순화할 수 있도록 한다. 따라서, 상기 시스템은, LTI 블록(27)이, 사용되는 변조 형태에 해당하는 전달 함수 A_l(ω)[부록 A의 (m), (n) 및 (r) 참조]로의 예측 근사치인 도 12에 도시된 바와 같이 단순화될 수 있다. 이것은, 상기 예측기 가 가청 주파수 범위에 대해 최적화되고, 는 조건 (1)과 유사한 적어도 1샘플의 지연을 포함하는 것을 의미한다. 따라서, 상기 피드백은 다음 샘플링 시간까지 활성화되지 않는다. 부록 B는 이러한 예측 근사화의 예들을 도시하고 있다.

도 12의 예측 UPWM 모델의 선형 분기(l=1)는, 이들이 IM 잡음에 기여하지 않으므로 제거된다.

상기한 바와 같이, 양측 대칭 UPWM의 사용은, 단측 변조에 비해 2배의 비트 클럭 주파수가 필요하다. 이러한 사실의 결과로서, 상기 비트 클럭 주파수가 2배로 되지 않는 경우, 소위 의사 대칭 변조의 사용이 제안되었다. 도 13은, 의사 대칭 UPWM의 형성예를 도시하고 있다. 짝수의 비트 클럭 주기의 폭을 갖는 펄스는 대칭적으로 형성되는 한편, 홀수의 구간을 갖는 펄스는 비대칭적으로만 배치될 수 있다. 도 13에 도시한 바와 같이, 상승 에지 비대칭 또는 하강 에지 비대칭이 여기에 포함된다.

도 13으로부터 알 수 있는 바와 같이, 상승 에지 또는 하강 에지 비대칭을 갖는 홀수의 펄스가 각각 반 비트 클럭 주기만큼 전방으로 또는 후방으로 시프트된다면, 대칭 변조에 대한 에러가 제거된다.

따라서, 의사 대칭에 의해, 상기 에러 신호를, 반 비트 클럭 주기만큼의 펄스의 시프트에 의한 에러로서 나타낼 수 있다.

의사 대칭 UPWM의 에러의 모델을 형성하기 위해, 우선, 비대칭의 형태를 나타내는 보조량 s를 정의해야 한다.

(2)

즉, 상기 양 s는, 반 비트 클럭 주기로 나타낸 펄스의 시간 시프트를 나타내는데, 즉, 상기 시간 시프트는 sT_b/2 이다.

시간 시프트된 신호와 시간 시프트되지 않은 신호간의 차는 다음 전달 함수로 나타낼 수 있다.

(3)

즉, 1차 미분기이다. 즉, 상기 에러 스펙트럼은 주파수에 비례한다.

그 후, 발생기 시퀀스 g(k)가 선형 필터에 의해 필터링되므로, 등가 에러 신호 e(k)를 모델링할 수 있다(도 14 참조). 긴 펄스의 시간 시프트가 짧은 주기의 펄스의 경우보다 큰 에러를 발생시키므로, 상기 에러 신호의 절대 크기는 펄스의 주기에 직접적으로 비례한다. 따라서, 상기 발생기 시퀀스 g(k)는 비대칭인 경우 결과 펄스의 주기에 비례해야 하고, 그 이외의 경우에는 0이라야 한다. 상기 신호 x(k)+1은 이러한 특성을 갖는다. 또한, 상기 발생기 시퀀스의 부호는, 상기 결과 펄스가 어떤 형태의 비대칭을 갖는지를 나타낸다. 따라서, 상기 발생기 시퀀스 g(k)는 다음과 같이 정의된다:

(4) g(k) = s(k)(x(k) + 1)

여기서, 펄스폭 변조기 발생기(15)로부터 나온 상기 신호 s(k)는 샘플마다의 비대칭의 형태(시간 시프트)를 나타낸다.

상기 에러 신호 e(k)는, 도 14에 도시한 바와 같이, (3)으로부터 유도되는 다음 LTI 전달 함수를 같는 미분기 필터로 상기 발생기 시퀀스 g(k)를 필터링함으로써 형성된다:

(5)

여기서, T_b는 비트 클럭의 주기이고, ΔT는 샘플링 시간이다.

대칭 형태 s(k)의 의존성은 상기 전달 함수 (3)으로부터 상기 발생기 시퀀스 (4)로 시프트된다. 따라서, 도 14를 참조하면, 도 14에 도시된 미분기 필터(14)가 LTI인 것과 같이, 상기 에러 모델은 해머스타인 모델이고, 상기 발생기 시퀀스는, 메모리가 없는 비선형 프로세스 x(k)에 의해 형성되도록 구현할 수 있다. 상기 상수 T_b/(2ΔT)는, 비트 클럭에 의해 주어지는 시간 해상도에 따라 상기 에러 e(k)를 스케일링(scaling)한다.

따라서, 상기 모델링된 에러 신호 e(k)는, 완전 대칭 UPWM과는 의사 대칭적으로 상이한 부가적인 에러 기여이다. 상기 에러 신호는, 전달 함수 jω로 인해, 주파수에 비례한 스펙트럼을 갖는 잡음 형태이다.

도 14의 에러 모델이 피드백으로 사용되어 상기 의사 대칭 잡음을 억제하기 위해, 상기 jω LTI 필터가 예측 근사화에 의해 대체될 필요가 있다. 예측 근사화를 위해 부록 B를 다시 참조한다.

도 15는, 후술하는 여러 가지 형태의 교정 회로가, 완전 펄스 코드 변조의 펄스폭 변조로의 변환 시스템과 결합되는 방법의 블록도를 도시하고 있다.

도 15에서, u(k)는, 도 8을 참조하면, 피드포워드의 균일화 유닛(28)으로 공급되는 오버샘플링된 오디오 신호를 나타낸다. 그 후, 상기 진폭 이산화된 신호가, 회로(29)의 IM 잡음과 회로(30)의 의사 대칭 잡음 양쪽에 대해 피드백 교정이 제공되는 잡음 정형기(19)에 의해 형성된다. 그 후, 상기 펄스폭 변조 유닛(31)이 주파수 f_b로 비트 클럭과 동시에 스위칭되는 펄스폭 변조 신호 y(t)로 변환된다.

상기 경우, 모든 경우에 도 15의 모든 교정 블록을 사용할 필요는 없다.

도 13과 관련하여 설명한 바와 같이, 의사 대칭 펄스폭 변조가 사용되지 않은 경우, 회로(30)에서의 교정은 생략되어야 한다. 어떤 경우, 회로(29)에서의 IM 교정조차 불필요한 것으로 판명되어 생략될 수 있다.

도 16은, 단측 하강 에지 변조의 교정을 위한 도 8의 피드포워드 교정 회로의 실제적인 구현을 도시하고 있다. K=1 샘플의 전체적인 지연(B₁(z)=z^-1)이 선택되고, 3차를 포함하여 3차까지의 교정만이 포함된다. 부록 C의 등식(H) 및 부록 A의 (m)으로부터:

B₂(ω)=-A₂(ω)=jω/4

따라서, G(ω)=jω 및 K=1에 대해, 부록 B의 표 2에 의한 근사화는 다음과 같다:

B₂(z)≒1/4(1/2 - (1/2)z^-2)=(1 - z^-2)/8

따라서, 부록 A의 등식(m) 및 부록 C의 등식(L)로부터:

B₃(ω)=A₃(ω)=-ω²/24

따라서, G(ω)=-ω²및 K=1에 대해, 표 2에 의한 근사화는 다음과 같다:

B₃(z)≒(1 - 2z^-1+ z^-2)/24

B₂(z) 및 B₃(z)의 표현에서 알 수 있는 바와 같이, 이들 필터는, 도 16에 도시되어 있는 곱(multipliers)과 합(summations) 및 시간 지연에 의해 구현될 수 있다.

도 17은, 3차를 포함하여 3차까지, K=1에 대해 양측 대칭 변조를 교정하기 위한 피드포워드 회로의 1실시예를 도시하고 있다. 이 경우, 부록 C의 식(O) 및 (P)를 참조하여, 2차 및 3차 기여가 대체로 동일한 필터를 사용할 수 있다는 사실을 이용할 수 있다. 이것은, 도 17에 도시된 본 발명의 피드포워드 회로의 구현을 위한 구조를 매우 단순화한다.

도 17의 실시예의 계산 원리는 도 16의 실시예와 동일하므로, 보다 상세한 설명은 생략한다.

부록 A

여러 가지 UPWM 형태가 후술되어 있다. 또한, 도 5로부터의 등가 신호 y(k)의 테일러 전개가 도시되어 있는데, 이것은 도 6의 전달 함수를 판정하도록 한다.

수학적으로, 상기 UPWM 변조는, 주기 ΔT의 펄스 코스를 샘플 x(k)의 함수로서 나타내는 함수 p(x(k),t)에 의해 특징지워진다. 따라서, 변조된 신호 y(t)는 시간 시프트된 펄스의 무한합으로서 공식화할 수 있다.

(a)

일반적으로, AD급과 BD급 변조간에는 차이가 있다. AD급 변조에서는, y(t)가 1 또는 -1의 진폭만을 나타낼 수 있는데 반해, BD급 변조에서는 y(t)가 1, 0, 또는 -1의 진폭을 나타낼 수 있다. 또한, 양측 변조 및 단측 변조간에도 차이가 있다. 단측 변조에 대해서는, 펄스의 어느 측이 변조되는가에 따라 상승 에지 변조 및 하강 에지 변조의 2가지 변형예가 있다. 29 페이지를 참조하여, 다음 도면들은 AD 변조의 3가지 클래스에 대한 p(x,t)를 도시하고 있다.

도 A1 : 상승 에지 변조

도 A2 : 하강 에지 변조

도 A3 : 양측 대칭 변조

BD급 변조는 2가지 클래스의 AD 변조의 미분 결합의 한 형태로서 설명할 수 있다:

(b) p_BD(x,t)=(p_AD(x,t) - p_AD(-x,t))/2

이것은 펄스 신호가 -1, 0 또는 1의 값을 나타낼 수 있도록 한다.

도 5로부터, y(t)와 h(t)의 컨볼루션에 의해:

(c)

그 후, 상기 이산 시간 신호 y(k)는, 샘플링 시간 간격 ΔT로 샘플링되는 것에 의해 주어진다:

(d)

상기 컨볼루션 적분은 주기 ΔT=1의 기여들로 분할될 수 있다.

(e)

이로부터, x(k)의 시간 시프트된 샘플들의 일반적으로 비선형인 함수들의 합으로서 y(k)를 나타낼 수 있음을 알 수 있다:

(f)

그 후, 이러한 무한대의 비선형 함수들의 테일러 전개가 영신호(zero signal) x(k)=0으로부터 행해진다[즉, 맥로린 급수(McLaurin's series)]. 따라서, 상기 비선형 함수들은 다항 기여의 이중 무한합으로 분할된다.

(g)

여기서, 상기 테일러 계수 a_il는 상기 비선형 함수의 제 1 유도항에 의해 주어진다:

(h)

그 후, 상기 테일러 급수는, (시간 및 지수(power)에 따라 각 항을 정렬함으로써) 입력 신호의 각 지수 x^l(k)가, 펄스 응답으로서의 계수 a_il에 의해 주어지는 선형 시불변(LTI) 이산 시간 필터 A_l(z)에 의해 필터링되는 신호 모델로서 나타낼 수 있다:

(i)

단측 AD급 하강 에지 변조에 대해서는(도 A2에 의해):

(j)

따라서, 미분에 의해:

(k)

미분을 계속하면, 일반적으로, 식 (h)의 다음과 같은 계수의 집합을 얻는다 (ΔT=1):

(l)

이것은, 상기 필터 계수가, 펄스 응답 h(t)의 제 (l-1) 유도항의 샘플링을 기초로 하고 있음을 의미하는데, 상기 h(t)는, 전술한 바와 같이, 차단 주파수 f_g=f_s/2를 갖는 이상적인 로우패스 필터이다. 따라서, 다음 전달 함수는 A_l(ω)을 1로 설정하여 직접 유도할 수 있다:

(m)

유사하게, 대칭 고려에 의해, 단측 AD급 상승 에지 변조에 대해 다음을 추론할 수 있다:

(n)

양측 대칭 AD급 변조에 대해서는(도 A3):

(o)

따라서, 테일러 급수의 계수는 다음과 같다:

(p)

후술하는 바와 같이, h(t)의 유도항의 2개의 시간 시프트된 샘플링이 포함된다. 따라서, 주파수 영역에서, 전달 함수는 다음과 같다:

(q)

상기 표현은 다음의 좀더 간단한 표현으로 근사화될 수 있다:

(r)

따라서, 양측 대칭 UPWM이 단측 대칭 UPWM 보다 훨씬 더 선형임을 알 수 있다. 상기 레벨은, 일반적으로, 왜곡 차수 l이 1씩 증가할 때마다, (단측 대칭 UPWM에 대해 2씩 감소하는 반면) 4단위씩 감소한다. 또한, 상기 짝수 왜곡의 곱은, 단측 대칭 UPWM 에 대해서는 주파수의 제 (l-1) 지수만큼 증가하는 것과는 달리, 주파수의 제 1 지수만큼 증가한다.

BD급 변조에 대해, 미분 결합으로 인해 짝수 차수의 왜곡 요소들이 포함되지 않는다. 이 경우, 짝수 l에 대해 A_l(ω)=0 이다. 따라서, BD급은 해당 AD급 변조보다 훨씬 더 선형적이다.

도 A1: 단측 상승 에지 변조에 대한 p(x, t)

도 A2: 단측 하강 에지 변조에 대한 p(x, t)

도 A3: 양측 대칭 변조에 대한 p(x, t)

부록 B

피드포워드 및 피드백에 사용되는 필터 근사화의 예들이 후술되어 있다. 필터 근사화는, 주어진 전달 함수를 가능한 한 최상으로 근사화하기 위해, 관련된 계수들의 (유한) 집합을 갖는 구현 가능한 필터 구조를 발견하는 작업으로서 정의할 수 있다.

FIR(Finite Impulse Response) 필터에 의한 근사화가 후술되어 있다. 본 발명은 재귀(IIR) 필터를 기초로 할 수도 있다. 또한, 본 명세서는, 여기에 기재된 것(Parks MacLellan, Least Squares 등) 이외의 다수의 (보다 나은) 근사화 기준을 포함한다.

FIR 예측기

여기서, N개의 계수를 갖는 다음 FIR 필터의 클래스가 선택된다:

(aa) C(z) = c₁z^-1+ c₂z^{- 2}.... + c_liz^-li

상기 전달 함수는 실현 가능하고, 피드백에 대해 요구되는 바와 같이, 1 샘플 지연되어 응답한다[(1)과 유사]. 이후, 상기 계수(c₁....c_N)는, 주어진 전달 함수가 근사화되도록 선택되어야 한다. 이 경우, FIR 필터(a)에 대한 전달 함수의 주파수 ω에 대한 처음 N개의 유도항이, 주어진 전달 함수에 대해 대응되는 유도항과 동일하도록 상기 기준이 선택되어야 한다. 이것은 N개의 미지수를 갖는 N개의 선형 방정식을 제공하고, 그 해답은, ω^N에 비례한 근사 에러를 갖는 FIR 예측기가 된다. 이것은, 상기 근사화가 저주파(오버샘플링 사용시 가청 영역에 해당)에서 최적화됨을 의미한다. 다음 표는 N=1..4에 대한 결과를 나타내고 있는데, 여기서 G(ω)는 근사화된 전달 함수이다:

표 1

G(ω)	N=1	N=2	N=3	N=4
1	z-1	2z-1-z-2	3z-1-3z-2+z-3	4z-1-6z-2+4z-3-z-4
jω	0	z-1-z-2	2.5z-1-4z-2+1.5z-3	4⅓z-1-9½z-2+7z-3-15/6z-4
-ω2	0	0	z-1-2z-2+z-3	3z-1-8z-2+7z-3-2z-4

잡음 셰이핑 필터로서 적합한 필터(도 9 참조)를 G(ω)=1에 대한 표 1로부터 얻을 수 있다. G(ω)=jω에 대해서는, 예컨대 의사 대칭 잡음의 피드백(도 14 참조)에 대한 예측기를 얻을 수 있다. 또한, 상기 표는, IM 잡음의 피드백(도 12 참조)에 대한 예측기 를 판정하는데 사용할 수도 있다.

FIR 피드포워드 필터

다음 형태의 FIR 필터는:

(bb) B₁(z) = b_1,0+ b_1,1z^-1+ b_1,2z^-2... + b_1,2Kz^-2K

피드포워드 교정에 사용되기 위해 선택된다.

상기 필터는 실현 가능하고, 주어진 전달 함수 e^-jKωG(ω)가 근사화되도록 바람직하게 선택된 (2K+1)개의 계수를 갖는다. 이것은, G(ω)가 K개의 샘플만큼 지연되어 (bb)에 의해 근사화됨을 의미한다. 이것은, 동일한 수의 계수를 갖는 예측 근사화에 비해 훨씬 적은 근사화 에러를 초래한다.

상기한 바와 동일한 기준을 사용하면, 근사화 에러가 ω^2K+1과 더불어 증가하는 다음 표를 얻을 수 있다.

표 2

G(ω)	N=3	N=4
1	z-1	z-2
jω	½-½z-2	-1/12+⅔z-1-⅔z-3+1/12z-4
-ω2	1-2z-1+z-2	-1/12+1⅓z-1-2½z-2+1⅓z-3-1/12z-4
-jω3	0	½-z-1+z-3-½z-4

부록 C

거짓인 요소를 고려한 UPWM의 피드포워드 교정에 사용되는 B₁(z)의 정확한 판정을 위한 방법이 후술되어 있다.

도 7의 피드포워드 회로의 다음에 도 6의 UPWM 모델이 올 것으로 예상할 수 있다. 또한, 입력 신호 u(k)가 주파수 ω를 갖는 복소수의 순수 형태(complex pure tone)일 것으로 추정된다. 표기상, 시간 인덱스(k)는 다음에서 생략되었다:

(A) u = e^jωk

일반적으로, 거듭 제곱의 경우 다음과 같이 된다:

(B) u^l= e^jlωk

즉, 주파수 lω를 갖는 복소수의 순수 형태가 된다.

편의상, 4 이상의 지수를 갖는 모든 항들은 다음 계산에서 생략되었다.

그 후, 다항 기여 u^l을 B_l(ω)로 필터링하여 합하는 것에 의해 피드포워드 회로의 출력 신호 x=x(k)가 주어진다:

(C) x = u + B₂(2ω)u²+ B₃(3ω)u³+ B₄(4ω)u⁴+ .....

UPWM 모델에서, x², x³및 x⁴는 다음과 같이 형성된다:

(D) x²= u²+ 2B₂(2ω)u³+ (B₂ ²(2ω) + 2B₃(3ω))u⁴+ .....

(E) x³= u³+ 3B₂(2ω)u⁴+ ......

(F) x⁴= u⁴+ ......

다항 기여 x^l을 A_l(ω)로 필터링하여 합하면, (지수가 동일한 항끼리 묶는 것에 의해) 상기 시스템의 출력 신호 y(k)가 제공된다.

(G) y = u +

[B₂(2ω)+A₂(2ω)]u²+

[B₃(3ω)+2A₂(3ω)B₂(2ω)+A₃(3ω)]u³+

[B₄(4ω)+A₂(4ω)(B₂ ²(2ω)+2B₃(3ω))+A₃(4ω)3B₂(2ω)+A₄(4ω)]u⁴

+ .....

상기 피드포워드의 목적은, 상기 시스템을 선형화하기 위한 것, 즉, 조건 y=u를 만족시키기 위한 것이다.

(B)로부터, 일반적으로, 직접 B₂(ω)로부터 시작할 수 있음을 알 수 있다:

(H) B₂(ω) = -A₂(ω)

그 후, 전체 3차 기여가 제거되도록 B₃(ω)을 결정한다. (G)로부터, 상기 3차 기여가, B₃(ω)에 포함되는 "거짓" 3차 기여인 혼합항을 갖는다는 것을 알 수 있다:

(I) B₃(3ω) = -2A₂(3ω)B₂(2ω)-A₃(3ω)

= 2A₂(3ω)A₂(2ω)-A₃(3ω)

이것은 다음과 같다:

(J) B₃(ω) = 2A₂(ω)A₂(2ω/3)-A₃(ω)

그 후, (G)에 의해 B₄(ω)가 결정된다:

(K) B₄(4ω) = -A₂(4ω)(B₂ ²(2ω) - 2B₃(3ω)) - A₃(4ω)3B₂(2ω) - A₄(4ω)

따라서, 3개의 거짓 4차 기여가 여기에 포함된다.

계속적인 대입에 의해:

(Ka) B₄(4ω) = -A₂(ω)[A₂ ²(ω/2) + 4A₂(3ω/4)A₂(ω/2) - 2A₃(3ω/4)]

+ 3A₃(ω)A₂(ω/2) - A₄(ω)

더 많은 항을 포함하는 경우, B₅(ω), B₆(ω) ... 가 결정될 수 있다. 그러나, 거짓인 요소들의 수가 급속히 증가하므로, 상기 프로세스가 계산면에서 급속히 복잡해진다. 그러나, 4차 이상의 기여는, 이들의 진폭이 매우 작으므로, 그에 대한 교정을 포함할 필요가 거의 없다.

상기 계산은, 선형 분기가 피드포워드와 UPWM 모델 양쪽에서 전달 함수 1을 갖는다는 가정, 즉, 어떠한 필터도 없이 직접 결합되어 있다는 가정에 바탕을 두었다. K개의 샘플 지연이 상기 피드포워드의 선형 분기에 도입되면, 도 8에 도시한 바와 같이, l>1에 대한 모든 B₁(ω) 전송함수는, 전송함수 e^-jKω= z^-K를 갖는 해당 지연에 의해 교정되어야 한다. 따라서, 부록 B에서 설명한 바와 같이, 피드포워드에서의 실현 가능한 필터를 근사화하는 것이 보다 용이하다.

실시예

예컨대, 부록 A의 (J) 및 (m)의 단측 하강 에지 변조에 대해:

(L)

후술하는 바와 같이, 거짓인 3차 기여는 A₃(ω) 크기의 2배이고 방향은 반대이므로, B₃(ω)의 부호를 반대로 할 필요가 있다.

(K) 및 (m)으로부터의 계산에 의해:

(M) B₄(ω) = -A₄(ω)

또한, 5차항에 대해 (K)를 계산하면:

(N) B₅(ω) = A₅(ω)

따라서, 일반적으로, 단측 하강 에지 변조의 경우, 홀수 필터에 대해서 부호를 반대로 해야 한다는 사실이 적용된다.

실시예

양측 대칭 변조에 대해서, 부록 A의 (r) 및 (H)로부터:

(O) B₂(ω) = -A₂(ω) = ω²/32

그리고:

(P) B₃(ω) = ω²/96 + ω⁴/1152 = -A₃(ω) + ω⁴/1152

여기서, 실제 구현에 있어서, 상기 ω⁴항은 진폭이 매우 제한되어 있으므로 무시할 수 있다. 따라서, B₂(ω)와 B₃(ω) 양쪽은, 신호 u²/32 + u³/96 에 공급되는 전달 함수 ω²를 갖는 공통 필터를 기초로 할 수 있다. 이러한 방법은 도 17의 회로의 구현에 사용된다.

Claims (13)

1. PCM(Pulse Code Modulation) 신호의 UPWM(Uniform Pulse Width Modulation) 신호로의 변환시의 비선형성 및 잡음의 교정 방법에 있어서,

   PCM에서 UPWM으로의 변환시의 공지된 비선형성의 모델 회로를 사용하며, 상기 모델 회로는, PCM 신호를 그들 각각의 다항 요소 (x, x², x³, x⁴...)로 분할하는 병렬 연결된 해머스타인 필터로 형성되고, 상기 각 다항 요소는, 지수 l과 관련됨과 동시에 다음 전달 함수(transfer function):

   를 갖는 선형 시불변 필터에 의해 필터링된 후, 이 필터링된 요소들은 z=e^jω 와 합쳐지며, 상기 ω=2πf/f_s 는 정규화된 각주파수를 나타내고, f_s는 샘플링 주파수이며, a_il는 지수 l 및 시간 인덱스 i와 관련된 필터 계수를 나타내는 것을 특징으로 하는 방법.
2. 제 1 항에 있어서, 상기 필터 계수 a_il는, PCM에서 UPWM 으로의 변환시의 비선형성의 테일러 전개에 의해 결정되는 것을 특징으로 하는 방법.
3. 제 1 항 또는 제 2 항에 있어서, UPWM AD급 하강 에지(trailing edge) 변조시, 상기 필터 계수 a_il은, 전달 함수:

   를 제공하는 것을 특징으로 하는 방법.
4. 제 1 항 또는 제 2 항에 있어서, UPWM 상승 에지(leading edge) 변조시, 상기 필터 계수 a_il는, 전달 함수:

   를 제공하는 것을 특징으로 하는 방법.
5. 제 1 항 또는 제 2 항에 있어서, UPWM 양측 대칭 변조시, 상기 필터 계수 a_il는, 전달 함수:

   를 제공하는 것을 특징으로 하는 방법.
6. PCM 신호의 UPWM 신호로의 변환시의 비선형성 및 잡음을 교정하기 위한 회로에 있어서,

   지수 l과 관련되고 전달 함수 B₁(ω)을 갖는 선형 필터로 필터링되는 각각의 다항 요소 (u, u², u³, ...)로 PCM 신호를 분할하는 복수의 병렬 연결된 해머스타인 필터로 PCM 신호가 공급되어, PCM-UPWM 변환에 의한 비선형 기여를 균등화하도록 상기 PCM 신호가 적응되며, 상기 B₁(ω)이 제 1 항에 따른 모델 회로의 지식을 바탕으로 근사화된 후, 상기 필터링된 요소들이 합산 유닛(summation unit)에 공급되는 것을 특징으로 하는 회로.
7. 제 6 항에 있어서, 다항 요소들을 필터링하기 위한 전달 함수는:

   B₂(ω) ≒ -A₂(ω)

   B₃(ω) ≒ 2A₂(ω)A₂(2ω)-A₃(ω)

   B₄(ω) ≒ -A₂(ω)[A₂ ²(ω/2) + 4A₂(3ω/4)A₂(ω/2) - 2A₃(3ω/4)] +

   3A₃(ω)A₂(ω/2) - A₄(ω)

   에 의해 근사화되는 것을 특징으로 하는 회로.
8. 제 6 항 또는 제 7 항에 있어서, 1차 요소와 관련된 필터 B₁(ω)는 K개의 샘플의 시간 지연 회로에 의해 형성되고, 이 지연은 l>1에 대한 나머지 B₁(ω) 필터에 포함되는 것을 특징으로 하는 회로.
9. PCM 신호의 UPWM 신호로의 변환시의 비선형성 및 잡음을 교정하기 위한 회로에 있어서,

   잡음 정형기로 공급되는 상기 PCM 신호는, 잡음 정형기의 입력이, PCM 신호를 입력받는 것에 부가하여, 제 1 항에 따른 2개의 해머스타인 기반 UPWM 모델의 출력 신호간의 차로서 유도된 피드백 에러 신호를 입력받도록 적응되는 합산 유닛과 관련되며, 여기서, 제 1 모델로의 입력 신호는 PCM 신호에 의해 형성되고, 제 2 UPWM 모델로의 입력 신호는 잡음 정형기의 출력 신호에 의해 형성되는 것을 특징으로 하는 회로.
10. 제 9 항에 있어서, 2개의 해머스타인 기반 UPWM 모델 회로는 동일하고, 지수 l>1과 관련된 해머스타인 필터만이 포함되며, 해머스타인 필터에 포함된 선형 시불변 필터는 예측적인 것을 특징으로 하는 회로.
11. PCM 신호의 UPWM 신호로의 변환시의 비선형성 및 잡음을 교정하기 위한 회로에 있어서,

    상기 PCM 신호는, 의사 대칭 변조의 사용과 관련하여, 비션형 부분은, 시간 인덱스 k와 관련된 변조 펄스의 선택된 대칭 형태 및 펄스폭을 동적으로 나타내는 발생기 신호 g(k)에 의해 형성되고, 선형 부분은, 전달 함수 C(ω)를 갖는 시불변 예측 필터인 해머스타인 필터로부터의 네거티브 피드백(negative feedback)을 부가하는 것에 의해 교정되는 것을 특징으로 하는 회로.
12. 제 11 항에 있어서, 상기 발생기 신호 g(k)는:

    g(k) = s(k)(x(k) + 1)

    에 의해 주어지며, 상기 양 ΔT(x(k) + 1)/2 는 시간 인덱스 k에서의 펄스폭을 나타내고, ΔT는 UPWM 신호의 주기를 나타내며, s(k)는 반 비트 클럭 주기 T_b로 표현된 시간 인덱스 k에서의 펄스의 대칭 변조에 대한 시간 시프트(time shift)를 나타내고, 상기 C(ω)는 전달 함수:

    에 의해 근사화되며, 상기 T_b는 비트 클럭의 주기인 것을 특징으로 하는 회로.
13. 디지털-아날로그 변환용 D급 증폭기 또는 기기와 관련된 제 1 항 내지 제 12 항 중 어느 한 항에 따른 방법 및 회로의 사용.