KR20000004211A - 중첩 오차 측정 마크 - Google Patents

중첩 오차 측정 마크 Download PDF

Info

Publication number
KR20000004211A
KR20000004211A KR1019980025641A KR19980025641A KR20000004211A KR 20000004211 A KR20000004211 A KR 20000004211A KR 1019980025641 A KR1019980025641 A KR 1019980025641A KR 19980025641 A KR19980025641 A KR 19980025641A KR 20000004211 A KR20000004211 A KR 20000004211A
Authority
KR
South Korea
Prior art keywords
error
pattern
offset value
box
bar
Prior art date
Application number
KR1019980025641A
Other languages
English (en)
Inventor
박기엽
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980025641A priority Critical patent/KR20000004211A/ko
Publication of KR20000004211A publication Critical patent/KR20000004211A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 제조공정중 리소그래피(lithography) 공정중에 발생되는 중첩 오차를 측정하기 위한 중첩 오차 측정 마크에 관한 것이다. 소자의 고집적화에 따라 리소그래피 공정중 중첩도가 소자의 신뢰도 및 생산 수율 향상에 큰 영향을 미친다. 본 발명의 중첩 오차 측정 마크는 적어도 하나 이상의 패턴으로 이루어지며, 각각의 패턴은 어미자와 아들자의 조합으로 구성된다. 어미자와 아들자는 중첩도 측정이 가능한 박스 인 박스(box in box), 바아 인 바아(bar in bar), 박스 인 바아, 바아 인 박스 등의 조합과 이의 오목 및 볼록 패턴의 조합으로 구성된다. 중첩 오차 측정 마크가 패턴군을 이룰 경우 다수의 패턴중 어느 하나를 기준으로 고정부인 어미자에 대하여 이동부인 아들자가 임의의 nΔx , nΔy 만큼 이격되는 행렬의 정방형을 이룬다. 여기서, n 은 정수이고, Δx 는 임의의 x 방향 오프셋 값이며, Δy 는 임의의 y 방향 오프셋 값이다. 이러한 본 발명의 중첩 오차 측정 마크를 마스크에 삽입하여 반도체 소자의 제조공정중 리소그래피 공정에 적용하면, 한번의 마스크 작업으로도 중첩 오차가 공정진행중에 발생되었는지 측정 장비에서 발생되었는지를 용이하게 판단할 수 있어, 측정 장비의 성능 뿐만 아니라 공정상에 발생하는 여러 형태의 중첩 오차를 정량화하는데 유용하다.

Description

중첩 오차 측정 마크
본 발명은 반도체 소자의 제조공정중 리소그래피(lithography) 공정중에 발생되는 중첩 오차를 측정하기 위한 중첩 오차 측정 마크에 관한 것으로, 특히 중첩 오차가 공정진행중에 발생되었는지 측정 장비에서 발생되었는지를 용이하게 판단할 수 있는 중첩 오차 측정 마크에 관한 것이다.
반도체 소자가 고집적화 및 소형화 되어감에 따라 하부층과 상부층 또는 하부층과 불순물 확산층 사이의 중첩 정확도(이하, 중첩도라 칭함)가 소자의 신뢰성 및 생산 수율에 중요한 요인으로 작용된다. 따라서, 반도체 소자의 제조공정에 사용되는 마스크에 중첩 오차 측정 마크를 삽입하여 중첩도를 측정하고 있다.
도 1a는 종래 중첩 오차 측정 마크의 어미자를 도시한 평면도이고, 도 1b는 종래 중첩 오차 측정 마크의 아들자를 도시한 평면도이며, 도 1c는 도 1a의 어미자와 도 1b의 아들자에 의해 웨이퍼상에 형성된 박스 인 박스(box in box)형의 레지스트 패턴을 도시한 평면도이다.
도 1a의 어미자(1)와 도 1b의 아들자(2)는 각기 다른 마스크에 삽입된다. 어미자(1)가 삽입된 마스크를 사용하여 반도체 소자의 제조공정을 실시하면, 도 1c에 도시된 바와 같이, 웨이퍼상에 외측 레지스트 패턴(3)이 형성된다. 후속 공정으로 아들자(2)가 삽입된 마스크를 사용하여 반도체 소자의 제조공정을 실시하면, 도 1c에 도시된 바와 같이, 외측 레지스트 패턴(3) 안쪽에 내측 레지스트 패턴(4)이 형성된다. 이들 레지스트 패턴(3 및 4)을 측정 장비로 측정하여, x축 또는 y축의 한 방향에 대한 중첩 오차를 측정한다. 두 방향에 대한 중첩 오차를 측정할 경우 두 차례에 걸쳐 측정을 하여야 한다. 측정 결과 외측 레지스트 패턴(3)에 대해 내측 레지스트 패턴(4)이 어느 한 방향으로 치우쳐 있을 경우 중첩 오차가 발생됨을 알수 있고, 이 측정값을 토대로하여 중첩 오차를 보정한다.
그런데, 중첩 오차가 공정 진행중에 발생되므로 측정된 오차값이 장비에 의한 것인지 공정에서 발생된 것인지를 판단하기 어렵다. 따라서, 종래 중첩 오차 측정 마크는 측정 장비에 대한 측정 정확도를 알기가 어려울 뿐만 아니라, 측정 장비가 복수로 있을 때 어느 장비가 더 정확한 것인지, 어떤 값을 보정하여 주어야 하는지 절대치를 알 수가 없어 소자의 고집적화 실현을 어렵게 하는 문제가 있다.
따라서, 본 발명은 한번의 마스크 작업을 통해 중첩 오차의 분석이 가능하고, 중첩 오차가 측정 장비에서 발생되는지 공정상의 오류로 발생되는지를 판단할 수 있으며, 정확하고 객관적인 측정 장비의 성능 평가 및 장비간 비교가 가능하여 소자의 신뢰성 및 생산 수율을 향상시킬 수 있는 중첩 오차 측정 마크를 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 중첩 오차 측정마크는 반도체 소자의 리소그래피 공정중에 발생되는 중첩 오차를 측정하기 위해 마스크에 삽입되며, 어미자와 아들자의 조합으로 구성된 패턴이 다수개 배열되어 이루어진 것을 특징으로 한다.
도 1은 종래 중첩 오차 측정 마크를 설명하기 위한 도면.
도 2는 본 발명의 실시예에 따른 중첩 오차 측정 마크의 평면도.
도 3은 도 2의 중첩 오차 측정 마크를 이용하여 중첩 오차 테스트를 설명하기 위한 도면.
<도면의 주요부분에 대한 기호설명>
1 및 30: 어미자 2 및 40: 아들자
3 및 4: 레지스트 패턴 10: 중첩 오차 측정 마크
21 내지 29: 패턴 50: 노광 지역
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
본 발명의 실시예에 따른 중첩 오차 측정 마크의 평면도를 도시한 도 2를 참조하면, 중첩 오차 측정 마크(10)는 3×3 배열인 9개의 패턴(21 내지 29)으로 이루어진다. 각 패턴(21 내지 29)은 어미자(30)와 아들자(40)의 조합으로 구성된 박스 인 박스 형(box in box type)으로 구성된다. 각 패턴(21 내지 29)은 고정부인 어미자(30)에 대하여 이동부인 아들자(40)의 위치가 임의의 nΔx , nΔy 만큼 이격되어 행렬의 정방형으로 형성된다. 여기서, n 은 정수이고, Δx 는 임의의 x 방향 오프셋 값이며, Δy 는 임의의 y 방향 오프셋 값이다. 예를 들어, 각 패턴(21 내지 29)중 한가운데 위치된 패턴(25)의 어미자(30)에 대한 아들자(40)의 오프셋(offset) 값이 (0, 0)일 경우, 한가운데 패턴(25)를 기준으로 좌측 패턴(24)의 오프셋 값은 ( -Δx , 0)이고, 우측 패턴(26)의 오프셋 값은 ( +Δx , 0)이며, 상측 패턴(22)의 오프셋 값은 (0, +Δy )이고, 하측 패턴(28)의 오프셋 값은 (0, -Δy )이며, 좌상측 패턴(21)의 오프셋 값은 ( -Δx , +Δy )이고, 좌하측 패턴(27)의 오프셋 값은 ( -Δx , -Δy )이며, 우상측 패턴(23)의 오프셋 값은 ( +Δx , +Δy )이고, 우하측 패턴(29)의 오프셋 값은 ( +Δx , -Δy )이다. 도 2에서 패턴(25)를 제외한 모든 패턴 부분에서 점선 부분은 오프셋 값이 (0, 0)인 경우를 나타낸다.
상기한 본 발명의 실시예에서는 박스 인 박스 형의 각 패턴(21 내지 29)의 아들자(40)가 임의의 알고 있는 값 Δx , Δy 만큼 x , y 방향으로 오프셋을 주어 오프셋 값이 (0, 0)인 패턴(25)을 중심으로 3×3 배열을 이루는 한 무리의 패턴군(pattern group)으로 된 중첩 오차 측정 마크(10)를 설명하였으나, 본 발명의 중첩 오차 측정 마크(10)는 이에 한정되지 않고, 2Δx , 2Δy 의 패턴을 추가로 하여 5×5 배열을 형성시키는 등 nΔx , nΔy 의 추가 패턴에 따라 한 무리의 패턴군을 (2n+1) × (2n+1) 의 배열이 되도록 할 수 있고, 또한 각 패턴(21 내지 29)의 형태(type)를 박스 인 박스(box in box) 뿐만 아니라 바아 인 바아(bar in bar), 박스 인 바아(box in bar), 바아 인 박스(bar in box) 등의 조합과 이의 오목 및 볼록 패턴의 조합으로 구성할 수 있다.
상기 구성을 갖는 본 발명의 중첩 오차 측정 마크(10)는 반도체 소자의 제조에 사용되는 마스크의 선택된 부분에 삽입하여 리소그래피(lithography) 공정중에 발생되는 중첩 오차를 측정하는데 이용된다. 중첩 오차는 측정 장비 성능 및 공정 오류 등에 의해 발생된다.
중첩 오차 측정 마크(10)가 삽입된 마스크를 사용한 노광 공정으로 중첩 오차 측정 마크(10)의 이미지는 웨이퍼상에 전사되고, 현상 공정을 통해 중첩 오차 측정 마크(10)의 이미지에 대응되는 형태의 레지스트 패턴이 웨이퍼상에 형성된다. 웨이퍼상에 형성된 레지스트 패턴을 중첩도 측정 장비로 측정하여 측정값을 산출하고, 이 측정값을 토대로하여 중첩 오차를 보정한다.
중첩 오차의 종류는 정렬 오차(align error), 배율 오차(magnification error), 오프셋 오차(offset error), 비정방성 오차(orthogonality error), 필드 내 레지스트레디션 오차(registration error), 좌표 어드레싱 오차(addressing error), 스테이지 바이브레이션 오차(stage vibration error)등이 있으며, 본 발명의 중첩 오차 측정 마크(10)를 이용한 중첩 오차 보정은 한 점 (single position) 비교 보정과 다중점(multi position) 비교 보정이 있다.
먼저, 한 점 비교 보정은 중첩 오차 측정 마크(10)를 이루는 무리군 패턴(21 내지 29)에 대응되는 레지스트 패턴을 웨이퍼상의 노광 지역(exposure field)의 한 부분에 형성시킨 후, 중첩도 측정 장비로 임의의 한 레지스트 패턴(무리군을 이루는 패턴들중 임의의 패턴에 대응되는 레지스트 패턴)을 측정하여 측정값을 얻고, 이 임의의 레지스트 패턴의 측정값을 이미 알고 있는 임의의 패턴의 오프셋 값과 비교한다. 예를 들어, 오프셋 값이 ( +Δx , 0)인 패턴(26)에 대응되는 레지스트 패턴을 측정하였을 경우 레지스트 패턴의 측정 값은 ( +Δx , 0)로 측정 되어야 한다.
다중점 비교 보정은, 도 3a 내지 도 3d에 도시한 바와 같이, 중첩 오차 측정 마크(10)를 이루는 무리군 패턴(21 내지 29)에 대응되는 레지스트 패턴을 웨이퍼상의 노광 지역(50)의 최외각 4군데 위치(P1, P2, P3 및 P4)에 형성시킨 후, 중첩도 측정 장비로 임의의 오프셋 값 패턴을 각 위치(P1, P2, P3 및 P4)마다 선정하여 동시에 측정하면 노광기에서 발생할 수 있는 중요 오차(error)인 정렬 오차(도 3a), 배율 오차(도 3b), 오프셋 오차(도 3c), 비정방성 오차(도 3d) 등 측정 장비가 산출해 내는 값들에 대해 어느 정도 신뢰성이 있는지의 여부와 산출 방식(algorithm)의 오류 여부 등을 쉽게 비교할 수 있다. 이러한 본 발명에 의한 방법과 패턴을 사용하면 단 한번의 노광 공정을 통하여 공정중 발생한 오차를 완전히 배제하고 중첩 측정기의 성능 평가 및 비교가 가능해 진다.
도 3a 내지 도 3d를 참조하여 노광 지역(50)중 4군데 위치(P1, P2, P3 및 P4)에 형성된 측정 패턴간의 거리가 X, Y인 필드에 대해서 각각의 오차 산정에 대한 설명을 간단히 설명하면 다음과 같다.
먼저, 중첩 오차 측정 마크(10)를 이루는 무리군 패턴(21 내지 29)에 대응되는 레지스트 패턴을 웨이퍼상의 노광 지역(50)의 최외각 4군데 위치(P1, P2, P3 및 P4)에 형성시킨다. 이후, 중첩도 측정 장비로 중첩 오차를 테스트(test) 한다.
도 3a는 정렬 테스트를 설명하기 위한 도면으로, 중첩도 측정 장비로 제 1 위치(P1)에서 오프셋 값이 (0, 0)인 패턴(25)에 대응되는 레지스트 패턴을, 제 2 위치(P2)에서 오프셋 값이 (0, 0)인 패턴(25)에 대응되는 레지스트 패턴을, 제 3 위치(P3)에서 오프셋 값이 (0, 0)인 패턴(25)에 대응되는 레지스트 패턴을, 제 4 위치(P1)에서 오프셋 값이 (0, 0)인 패턴(25)에 대응되는 레지스트 패턴을 각각 선정하여 동시에 측정할 때, 측정 장비는 모든 중첩 오차 측정 값이 0(zero)에 근접되도록 측정되어야 한다.
도 3b는 배율 테스트를 설명하기 위한 도면으로, 중첩도 측정 장비로 제 1 위치(P1)에서 오프셋 값이 ( -Δx , +Δy )인 패턴(21)에 대응되는 레지스트 패턴을, 제 2 위치(P2)에서 오프셋 값이 ( +Δx , +Δy )인 패턴(23)에 대응되는 레지스트 패턴을, 제 3 위치(P3)에서 오프셋 값이 ( -Δx , -Δy )인 패턴(27)에 대응되는 레지스트 패턴을, 제 4 위치(P1)에서 오프셋 값이 ( +Δx , -Δy )인 패턴(29)에 대응되는 레지스트 패턴을 각각 선정하여 동시에 측정할 때, 측정 장비는 X축으로 (2Δx) /X, Y축으로 (2Δy) /Y로 측정이 되어야 한다. 도 3b에서 점선으로 도시한 부분은 설계 룰(design rule)에 따른 노광 지역(50a)이고, 실선으로 도시한 부분은 실제 노광 지역(50)으로 설계 룰에 의한 노광 지역(50a)보다 넓은 지역이 노광된 것을 나타내고 있다.
도 3c는 오프셋 테스트를 설명하기 위한 도면으로, 중첩도 측정 장비로 제 1 위치(P1)에서 오프셋 값이 ( +Δx , -Δy )인 패턴(29)에 대응되는 레지스트 패턴을, 제 2 위치(P2)에서 오프셋 값이 ( +Δx , -Δy )인 패턴(29)에 대응되는 레지스트 패턴을, 제 3 위치(P3)에서 오프셋 값이 ( +Δx , -Δy )인 패턴(29)에 대응되는 레지스트 패턴을, 제 4 위치(P1)에서 오프셋 값이 ( +Δx , -Δy )인 패턴(29)에 대응되는 레지스트 패턴을 각각 선정하여 동시에 측정할 때, 측정 장비는 X축으로 +Δx , Y축으로 -Δy 로 측정이 되어야 한다. 도 3c에서 점선으로 도시한 부분은 설계 룰(design rule)에 따른 노광 지역(50a)이고, 실선으로 도시한 부분은 실제 노광 지역(50)으로 설계 룰에 의한 노광 지역(50a)으로부터 우하단으로 오프셋이 되어 노광된 것을 나타내고 있다.
도 3d는 비정방성 테스트를 설명하기 위한 도면으로, 중첩도 측정 장비로 제 1 위치(P1)에서 오프셋 값이 ( +Δx , 0)인 패턴(26)에 대응되는 레지스트 패턴을, 제 2 위치(P2)에서 오프셋 값이 ( +Δx , 0)인 패턴(26)에 대응되는 레지스트 패턴을, 제 3 위치(P3)에서 오프셋 값이 ( -Δx , 0)인 패턴(24)에 대응되는 레지스트 패턴을, 제 4 위치(P1)에서 오프셋 값이 ( -Δx , 0)인 패턴(24)에 대응되는 레지스트 패턴을 각각 선정하여 동시에 측정할 때, 측정 장비는 θ=tan-1[Δx/(Y/2)] 로 측정이 되어야 한다. 도 3d에서 점선으로 도시한 부분은 설계 룰(design rule)에 따른 노광 지역(50a)이고, 실선으로 도시한 부분은 실제 노광 지역(50)으로 설계 룰에 의한 노광 지역(50a)으로부터 일측으로 기울어지게 노광된 것을 나타내고 있다.
상술한 바와 같이, 본 발명은 어미자와 아들자의 조합으로 구성된 다수의 패턴이 행렬의 정방형으로 배열된 중첩 오차 측정 마크를 마스크에 적용하므로써, 중첩 정확도 측정 장비의 오차를 완벽히 보정할 수 있어 신뢰도 있는 측정 값을 얻을 수 있고, 절대치에 의한 오차 비교가 가능하여 측정 장비의 장비간 성능 비교가 가능하며, 간단히 1회 노광 공정으로 중첩 정확도 측정 장비의 점검 및 유지가 가능하여 점검 시간을 2배 이상 단축시켜 생산성을 증가시킬 수 있고, 각 장비별 보정 방법, 보정 값, 매개변수 산출 방식(parameter algorithm)을 용이하게 알 수 있다.

Claims (4)

  1. 반도체 소자의 리소그래피 공정중에 발생되는 중첩 오차를 측정하기 위해 마스크에 삽입되며, 어미자와 아들자의 조합으로 구성된 패턴이 다수개 배열되어 이루어진 것을 특징으로 하는 중첩 오차 측정 마크.
  2. 제 1 항에 있어서,
    상기 패턴 각각은 어미자와 아들자가 박스 인 박스, 바아 인 바아, 박스 인 바아 및 바아 인 박스중 어느 하나의 형태로 조합된 것을 특징으로 하는 중첩 오차 측정 마크.
  3. 제 1 항에 있어서,
    상기 패턴 각각은 고정부인 어미자에 대하여 이동부인 아들자의 위치가 임의의 nΔx , nΔy 만큼 이격되어 행렬의 정방형으로 배열되며, 여기서, n 은 정수이고, Δx 는 임의의 x 방향 오프셋 값이며, Δy 는 임의의 y 방향 오프셋 값인 것을 특징으로 하는 중첩 오차 측정 마크.
  4. 제 1 항에 있어서,
    상기 다수의 패턴은 (2n+1) × (2n+1) 의 배열을 이루는 것을 특징으로 하는 중첩 오차 측정 마크.
KR1019980025641A 1998-06-30 1998-06-30 중첩 오차 측정 마크 KR20000004211A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025641A KR20000004211A (ko) 1998-06-30 1998-06-30 중첩 오차 측정 마크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025641A KR20000004211A (ko) 1998-06-30 1998-06-30 중첩 오차 측정 마크

Publications (1)

Publication Number Publication Date
KR20000004211A true KR20000004211A (ko) 2000-01-25

Family

ID=19542028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025641A KR20000004211A (ko) 1998-06-30 1998-06-30 중첩 오차 측정 마크

Country Status (1)

Country Link
KR (1) KR20000004211A (ko)

Similar Documents

Publication Publication Date Title
CN111522210B (zh) 套刻对准标记、套刻误差测量方法和套刻对准方法
US5733690A (en) Reticle for fabricating semiconductor device
US11934109B2 (en) Overlay alignment mark and method for measuring overlay error
JPH02143544A (ja) 目合せ用バーニヤパターンを備えた半導体装置
JPH1069066A (ja) マスクおよびその検査方法ならびに露光方法
KR100242503B1 (ko) 반도체 기판에 형성된 패턴의 오정렬 검출 마크
CN112631090B (zh) 套刻标记和套刻误差测试方法
US20050168740A1 (en) Method of evaluating reticle pattern overlay registration
CN112882346B (zh) 套刻补偿的方法及其系统
US9871001B2 (en) Feeding overlay data of one layer to next layer for manufacturing integrated circuit
JPH0629183A (ja) 位置合わせ方法、露光装置、半導体装置の製造方法
KR20000004211A (ko) 중첩 오차 측정 마크
KR20090076141A (ko) 정렬 오버레이 통합 마크
JP3351382B2 (ja) 重ね合わせ精度測定方法。
KR100408722B1 (ko) 스탭퍼 정렬마크
KR102617622B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
US5373232A (en) Method of and articles for accurately determining relative positions of lithographic artifacts
KR20010059317A (ko) 노광 장비의 정렬 오차를 효과적으로 보정할 수 있는마스크 및 그를 이용한 반도체 소자 제조 방법
KR100811372B1 (ko) 오버레이 측정 마크
KR20080096297A (ko) 반도체 소자의 오버레이 마크
KR960007621B1 (ko) 반도체 소자의 중첩 오차 보정방법
JPH0547621A (ja) 半導体製造プロセスにおけるマスク合わせ方法
US20020127486A1 (en) Shot configuration measuring mark and transfer error detection method using the same
KR20230003846A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
JP2001033942A (ja) フォトマスク、露光装置、および半導体ウェーハ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid