KR20000003605A - 파워-업 감지장치 - Google Patents
파워-업 감지장치 Download PDFInfo
- Publication number
- KR20000003605A KR20000003605A KR1019980024865A KR19980024865A KR20000003605A KR 20000003605 A KR20000003605 A KR 20000003605A KR 1019980024865 A KR1019980024865 A KR 1019980024865A KR 19980024865 A KR19980024865 A KR 19980024865A KR 20000003605 A KR20000003605 A KR 20000003605A
- Authority
- KR
- South Korea
- Prior art keywords
- power
- supply voltage
- signal
- external power
- power supply
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 메모리소자의 파워-업 감지장치에 관한 것으로, 외부 전원전압이 문턱전압 이상이 되면 이를 감지하고, 내부 RC딜레이를 이용하여 소정의 시간만큼 딜레이시켜 파워-업 신호를 발생시키도록 제어하는 제1 파워-업 감지부와; 상기 외부 전원전압 인가단과 상기 제1 파워-업 감지부의 출력단 사이에 연결되어 설정된 특정전위 이상으로 상기 외부 전원전압이 인가되면 상기 RC딜레이 없이 바로 파워-업 신호를 발생시키도록 제어하는 제2 파워-업 감지부; 상기 제1 및 제2 파워-업 감지부의 제어하에 발생된 파워-업 신호를 버퍼링하여 내부회로로 전달하는 버퍼링부를 구비하므로써, 외부 전원전압의 증가속도에 무관하게 적절한 타이밍 및 레벨로 파워-업을 감지할 수 있게되어 내부회로의 동작지연 및 래치-업 발생을 방지한 반도체 메모리소자의 파워-업 감지장치에 관한 것이다.
Description
본 발명은 반도체 메모리소자의 파워-업 감지장치에 관한 것으로, 보다 상세하게는 외부 전원전압의 증가속도에 무관하게 적절한 타이밍 및 레벨로 파워-업을 감지할 수 있게 하여 내부회로의 스타팅동작 지연 및 래치-업 발생을 방지한 반도체 메모리소자의 파워-업 감지장치에 관한 것이다.
일반적으로, 전원전압이 디램(DRAM)에 인가된 후, 기판 바이어스전압(substrate bias voltage: Vbb) 발생회로의 전하 펌프동작에 의해 기판 바이어스전압(Vbb)이 접지전압으로부터 소정의 네거티브(-)전압으로 될 때까지는 어느정도의 시간이 필요하다. 이는 기판용량(Cs)이 클 뿐 아니라 전원전압도 0V에서 5V로 증가하고 있는 구간이어서 상기 기판 바이어스전압 발생회로 내의 링 오실레이터(ring oscillator)의 발진 주파수도 낮아서 자체 전류공급 능력이 작기 때문이다. 또, 디램 셀영역 전체를 덮고 있는 셀 플레이트(cell plate)에 인가되어 있는 전압(Vcp)이 0V에서 Vcc/2로 상승하게 되므로 기판과의 결합 캐패시턴스에 의해 기판 바이어스전압(Vbb)도 포지티브(+)방향으로 함께 상승하여 기판 바이어스전압 발생회로에 부담을 주며, 큰 과도전류가 흐를 수 있게 된다.
따라서, 초기 파워-업 이후 일정시간 동안 상기 기판 바이어스전압 펌프가 제대로 펌핑동작을 할 수 있을 때까지는 기판 바이어스전압(Vbb)의 전위레벨이 비트라인 프리차지전압(Vblp) 및 셀 플레이트전압(Vcp)에 의해 상승되지 않도록 그라운드 전위로 유지시켜 주는 것이 필요하며, 이러한 장치를 기판 바이어스전위 클램프(Vbb clamp)라 한다.
파워-업시 상기 기판 바이어스전위 클램프(Vbb clamp) 구동 및 내부 신호의 초기화에 사용되는 것이 파워-업 감지장치이다.
도 1 은 종래에 사용된 파워-업 감지장치의 회로 구성도를 나타낸 것으로, 외부 전원전압(Vext) 인가단과 접지(Vss)사이에 직렬연결된 RC소자로 이루어진 파워-업 감지부(11)와, 상기 파워-업 감지부(11)의 출력신호를 버퍼링하여 내부 회로로 파워-업신호(power_up1)를 전달하는 버퍼링부(15)로 구성된다.
동 도면에서는 상기 파워-업 감지부(11)가 벌크단과 연결된 소오스단으로 상기 외부 전원전압이 인가되며 게이트가 접지된 P채널 모스 트랜지스터(MP11)와, 상기 P채널 모스 트랜지스터(MP11)와 접지 사이에 노드(N1)로 연결된 모스 캐패시터(C1)로 구성된다.
상기 구성으로 인해 종래의 파워-업 감지장치는 상기 파워-업 감지부(11)로 인가되는 외부 전원전압(Vext)이 문턱전압(threshold voltage: Vt) 이상이 되면 P채널 모스 트랜지스터(MP11)가 턴온되어 RC딜레이 만큼의 지연을 거친 후, 모스 캐패시터(C1)에 전하를 충전하게 된다.
상기 모스 캐패시터(C1)의 전하충전(charging)에 의해 상기 파워-업 감지부(11)의 출력노드(N1)는 ‘로직로우’가 되고, 상기 버퍼링부(15)를 거쳐 버퍼링되어 파워-업신호(power_up 1)로 ‘로직로우’의 신호를 발생시킨다.
그러면, 상기 ‘로직로우’전위레벨의 파워-업 신호(power_up1)는 내부회로의 여러 제어신호(/RAS, /CAS 등)의 동작을 제어하게 되어 메모리칩 전체의 동작이 시작된다.
그런데, 상기 파워-업 감지부(11)의 RC딜레이값은 설계시 미리 내부적으로 설정되기 때문에 외부 전원전압(Vext)의 증가속도(ΔVext)와 맞지않아 비 효율적으로 파워-업 신호가 발생되는 문제점이 있다.
예를들어, 상기 RC 딜레이에 비해 외부 전원전압(Vext)의 증가속도가 빠를 경우 외부 전원전압이 충분한 전위레벨로 완전히 상승되었는데도 불구하고 상기 RC딜레이가 크기 때문에 파워-업을 인지하는 것이 느려져 회로의 스타팅 동작이 지연된다.
반대로, 상기 RC딜레이에 비해 외부 전원전압의 증가속도가 느린 경우에는 상기 외부 전원전압이 완전히 인가되기도 전에 파워-업된 것으로 인지하게 되어 래치-업등의 문제가 발생할 뿐만 아니라, 불충분한 외부 전원전압의 공급을 받아 내부회로가 동작되기 때문에 회로동작이 안정되지 못한 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 외부 전원전압의 증가속도에 따라 파워-업신호의 발생시점을 조절하여 회로의 동작지연 및 래치-업 발생을 방지한 반도체 메모리소자의 파워-업 감지장치를 제공하는데 있다.
도 1 은 종래에 사용된 파워-업 감지장치의 회로 구성도
도 2 는 본 발명에 따른 파워-업 감지장치의 회로 구성도
도 3a 및 도 3b 는 외부 전원전압의 상승시간 변화에 따라 도 1 과 도 2 에 도시된 파워-업 감지장치의 동작특성을 비교하는 시뮬레이션 결과도
<도면의 주요부분에 대한 부호의 설명>
11, 21, 23: 파워-업 감지부 15, 25: 버퍼링부
상기 목적을 달성하기 위하여, 본 발명에 의한 반도체 메모리소자의 파워-업 감지장치는 외부 전원전압이 문턱전압 이상이 되면 이를 감지하고, 내부 RC딜레이를 이용하여 소정의 시간만큼 딜레이시켜 파워-업 신호를 발생시키도록 제어하는 제1 파워-업 감지부와,
상기 외부 전원전압 인가단과 상기 제1 파워-업 감지부의 출력단 사이에 연결되어 설정된 특정전위 이상으로 상기 외부 전원전압이 인가되면 상기 RC딜레이 없이 바로 파워-업 신호를 발생시키도록 제어하는 제2 파워-업 감지부,
상기 제1 및 제2 파워-업 감지부의 제어하에 발생된 파워-업 신호를 버퍼링하여 내부 회로로 전달하는 버퍼링부를 구비하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2 는 본 발명에 따른 파워-업 감지장치의 회로 구성도를 나타낸 것으로, 외부 전원전압(Vext)이 문턱전압(Vt) 이상이 되면 이를 감지하고, 내부 RC딜레이를 이용하여 소정의 시간만큼 딜레이시켜 파워-업 신호(power_up2)를 발생시키도록 제어하는 제1 파워-업 감지부(21)와; 상기 외부 전원전압(Vext) 인가단과 상기 제1 파워-업 감지부(21)의 출력단(N1) 사이에 연결되어 설정된 특정전위(동 도면에서는 ‘2Vt’로 나타냄) 이상으로 상기 외부 전원전압이 인가되면 상기 RC딜레이 없이 바로 파워-업 신호(power_up2)를 발생시키도록 제어하는 제2 파워-업 감지부(23); 상기 제1 및 제2 파워-업 감지부(21, 23)의 제어하에 발생된 파워-업 신호를 버퍼링하여 내부회로로 전달하는 버퍼링부(25)로 구성된다.
그리고, 상기 제1 파워-업 감지부(21)는 벌크단과 연결된 소오스단으로 상기 외부 전원전압(Vext)이 인가되며 게이트가 접지된 P채널 모스 트랜지스터(MP21)와, 상기 P채널 모스 트랜지스터(MP21)와 접지 사이에 연결된 모스 캐패시터(C2)로 구성되며, 상기 두 모스소자(MP21, C2)의 저항성분은 내부 RC딜레이값이 외부 전원전압(Vext)의 증가속도가 늦을 경우에도 상기 외부 전원전압(Vext)이 안정된 레벨로 충분히 증가할 때까지 파워-업 신호의 발생을 억제할 수 있을 정도로 충분히 크게 하는 것을 특징으로 한다.
또한, 상기 제2 파워-업 감지부(23)는 직렬연결된 다수개의 다이오드형 모스 트랜지스터로 구성되며, 동 도면에서는 2개의 직렬연결된 P채널 모스 트랜지스터(MP22, MP23)로 구성된다.
이하, 상기 구성으로 이루어지는 본 발명의 동작을 살펴보기로 한다.
우선, 외부 전원전압(Vext)이 문턱전압(Vt) 이상이 되면, 제1 파워-업 감지부(21)의 P채널 모스 트랜지스터가(MP21)가 턴-온되어 설계시 미리 충분히 큰 값으로 설정된 RC딜레이를 거친 후 모스 캐패시터(C2)에 전하를 충전하게 된다.
상기 충분히 길게 설정해 놓은 RC딜레이값에 의해, 외부 전원전압(Vext)의 증가속도가 느릴 경우, 상기 외부 전원전압(Vext)이 안정된 레벨로 충분히 증가할 때까지는 상기 모스 캐패시터(C2)의 전하충전이 이루어지지 않아 파워-업 신호가 발생되지 않게 되는 것이다. 그결과, 외부 전원전압(Vext)이 안정된 레벨로 상승되기에 충분히 긴 RC딜레이를 거친 후에야 상기 모스 캐패시터(C1)로 전하충전이 이루어져 파워-업 신호(power_up2)가 발생된다.
그런데, 외부 전원전압(Vext)의 증가속도가 상기 RC딜레이에 비해 매우 빠를 경우에는 외부 전원전압(Vext)이 내부 회로를 파워-업하기에 충분한 레벨로 상승했음에도 불구하고, 상기 제1 파워-업 감지부(21)의 긴 RC딜레이에 의해 불필요하게 파워-업신호가 느리게 발생되는 문제가 발생한다.
그래서, 상기 제2 파워-업 감지부(23)가 상기 외부 전원전압(Vext)이 일정전위(여기서는, 직렬연결된 두 P채널 모스 트랜지스터(MP22, MP23)를 턴-온시킬 수 있는 최소전위인 ‘2Vt’로 설정하고 있다) 이상이 되면 딜레이 없이 곧 바로 모스 캐패시터(C2)에 전하를 충전하도록 동작한다. 그결과, 즉시 파워-업 신호(power_up2)가 발생되어 불필요한 동작 지연없이 내부회로의 동작을 시작하게 된다.
도 3a 및 도 3b 는 외부 전원전압의 상승시간 변화에 따라 도 1 과 도 2 에 도시된 파워-업 감지장치의 동작특성을 비교하는 시뮬레이션 결과도를 나타낸 것으로, 종래 파워-업 감지장치에서의 파워-업신호가 발생되는 시점은 얇은 점선으로 나타내며, 본 발명에 의한 파워-업 감지장치에서의 파워-업신호가 발생되는 시점은 굵은 점선으로 나타낸다.
상기 시뮬레이션 결과도를 통해 알 수 있듯이, 외부 전원전압(Vext)의 상승시간이 RC딜레이에 비해 빠를 경우, 제2 파워-업 감지부(23)의 빠른 전하 충전동작에 의해 종래에 비해 빠르게 파워-업신호를 발생시킨다(도 3a 참조).
그리고, 외부 전원전압(Vext)의 상승시간인 RC딜레이에 비해 느릴 경우에는, 제1 파워-업 감지부(21)의 긴 RC딜레이에 의해 상기 외부 전원전압(Vext)이 충분히 상승할때까지 딜레이시킨 후, 파워-업신호를 발생시킨다(도 3b 참조).
이상에서 설명한 바와같이 본 발명에 따른 반도체 메모리소자의 파워-업 감지장치에 의하면, 외부 전원전압의 증가속도에 무관하게 적절한 타이밍 및 레벨로 파워-업을 감지하여 파워-업 신호를 발생시키므로써 내부회로의 스타팅동작 지연 및 래치-업의 발생을 방지할 수 있는 매우 뛰어난 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.
Claims (5)
- 외부 전원전압이 문턱전압 이상이 되면 이를 감지하고, 내부 RC딜레이를 이용하여 소정의 시간만큼 딜레이시켜 파워-업 신호를 발생시키도록 제어하는 제1 파워-업 감지부와,상기 외부 전원전압 인가단과 상기 제1 파워-업 감지부의 출력단 사이에 연결되어 설정된 특정전위 이상으로 상기 외부 전원전압이 인가되면 상기 RC딜레이 없이 바로 파워-업 신호를 발생시키도록 제어하는 제2 파워-업 감지부,상기 제1 및 제2 파워-업 감지부의 제어하에 발생된 파워-업 신호를 버퍼링하여 내부 회로로 전달하는 버퍼링부를 구비하는 것을 특징으로 하는 반도체 메모리소자의 파워-업 감지장치.
- 제 1 항에 있어서,상기 제1 파워-업 감지부는, 벌크단과 연결된 소오스단으로 상기 외부 전원전압이 인가되며 게이트가 접지된 P채널 모스 트랜지스터와,상기 P채널 모스 트랜지스터와 접지 사이에 연결된 모스 캐패시터를 포함하여 구성하는 것을 특징으로 하는 반도체 메모리소자의 파워-업 감지장치.
- 제 2 항에 있어서,상기 P채널 모스 트랜지스터와 모스 캐패시터의 저항값은 상기 외부 전원전압이 내부 회로의 정상동작을 안정화시키는 레벨이 될 때까지 상기 파워-업 신호의 발생을 방지할 정도로 크게 설정되는 것을 특징으로 하는 반도체 메모리소자의 파워-업 감지장치.
- 제 1 항에 있어서,상기 제2 파워-업 감지부는, 직렬연결된 다수개의 다이오드형 모스 트랜지스터로 구성되는 것을 특징으로 하는 반도체 메모리소자의 파워-업 감지장치.
- 제 1 항에 있어서,상기 제2 파워-업 감지부의 특정전위는, 상기 제1 파워-업 감지부의 문턱전위보다 일정전위이상 높은 전위인 것을 특징으로 하는 반도체 메모리소자의 파워-업 감지장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024865A KR20000003605A (ko) | 1998-06-29 | 1998-06-29 | 파워-업 감지장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024865A KR20000003605A (ko) | 1998-06-29 | 1998-06-29 | 파워-업 감지장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000003605A true KR20000003605A (ko) | 2000-01-15 |
Family
ID=19541384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980024865A KR20000003605A (ko) | 1998-06-29 | 1998-06-29 | 파워-업 감지장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000003605A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422588B1 (ko) * | 2002-05-20 | 2004-03-16 | 주식회사 하이닉스반도체 | 파워 업 신호 발생 장치 |
| KR100552655B1 (ko) * | 2004-09-17 | 2006-02-20 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 파워 업 회로 및 그 보상 방법 |
| KR100839958B1 (ko) * | 2001-10-09 | 2008-06-19 | 삼성전자주식회사 | 휴대용 컴퓨터 |
-
1998
- 1998-06-29 KR KR1019980024865A patent/KR20000003605A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839958B1 (ko) * | 2001-10-09 | 2008-06-19 | 삼성전자주식회사 | 휴대용 컴퓨터 |
| KR100422588B1 (ko) * | 2002-05-20 | 2004-03-16 | 주식회사 하이닉스반도체 | 파워 업 신호 발생 장치 |
| KR100552655B1 (ko) * | 2004-09-17 | 2006-02-20 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 파워 업 회로 및 그 보상 방법 |
| US7276941B2 (en) | 2004-09-17 | 2007-10-02 | Hynix Semiconductor Inc. | Power up circuit of semiconductor memory device and compensating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4961167A (en) | Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein | |
| US6426671B1 (en) | Internal voltage generating circuit | |
| US7733132B2 (en) | Bulk bias voltage level detector in semiconductor memory device | |
| KR100804627B1 (ko) | 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법 | |
| US20070236278A1 (en) | Internal voltage generator for semiconductor integrated circuit capable of compensating for change in voltage level | |
| JP2932433B2 (ja) | データ入出力感知形基板電圧発生回路 | |
| US5729172A (en) | Booster circuit capable of suppressing fluctuations in the boosted voltage | |
| US5374923A (en) | Power-on detecting circuit | |
| JPH04351791A (ja) | 半導体メモリー装置のデータ入力バッファー | |
| US4533846A (en) | Integrated circuit high voltage clamping systems | |
| US6320457B1 (en) | High level voltage generator | |
| US5506540A (en) | Bias voltage generation circuit | |
| US6483357B2 (en) | Semiconductor device reduced in through current | |
| US5744997A (en) | Substrate bias voltage controlling circuit in semiconductor memory device | |
| US6882215B1 (en) | Substrate bias generator in semiconductor memory device | |
| KR20000003605A (ko) | 파워-업 감지장치 | |
| KR100379555B1 (ko) | 반도체 소자의 내부 전원 발생기 | |
| KR100268801B1 (ko) | 반도체 메모리 소자의 파워업 장치 | |
| US6342808B1 (en) | High voltage generating circuit | |
| US7138854B2 (en) | Integrated circuit delivering logic levels at a voltage independent from the mains voltage, with no attached regulator for the power section, and corresponding communication module | |
| US7180325B2 (en) | Data input buffer in semiconductor device | |
| KR20010063500A (ko) | 파워 업 회로 | |
| KR19980082678A (ko) | 반도체 장치의 고전위 생성 수단 및 방법 | |
| KR100390993B1 (ko) | 파워 업 발생장치 | |
| KR20030047026A (ko) | 파워-업 신호 발생 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |