KR20000002647A - 전계방출표시소자 및 그 형성방법 - Google Patents

Abstract

본 발명은 전계방출표시소자 및 그 형성방법에 관한 것으로, 필드 에미터 어레이 ( field emitter array, 이하에서 FEA 라 함 ) 가 구비되는 캐소드 기판에서 방출된 전자가 충돌하여 발광하는

Description

전계방출표시소자 및 그 형성방법

본 발명은 전계방출표시소자 및 그 형성방법에 관한 것으로, 특히 정전접합을 이용한 스페이서 형성공정을 용이하게 하는 동시에 소자의 발광을 균일하게 할 수 있도록 하는 기술에 관한 것이다.

일반적으로, 전계방출소자 ( field emission display ; 이하 FED 라 칭함 ) 는, 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10 V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED 는 CRT 의 고선명성과 액정표시장치 ( liquid crystal display; 이하 LCD 라 칭함 ) 의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히, FED 는 경박형의 제작이 가능할 뿐만 아니라, LCD 의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다. 즉, LCD 는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED 는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다. 또한 FED 는 LCD 에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.

초기의 FED 는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 에미터와, 상기 에미터의 양측에 정렬되어 있는 게이트와, 상기 게이트와 일정간격 이격되어 있는 애노드(Anode)로 구성되어, 각각 CRT 의 캐소드, 게이트 및 애노드와 대응된다.

상기의 FED는 애노드에 전압, 예를들어 500∼10 ㎸ 정도의 전압이 인가되어 에미터의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.

도시되지않았으나, 종래기술을 설명하면 다음과 같다.

먼저, 기판 상부에 캐소드 전극을 형성하고 그 상부에 절연막과 게이트전극용 금속배선을 형성한 다음, 게이트홀을 형성할 수 있는 팁마스크를 이용한 식각공정으로 상기 캐소드 전극을 노출시키는 게이트 홀을 형성한다.

그리고, 상기 캐소드 전극 상부에 금속팁을 형성함으로써 하부기판인 캐소드기판을 형성한다.

그리고,형광물질을 형성하고 그 사이에 블랙매트릭스가 형성된 상부기판을 형성한다.

그리고, 상기 상부기판과 하부기판을 실패턴으로 밀봉하여 FED 패널을 형성하되, 고진공으로 유지하며 상기 패널 내부에 스페이서를 형성하여 소자의 셀갭을 유지하였다.

상기한 바와같이 종래기술에 따른 전계방출표시소자 및 그 형성방법는, 스페이서를 형성하기 위하여, 프릿 글래스나 페이스트를 이용하여 스크린법이나 디펜싱방법으로 형성하였으나 고휘발성을 갖기 위한 높은 스페이서를 형성하기에는 어려운 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 블랙매트릭스의 상부에 알루미늄박막이 형성된 애노드기판을 형성함으로써 소자의 전기저항도를 감소시키고 발광의 균일성을 향상시켜 소자의 특성을 향상시킬 수 있는 전계방출표시소자 및 그 형성방법을 제공하는데 그 목적이 있다.

도 1 은 본 발명에 따른 전계방출소자의 형성방법을 도시한 단면도.

<도면의 주요부분에 대한 부호의 설명>

11 : 애노드기판 13 : 형광물질

15 : 블랙매트릭스 17 : 알루미늄박막

이상의 목적을 달성하기 위해 본 발명에 따른 전계방출표시소자는,

FEA 가 구비되는 캐소드 기판에서 방출된 전자가 충돌하여 발광하는형광물질이 형성된 애노드기판 상부에 블랙매트릭스가 구비되고,

상기 블랙매트릭스의 상부에 알루미늄박막이 구비되는 것을 특징으로한다.

이상의 목적을 달성하기 위해 본 발명에 따른 전계방출표시소자의 형성방법은,

전계방출표시소자의 형성방법에 있어서,

형광물질과 블랙매트릭스가 형성된 애노드기판 상부에 감광막패턴을 형성하는 공정과,

상기 감광막패턴 상부에 알루미늄박막을 증착한 다음, 상기 감광막패턴을 리프트 오프 ( lift off ) 시키는 공정을 포함하는 것을 특징으로한다.

이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.

도 1 은 본 발명의 실시예에 따른 전계방출표시소자 및 그 형성방법을 도시한 단면도이다.

먼저, 애노드 기판(11) 상부에형광물질(13)을 형성하고, 상기형광물질과 물질 사이에 블랙매트릭스(15)와 알루미늄박막(17)의 적층구조를 형성한다.

이때, 상기 알루미늄박막(17)은 상기 블랙매트릭스(15)가 형성되는 모든 부분에 적층되어 형성된다. 여기서, 상기 블랙매트릭스(15)는 상기형광물질과 형광물질의 사이에 형성되고, FED 소자의 FEA 외부에 형성된다.

그리고, 상기 알루미늄박막(17)은형광물질과 블랙매트릭스가 형성된 애노드기판(11) 상부에 감광막패턴(도시안됨)를 형성하고 그 상부에 알루미늄박막(17)을 증착한 다음, 상기 형광물질 상부의 감광막패턴을 리프트 오프 ( lift off ) 시키는 공정으로 형성한다. (도 1)

후속공정으로, 상기 알루미늄박막(17)이 형성된 부분에 스페이서를 정전접합시켜 스페이서를 용이하게 형성할 수 있다.

그리고, 상기 애노드 기판(11)을 캐소드 기판(도시안됨)과 접합시켜 형성된 FED 패널의 동작시 상부기판인 애노드 기판(11)의 알루미늄박막(17)은 외부에서 확인할 수 없으며, 애노드기판(11) 전면의 전기저항도를 감소시킴으로써 정전접합을 이용한 스페이서 형성공정시 전류의 흐름을 용이하게 하여 스페이서 형성공정을 용이하게 하며, 전체 발광의 균일도를 증가시킬 수 있다. 또한, 상기 알루미늄박막(17)은 형광물질에 충전되는 전자들을 방전시켜 줄수 있는 도선의 역할도 한다.

이상에서 설명한 바와같이 본 발명에 따른 전계방출표시소자 및 그 형성방법는, 애노드기판 전면의 전기저항도를 감소시켜 정전접합을 이용한 스페이서 형성공정시 전류의 흐름을 용이하게 함으로써 스페이서 형성공정을 용이하게 하며, 전체 발광의 균일도를 증가시킬 수 있다. 또한, 상기 알루미늄박막(17)은 형광물질에 충전되는 전자들을 방전시켜 줄수 있는 효과가 있다.

Claims (2)

1. 전계방출표시소자에 있어서,

   FEA 가 구비되는 캐소드 기판에서 방출된 전자가 충돌하여 발광하는형광물질이 형성된 애노드기판 상부에 블랙매트릭스가 구비되고,

   상기 블랙매트릭스의 상부에 알루미늄박막이 구비되는 전계방출표시소자.
2. 전계방출표시소자의 형성방법에 있어서,

   형광물질과 블랙매트릭스가 형성된 애노드기판 상부에 감광막패턴을 형성하는 공정과,

   상기 감광막패턴 상부에 알루미늄박막을 증착한 다음, 상기 감광막패턴을 리프트 오프 ( lift off ) 시키는 공정을 포함하는 전계방출표시소자의 형성방법.