KR20000002653A - 분배전극이 구비된 전계방출표시소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 분배전극이 구비된 전계방출표시소자 및 그 제조방법에 관한 것으로, 패널 내부에 분배전극이 구비되되, 게이트 금속과 형광체 사이에 구비되고, 상기 분배전극은 캐소드 라인와 평행하게 구비되는 분배전극을 형성함으로써 캐소드 라인 연결수를 감소시켜 구동회로 제작경비를 감소시키고, 캐소드 라인 형성시 공정 여유도를 주어 스페이서 또는 전류조절을 위한 MOSFET 등을 기판 위에 형성하기 어렵지 않도록 공간을 확보할 수 있으며, 분배전극의 전압을 조절하여 전자빔의 방향을 조절함으로써 형광체에 전자빔이 정확히 도달하게 할 수 있도록 하여 색순도를 증가시키며, 하나의 음극 픽셀을 가지고 R,G,B 형광체에 대응시키므로 기존의 소자보다 적은 수의 에미터 팁이라도 각각의 형광면에 대응되는 에미터 팁의 수가 많아지게 되어 더 높은 휘도를 얻을 수 있도록 하는 기술이다.

Description

분배전극이 구비된 전계방출표시소자 및 그 제조방법

본 발명은 분배전극이 구비된 전계방출표시소자 및 그 제조방법에 관한 것으로, 특히 전계방출표시소자에 사용하는 포커싱 ( focusing ) 전극과는 별도로 상부에 분배전극을 형성하여 집속된 전자빔을 각각의 R,G,B 로 분배하여 형광체를 발광시키는 기술에 관한 것이다.

일반적으로, 전계방출표시 ( field emission display ; 이하 FED 라 칭함 ) 소자는, 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10 V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED 는 CRT 의 고선명성과 액정표시장치 ( liquid crystal display; 이하 LCD 라 칭함 ) 의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히, FED 는 경박형의 제작이 가능할 뿐만 아니라, LCD 의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다. 즉, LCD 는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED 는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다. 또한 FED 는 LCD 에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.

초기의 FED 는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 에미터와, 상기 에미터의 양측에 정렬되어 있는 게이트와, 상기 게이트와 일정간격 이격되어 있는 애노드(Anode)로 구성되어, 각각 CRT 의 캐소드, 게이트 및 애노드와 대응된다.

상기의 FED는 애노드에 전압, 예를들어 500∼10 ㎸ 정도의 전압이 인가되어 에미터의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.

도시되지않았으나 종래기술에 따른 전계방출표시소자 및 그 제조방법을 설명하면 다음과 같다.

종래기술에 따른 전계방출표시소자의 구조는, 게이트전극을 가진 냉음극으로부터 방출되는 전자빔이 스크린에 1:1 로 대응되는 구조로 형성되어 있다.

칼라 ( color ) FED 의 경우 음극 픽셀 ( pixel ), 즉 게이트와 캐소드 라인의 교차점들이 R,G,B 면에 각각 하나씩 대응되는 구조로 되어 있어 R,G,B 를 발광시켜 하나의 도트를 형성시키기 위하여 3개의 음극 픽셀이 필요하게 된다. 이에 의해 음극전극 배선이 복잡해지고 전류를 균일하게 방출하기 위한 MOS-FET 등을 각 음극 픽셀에 도입시 MOS-FET 을 제작할 공간이 부족하게 되고 제작하더라도 전계방출영역이 전류제어 영역으로 할당되어 소자의 디멘젼 ( dimension ) 이 작아져야 하는 문제점이 발생되게 된다. 또한, 휘도의 증대를 위해서는 전계방출전류의 양을 증대시켜야 하는 공정기술상의 한계를 가지게 된다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, FED 의 휘도 및 색순도를 증대시키고 하나의 스크린 픽셀을 구성하는 R,G,B 형광면을 하나의 음극 픽셀로 발광이 가능하도록 하여 음극전극의 외부연결을 위한 리드선의 수를 줄였고 고정여유도를 증대시켜 구동회로 등의 단가를 감소시킬 수 있는 분배전극이 구비된 전계방출표시소자 및 그 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c 는 본 발명의 원리를 도시한 개략도.

도 2a 및 도 2b 는 본 발명에 따라 분배전극이 구비되는 위치를 도시한 평면도.

도 3a 내지 도 3f 는 본 발명의 실시예에 따라 분배전극이 구비된 전계방출표시소자의 제조방법을 도시한 단면도.

<도면의 주요부분에 대한 부호의 설명>

11 : 캐소드금속 13 : 게이트절연막

15 : 게이트금속 17 : 분배 절연막

19 : 감광막패턴 21 : 분배전극용 금속

23 : 에미터 팁 25 : 분배전극

100 : 캐소드 라인 200 : 게이트 라인

300 : 분배전극 라인 400 : 형광체

이상의 목적을 달성하기 위해 본 발명에 따른 분배전극이 구비된 전계방출표시소자는,

분배전극이 구비되는 전계방출표시소자에 있어서,

패널 내부에 분배전극이 구비되되, 게이트 금속과 형광체 사이에 구비되고, 상기 분배전극은 캐소드 라인와 평행하게 구비되는 분배전극이 구비되는 것이다.

이상의 목적을 달성하기 위해 본 발명에 따른 분배전극이 구비된 전계방출표시소자의 제조방법은,

분배전극이 구비되는 전계방출표시소자의 제조방법에 있어서,

캐소드금속 상부에 게이트절연막, 게이트금속 및 분배절연막을 형성하는 공정과,

분배전극을 형성하는 마스크를 이용하여 상기 분배절연막을 부분식각하여 홈을 형성하는 공정과,

전체표면상부에 분배전극용 금속을 형성하는 공정과,

상기 분배전극용 금속을 이방성식각하여 분배전극을 형성하는 공정과,

상기 분배전극을 마스크로하여 상기 분배전극 하부의 분배절연막을 식각하는 공정과,

상기 게이트금속과 게이트절연막을 식각하여 게이트홀을 형성하고 그 내부에 에미터 팁을 형성하는 공정을 포함하는 것을 특징으로한다.

이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.

도 1a 내지 도 1c 는 본 발명에 따른 분배전극이 구비된 전계방출표시소자의 동작원리를 도시한 개략도이다.

본 발명의 원리는, 동일한 음극 픽셀로부터 게이트전극 또는 포커싱 전극을 통과한 빔을 편향시켜 R,G,B 형광면에 맺히게 하는 것이다.

그 동작원리는, 형광면의 배열이 R,G,B 로 되어 있을때 게이트전극이나 포커싱전극을 통과한 전자빔을 R 측에 있는 분배전극에 + 전압을 걸고, B 측에 있는 분배전극에 - 전압을 걸게되면 전자빔이 R 측으로 편향되어 R 형광체에 충돌하여 발광하게 된다. (도 1a)

그리고, G 형광체의 충돌하여 발광되도록 하는 경우는, R 측에 있는 분배전극에 - 전압을 걸고, B 측에 있는 분배전극에 - 전압을 걸어 포커싱을 강화함으로써 G 가 발광되도록 한다. (도 1b)

그리고, B 형광체의 충돌하여 발광되도록 하는 경우는, R 측에 있는 분배전극에 - 를 전압을 걸고, B 측에 있는 분배전극에 + 전압을 걸어 전자빔이 B 형광체에 충돌하여 B 가 발광되도록 한다. (도 1c)

도 2a 및 도 2b 는 본 발명에 따라 형성된 분배전극이 구비된 전계방출표시소자를 도시한 평면도이다.

도 2a 를 참조하면, 분배전극 라인(300)이 캐소드라인(100)과 중첩되어 캐소드라인(100)의 상부에 형성된 것 "A" 와, 분배전극 라인(300)이 캐소드라인(100)과 중첩되지않고 캐소드라인(100)과 평행하게 캐소드라인(100)의 바깥쪽에 형성된 것 "B" 을 도시한다.

도 2b 를 참조하면, R,G,B 형광체(400)의 바깥쪽에 분배전극 라인(300)이 형성된 것을 도시한다. 또한, 도시되진않았으나, 상기 형광체(400)의 안쪽에 중첩되어 형성될 수도 있다.

도 3a 내지 도 3f 는 본 발명의 실시예에 따른 분배전극이 구비된 전계방출표시소자의 제조방법을 도시한 단면도이다.

먼저, 기판(도시안됨) 상부에 캐소드금속(11)을 형성하고 그 상부에 게이트절연막(13) 및 게이트금속(15)의 적층구조를 형성한다. 그 상부에 상기 게이트금속(15) 상부에 분배 절연막(17)을 형성한다.

이때, 상기 게이트금속(15)은 0.2 ∼ 0.4 ㎛ 정도의 두께로 형성하고, 게이트절연막(13)과 분배 절연막(17)은 0.8 ∼ 1.2 ㎛ 정도의 두께로 형성한다. (도 3a)

그 다음에, 상기 분배 절연막(17) 상부에 분배전극을 형성하기 위한 분배전극 마스크(도시안됨)를 이용한 식각공정으로 상기 분배 절연막(17)을 식각하여 홈을 형성한다. (도 3b)

그리고, 전체표면상부에 분배전극용 금속(21)을 일정두께 형성하고, 상기 분배전극용 금속(21)을 이방성식각하여 분배 절연막(17)의 측벽에 분배전극(25)을 형성한다. (도 3c, 도 3d)

그 다음에, 상기 분배전극(25)을 마스크로하여 상기 분배 절연막(17)을 식각하여 상기 게이트금속(15)을 노출시킨다.

그리고, 통상적인 스핀트 ( spindt ) 공정으로 캐소드금속(11)을 노출시키는 게이트홀을 형성하고, 그 내부에 에미터 팁(23)을 형성한다. (도 3e, 도 3f)

이상에서 설명한 바와같이 본 발명에 따른 분배전극이 구비된 전계방출표시소자 및 그 제조방법은, 캐소드 라인 연결수를 감소시켜 구동회로 제작경비를 감소시키고, 캐소드 라인 형성시 공정 여유도를 주어 스페이서 또는 전류조절을 위한 MOSFET 등을 기판 위에 형성하기 어렵지 않도록 공정을 확보할 수 있으며, 분배전극의 전압을 조절하여 전자빔의 방향을 조절함으로써 형광체에 전자빔이 정확히 도달하게 할 수 있도록 하여 색순도를 증가시키며, 하나의 음극 픽셀을 가지고 R,G,B 형광체에 대응시키므로 기존의 소자보다 적은 수의 에미터 팁이라도 각각의 형광면에 대응되는 에미터 팁의 수가 많아지게 되어 더 높은 휘도를 얻을 수 있도록 하는 효과가 있다.

Claims (10)

1. 분배전극이 구비되는 전계방출표시소자에 있어서,

   패널 내부에 분배전극이 구비되되, 게이트 금속과 형광체 사이에 구비되고, 상기 분배전극은 캐소드 라인와 평행하게 구비되는 분배전극이 구비된 전계방출표시소자.
2. 제 1 항에 있어서,

   상기 분배전극은 하나의 음극 픽셀에 R,G,B 한 트리오 ( trio ) 이상이 대응되는 것을 특징으로하는 분배전극이 구비된 전계방출표시소자.
3. 제 1 항에 있어서,

   상기 분배전극은 상기 게이트금속 상부에서 분배 절연막을 사이에 두고 구비되는 것을 특징으로하는 분배전극이 구비된 전계방출표시소자.
4. 제 1 항에 있어서,

   상기 분배전극은 캐소드 라인과 중첩되어 구비되는 것을 특징으로하는 분배전극이 구비된 전계방출표시소자.
5. 제 1 항에 있어서,

   상기 분배전극은 캐소드 라인과 평행하되, 캐소드라인과 중첩되지않게 구비되는 것을 특징으로하는 분배전극이 구비된 전계방출표시소자.
6. 제 1 항에 있어서,

   상기 분배전극은 R,G,B 형광체 외부에 형광체와 평행하게 구비되는 것을 특징으로하는 분배전극이 구비된 전계방출표시소자.
7. 분배전극이 구비되는 전계방출표시소자의 제조방법에 있어서,

   캐소드금속 상부에 게이트절연막, 게이트금속 및 분배절연막을 형성하는 공정과,

   분배전극을 형성하는 마스크를 이용하여 상기 분배절연막을 부분식각하여 홈을 형성하는 공정과,

   전체표면상부에 분배전극용 금속을 형성하는 공정과,

   상기 분배전극용 금속을 이방성식각하여 분배전극을 형성하는 공정과,

   상기 분배전극을 마스크로하여 상기 분배전극 하부의 분배절연막을 식각하는 공정과,

   상기 게이트금속과 게이트절연막을 식각하여 게이트홀을 형성하고 그 내부에 에미터 팁을 형성하는 공정을 포함하는 분배전극이 구비된 전계방출표시소자의 제조방법.
8. 제 7 항에 있어서,

   상기 게이트절연막은 0.8 ∼ 1.2 ㎛ 정도의 두께로 형성하는 것을 특징으로하는 분배전극이 구비된 전계방출표시소자의 제조방법.
9. 제 7 항에 있어서,

   상기 게이트금속은 0.2 ∼ 0.4 ㎛ 정도의 두께로 형성하는 것을 특징으로하는 분배전극이 구비된 전계방출표시소자의 제조방법.
10. 제 7 항에 있어서,

    상기 분배절연막은 0.8 ∼ 1.2 ㎛ 정도의 두께로 형성하는 것을 특징으로하는 분배전극이 구비된 전계방출표시소자의 제조방법.