KR200258250Y1 - 전계방출표시장치 - Google Patents

Abstract

전류를 안정화시켜 화상의 균일도를 향상시키도록, 소정의 간격을 두고 배치되며 진공용기를 형성하는 한쌍의 전면기판 및 배면기판과, 배면기판의 내면에 형성하는 캐소드전극과, 캐소드전극의 위에 전기적으로 연결하여 형성하고 전자를 방출하는 전계방출전극과, 전면기판의 내면에 형성하고 형광체가 도포되는 애노드전극을 포함하고, 캐소드전극 및/또는 애노드전극에 전압을 인가하는 리드선의 일부를 단절시키고 이 단절부를 저항체로 연결하여 인가 전류를 안정화시키는 전계방출표시장치를 제공한다.

저항체의 저항은 1㏀∼100㏁ 정도의 범위가 바람직하다.

Description

전계방출표시장치 {Field Emission Display}

본 고안은 전계방출표시장치에 관한 것으로서, 더욱 상세하게는 리드선에 저항체를 연결하여 전류를 안정화시켜 화상의 균일도를 향상시킨 전계방출표시장치에 관한 것이다.

일반적으로 전계방출표시장치(FED;field emission display)는 음극선관의 장점인 고화질, 광시야각의 특성과 액정표시장치의 장점인 경박단소, 저전압구동의 특성을 갖춘 표시장치로서, 형광체가 도포된 면에 전계방출현상에 의하여 방출된 전자가 충돌하여 빛을 발하게 하는 것에 의하여 목적하는 화상표시가 이루어지며,저전압으로 구동되고 비교적 해상도가 높은 표시장치로 알려져 있다.

상기와 같은 전계방출표시장치는 전자를 방출하는 캐소드와 형광체가 도포되고 방출된 전자를 끌어당기는 애노드로 이루어지는 2극관형과, 그리드를 더 포함하는 3극관형으로 나뉘어진다.

상기한 2극관형 전계방출표시장치는 소정의 작은 간격을 두고 배치되는 한쌍의 전면기판 및 배면기판과, 상기한 배면기판의 내면에 은페이스트(Ag paste) 등을 인쇄하여 형성하는 캐소드전극과, 상기한 캐소드전극의 위에 카본페이스트(carbon paste) 등을 인쇄하여 형성하고 전자를 방출하는 전계방출전극과, 상기한 전면기판의 내면에 투명전극인 ITO도전막을 인쇄하여 형성하는 애노드전극과, 상기한 애노드전극의 위에 형광체를 도포하여 형성하는 형광층을 포함한다.

상기한 3극관형 전계방출표시장치는 배면기판의 내면에 스트라이프형상으로 배열하여 형성하는 캐소드전극과, 상기한 캐소드전극과 절연층을 사이에 두고 교차하는 방향으로 배열하여 스트라이프형상으로 형성하는 그리드전극과, 상기한 캐소드전극과 전기적으로 연결되고 끝부분이 뽀족하게 형성되는 전계방출전극과, 전면기판의 내면에 형성하는 애노드전극과, 상기한 애노드전극의 위에 형광체를 도포하여 형성하는 형광층을 포함한다.

상기와 같이 구성되는 전계방출표시장치는 상기한 캐소드전극과 애노드전극 및 그리드전극에 전압을 인가하면, 상기한 전계방출전극으로부터 전자(냉전자)가 방출되고, 방출된 전자가 애노드전극에 도포된 형광체에 충돌하여 발광시키는 것에 의하여 목적하는 화상표시가 이루어진다.

상기와 같이 구성되는 종래 전계방출표시장치에 있어서는 부분적으로 과도한 전류가 흐르게 되면 전계에 의한 전자의 방출이 불균일하게 되고 화면의 왜곡이 발생한다.

따라서 과도한 전류가 각 전극으로 흐르는 것을 방지하기 위하여 외부회로와의 연결부분에 저항을 달기도 하는 데, 이 경우에는 한세트당 수백개의 저항을 달아야 하므로 구조가 복잡해지고 조립공정도 복잡해지며, 원가상승의 요인이 된다.

또 외부회로와의 연결부분에 저항을 다는 경우 각각의 저항의 산포오차에 의하여 전류의 흐름이 불균일하게 되고, 화면의 불균일이 발생할 우려가 높다.

본 고안의 목적은 상기한 문제점을 해결하기 위한 것으로서, 리드선의 일부를 절단하고 저항체를 이용하여 연결하는 것에 의하여 전류를 안전화시킨 전계방출표시장치를 제공하는 것이다.

본 고안이 제안하는 전계방출표시장치는 소정의 간격을 두고 배치되며 진공용기를 형성하는 한쌍의 전면기판 및 배면기판과, 상기한 배면기판의 내면에 형성하는 캐소드전극과, 상기한 캐소드전극의 위에 전기적으로 연결하여 형성하고 전자를 방출하는 전계방출전극과, 상기한 전면기판의 내면에 형성하고 형광체가 도포되는 애노드전극을 포함하고,

상기한 캐소드전극 및/또는 애노드전극에 전압을 인가하는 리드선의 일부를 단절시키고 이 단절부를 저항체로 연결하여 인가 전류를 안정화시킨다.

상기한 저항체의 저항은 1㏀∼100㏁ 정도의 범위가 바람직하다.

도 1은 본 고안에 따른 전계방출표시장치의 일실시예를 개략적으로 나타내는 평면도.

도 2는 본 고안에 따른 전계방출표시장치의 일실시예를 개략적으로 나타내는 도 1의 A-A 단면도.

도 3은 도 1의 B부 상세도.

도 4는 도 3의 C-C 단면도.

다음으로 본 고안에 따른 전계방출표시장치의 가장 바람직한 실시예를 도면을 참조하여 상세하게 설명한다.

먼저 도 1∼도 2에 나타낸 바와 같이, 본 고안에 따른 전계방출표시장치의 일실시예는 소정의 간격을 두고 배치되며 진공용기를 형성하는 한쌍의 전면기판(2) 및 배면기판(4)과, 상기한 배면기판(4)의 내면에 형성하는 캐소드전극(6)과, 상기한 캐소드전극(6)의 위에 전기적으로 연결하여 형성하고 전자를 방출하는 전계방출전극(8)과, 상기한 전면기판(2)의 내면에 형성하고 형광체(11)가 도포되는 애노드전극(10)을 포함하고,

상기한 캐소드전극(6) 및/또는 애노드전극(10)에 전압을 인가하는 리드선(18), (16)의 일부를 단절시키고 저항체(20)를 이용하여 연결한다.

즉 도 3 및 도 4에 나타낸 바와 같이, 상기한 배면기판(4)에 형성되고 상기한 캐소드전극(6)에 전압을 인가하는 리드선(18)의 일부를 단절시켜 소정의 간격이 떨어지게 형성하고, 단절된 부분은 저항체(20)를 이용하여 연결한다.

또 상기한 전면기판(2)에 형성되고 상기한 애노드전극(10)에 전압을 인가하는 리드선(16)의 일부를 단절시켜 소정의 간격이 떨어지게 형성하고, 단절된 부분은 저항체(20)를 이용하여 연결한다.

상기한 저항체(20)는 단절된 부분을 연결하는 폭과 길이를 변화시키는 것에 의하여 저항체(20)의 전체 저항을 변화시키는 것이 가능하고, 대략 10㏀∼10㏁ 정도의 저항값이 나타나도록 형성한다.

상기한 저항체(20)의 저항은 1㏀∼100㏁ 정도의 범위로 하는 것이 발열에 의한 악영향이 없이 전류의 안정화를 이룰 수 있으므로 바람직하다.

다음으로 상기와 같이 구성되는 전계방출표시장치를 제조하는 공정을 2극관형 전계방출표시장치를 예로 들어 설명한다.

먼저 배면기판(4)의 내면에 은페이스트(Ag paste)를 인쇄하여 캐소드전극(6) 및 리드선(18)을 형성하고 열처리한다.

상기에서 캐소드전극(6)과 리드선(18)이 연결되는 부위의 일부를 소정의 간격이 떨어지도록 단절시켜 은페이스트를 인쇄하거나, 리드선(18)과 연결되는 캐소드전극(6)의 끝부분을 소정의 간격이 떨어지도록 단절시켜 은페이스트를 인쇄한다.

이어서 소정의 간격을 두고 형성된 리드선(18)의 단절된 부위에 저항페이스트(예를 들면 면적 저항률이 대략 66㏀ 정도인 저항페이스트)를 인쇄하여 저항체(20)를 형성하고 열처리한다.

상기에서 단절되는 간격과 인쇄되는 저항페이스트의 폭 즉 저항체(20)의 폭을 변화시키는 것에 의하여 소정의 저항값을 얻는다.

그리고 배면기판(4)의 유효화면(도 1에서 일점쇄선으로 나타냄) 위치에 카본페이스트(carbon paste)를 인쇄하여 전계방출전극(8)을 형성하고 열처리한다.

상기한 전면기판(2)의 내면에 투명전극인 ITO도전막을 인쇄하여 애노드전극(10)을 형성하고, 상기한 애노드전극(10)에 연결되는 리드선(16)을 소정의 간격이 떨어지도록 단절시켜 은페이스트를 인쇄하여 형성하고 열처리한다.

상기에서 애노드전극(16)은 주로 유효화면 부위에 형성하는 데, 저항체(20)를 인쇄하면 그 부분이 불투명해지므로 전면기판(2)에는 리드선(16)에 저항체(20)를 인쇄하는 것이 바람직하다.

그리고 전면기판(2)의 유효화면 위치에 형광체(11)를 인쇄하고, 전면기판(2)과 배면기판(4)의 간격을 일정하게 유지하기 위하여 스페이서(12)를 인쇄하고 열처리한다.

상기와 같이 구성되는 전면기판(2)과 배면기판(4)을 프리트(14)를 이용하여 밀봉하고 진공 배기한다.

상기에서는 2극관형 전계방출표시장치를 제조하는 공정을 설명하였지만, 3극관형 전계방출표시장치에 있어서도 저항체(20)를 형성하는 공정은 마찬가지의 과정으로 실시하는 것이 가능하다.

상기에서는 본 고안의 바람직한 실시예에 대하여 설명하였지만, 본 고안은 이에 한정되는 것이 아니고 실용신안등록청구범위와 고안의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 고안의 범위에 속하는 것은 당연하다.

상기와 같이 이루어지는 본 고안에 따른 전계방출표시장치에 의하면, 리드선의 일부를 단절하고 저항체를 이용하여 연결하므로 캐소드전극이나 애노드전극 등에 항상 일정한 전류가 흐르게 되고, 화면의 휘도균일도가 향상된다.

또 외부회로에 저항을 다는 방법에 비하여 회로비용이 감소되고, 조립공정이 간단해지며 생산성이 향상된다.

그리고 외부회로에 저항을 다는 경우에는 각각의 저항의 산포오차에 의한 화면의 불균일이 발생할 우려가 있지만, 본 고안은 저항체를 인쇄에 의하여 형성하므로 정밀도가 높아 저항의 산포오차가 적다.

Claims (3)

1. 소정의 간격을 두고 배치되며 진공용기를 형성하는 한쌍의 전면기판 및 배면기판과, 상기한 배면기판의 내면에 형성하는 캐소드전극과, 상기한 캐소드전극의 위에 전기적으로 연결하여 형성하고 전자를 방출하는 전계방출전극과, 상기한 전면기판의 내면에 형성하고 형광체가 도포되는 애노드전극을 포함하고,

   상기한 캐소드전극 또는 애노드전극에 전압을 인가하는 리드선의 일부를 단절시키고 이 단절부를 저항체로 연결하여 인가 전류를 안정화시키는 전계방출표시장치.
2. 제1항에 있어서, 상기한 저항체는 단절된 부분을 연결하는 폭과 길이를 변화시켜 저항값을 변화시키는 전계방출표시장치.
3. 제1항에 있어서, 상기한 저항체의 저항은 1㏀∼100㏁ 범위로 형성하는 전계방출표시장치.