KR19990086503A - 중간 주파수 증폭 회로 - Google Patents

중간 주파수 증폭 회로 Download PDF

Info

Publication number
KR19990086503A
KR19990086503A KR1019980019499A KR19980019499A KR19990086503A KR 19990086503 A KR19990086503 A KR 19990086503A KR 1019980019499 A KR1019980019499 A KR 1019980019499A KR 19980019499 A KR19980019499 A KR 19980019499A KR 19990086503 A KR19990086503 A KR 19990086503A
Authority
KR
South Korea
Prior art keywords
intermediate frequency
differential
signal
parasitic capacitance
differential signal
Prior art date
Application number
KR1019980019499A
Other languages
English (en)
Inventor
김정호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980019499A priority Critical patent/KR19990086503A/ko
Publication of KR19990086503A publication Critical patent/KR19990086503A/ko

Links

Landscapes

  • Amplifiers (AREA)

Abstract

고주파수를 입력하는 원신호를 복원하는 시스템에서 이용되는 중간 주파수 증폭 회로가 개시된다. 본 발명에 의한 중간 주파수 증폭 회로는 중간 주파수를 입력하여 제1 차동 신호와 제2 차동신호를 출력하며, 선형의 상호 컨덕턴스 특성을 갖는 차동 증폭 수단 및 제1 차동 신호와 제2 차동 신호간의 전압 레벨을 보상 전류로서 변환하고, 이를 상기 차동 증폭 수단으로 궤환시켜 상기 차동 증폭 수단에서 발생되는 기생 커패시턴스를 보상하는 기생 커패시턴스 보상 수단을 포함하고, 기생 커패시턴스가 보상된 제2 차동신호를 증폭된 중간 주파수로서 출력하는 것을 특징으로 하고, 기존의 중간 주파수 증폭 회로에서 문제가 되었던 기생 커패시턴스를 제거하므로서, 주파수 특성이 선형인 영역에서 이득의 감쇄가 없는 안정된 중간 주파수를 얻을 수 있는 효과가 있다.

Description

중간 주파수 증폭 회로
본 발명은 고주파 신호를 수신하는 수신 장치에 관한 것으로, 특히, 입력된 고주파 신호와 국부 발진기의 출력신호를 혼합하여 발생되는 중간 주파수를 증폭하는 중간 주파수 증폭 회로에 관한 것이다.
일반적으로 무선의 고주파 신호를 수신하는 수신기는 입력된 고주파 신호와 국부 발진기에서 발생되는 국부 발진신호를 혼합하는 곱셈기와 곱셈기에서 출력되는 중간 주파수를 증폭하는 중간 주파수 증폭기를 포함하는 구조를 갖는다. 이러한 경우, 고주파 신호를 수신하여 복조하여 최적의 특성을 갖는 원신호를 얻기까지 여러 블록들을 통한 신호 처리과정을 거치게 된다. 특히, 오디오 신호를 복조하는 경우 수신특성중 인접한 신호 리젝션(rejection) 특성 및 내부에서의 신호간의 상호 변조(intermodulation) 특성이 중요한 요소로 작용한다.
내부에서의 신호간의 상호 변조특성은 초단 입력신호를 처리하는 곱셈기와 필터특성에 의하여 좌우된다. 이 특성을 위하여 내부의 믹서(mixer) 1[dB] 압축 특성 및 IIP3 특성을 최적화할 필요가 있다. 이를 위해 곱셈기와 중간 주파수 증폭기의 이득 및 잡음을 고려한 특성을 얻어야 하는데, 이를 위해 주로 선형 상호컨덕턴스 곱셈기(LTM:Linear Transconductance Multiplier)를 이용한 중간 주파수 증폭기를 이용하여 변동률(dynamic range)을 개선하게 된다.
도 1은 종래의 LTM 구조를 갖는 중간 주파수 증폭기를 설명하기 위한 회로도이다. 도 1을 참조하면, 선형의 상호 컨덕턴스 특성을 얻기 위한 차동 증폭기 구조를 갖는다. 그러나 이러한 경우, 베이스-콜렉터간, 베이스-콜렉터-부하간 및 콜렉터-기판 사이의 기생 커패시턴스(Cbc, Cbcl 및 Ccs)에 의한 주파수 특성의 제한을 받아 중간 주파수를 선형영역에서 얻지 못하고, 이득이 감쇄되는 영역에서 얻게되어 출력이득 변화의 주요요인이 되며, 신호의 감쇄를 가져오는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 중간 주파수를 주파수 특성이 선형인 영역에서 얻을 수 있도록 기생 커패시턴스의 영향을 줄이는 중간 주파수 증폭기를 제공하는 데 있다.
도 1은 종래의 LTM 구조를 갖는 중간 주파수 증폭기를 설명하기 위한 회로도이다.
도 2는 본 발명에 의한 중간 주파수 증폭기를 설명하기 위한 회로도이다.
도 3은 종래와 본 발명에 의한 중간 주파수 증폭 회로가 갖는 주파수 특성을 보이는 그래프이다.
상기 과제를 이루기 위해, 본 발명에 의한 중간 주파수 증폭 회로는 중간 주파수를 입력하여 제1 차동 신호와 제2 차동신호를 출력하며, 선형의 상호 컨덕턴스 특성을 갖는 차동 증폭 수단 및 제1 차동 신호와 제2 차동 신호간의 전압 레벨을 보상 전류로서 변환하고, 이를 상기 차동 증폭 수단으로 궤환시켜 상기 차동 증폭 수단에서 발생되는 기생 커패시턴스를 보상하는 기생 커패시턴스 보상 수단을 포함하고, 기생 커패시턴스가 보상된 제2 차동신호를 증폭된 중간 주파수로서 출력하는 것이 바람직하다.
이하, 본 발명에 의한 중간 주파수 증폭기를 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 2는 본 발명에 의한 중간 주파수 증폭기를 설명하기 위한 회로도이다. 본 발명에 의한 중간 주파수 증폭기는 제1 및 제2 트랜지스터(Q1~Q6)와 제1 및 제2 저항(R1 및 R2)와 제1~제4 전류원(I1~I4)을 포함하는 차동 증폭부(20), 제7 및 제8 트랜지스터(Q7~Q8)와 보상 커패시터(Ccom)와 제5~제6 전류원(I5~I6)을 포함하는 기생 커패시턴스 보상부(22) 및 제10 및 제11 트랜지스터(Q10 및 Q11)와 제7 및 제8 전류원(I7 및 I8)과 출력저항(R3)을 포함하는 중간 주파수 출력부(24)를 포함한다.
도 2를 참조하면, 선형의 상호 컨덕턴스 특성을 위해 제1~제6 트랜지스터(Q1~Q6)로 구성된 차동 증폭부(20)는 도시하지는 않았지만 앞단의 곱셈기로부터 입력 중간주파수(IF+ 및 IF-)를 각각 입력하여 제3 및 제5 트랜지스터(Q3 및 Q5)의 콜렉터와 제4 및 제6 트랜지스터(Q4 및 Q6)의 콜렉터로 차동 증폭되 신호를 출력한다. 이때, 제3 및 제5 트랜지스터(Q3 및 Q5)와 제4 및 제6 트랜지스터(Q4 및 Q6)는 콜렉터-기판 사이, 콜렉터-베이스 사이 및 콜렉터-베이스-제1 및 제2 저항 사이에서 발생되는 기생 커패시턴스(Ccs, Cbc 및 Cbcl)가 발생할 수 있다. 이를 제거하기 위해 에미터 팔로우어(emitter follower) 트랜지스터인 제7 및 제8 트랜지스터(Q7 및 Q8)와 보상 커패시터(Ccom) 및 제5~제6 전류원(I5~I6)을 추가하였다. 제10 및 제11 트랜지스터(Q10 및 Q11)에서 검출된 제1 노드(N1)와 제2 노드(N2)의 전압레벨의 차를 제7 및 제8 트랜지스터(Q7 및 Q8)에서 보상 전류로 변환한다. 이렇게 변환된 보상 전류는 다시 제1 노드(N1) 및 제2 노드(N2)로 궤환된다.
결국, 제1 노드(N1)의 전압이 증가할 때 보상 전류가 제1 노드(N1)로 흐르게 되며, 제2 노드(N2)에서도 동일한 동작이 이루어진다. 한편, 도 2에 도시된 장치에서 발생되는 기생 커패시턴스(Ccom')는 다음 수학식 1에의해 구해진다.
Ccom'=Cbc + Ccs + Cbcl
그리고, 이를 보상하기 위해 본 발명의 보상 커패시턴스(Ccom)와 기생 커패시턴스와의 관계는 다음 수학식 2와 같다.
Ccom'=2Ccom
따라서, 위 수학식 2를 만족하도록 보상 커패시터(Ccom)을 선택하므로서 기생 커패시턴스(Ccom')를 제거할 수 있게 된다.
도 3은 종래와 본 발명에 의한 중간 주파수 증폭 회로가 갖는 주파수 특성을 보이는 그래프로서, 제1 그래프(30)는 종래의 중간 주파수 증폭 회로의 주파수 특성을 보이는 그래프이고, 제2 그래프(32)는 본 발명에 의한 중간 주파수 증폭 회의 주파수 특성을 보이는 그래프이다.
도 3을 참조하면, 종래의 중간 주파수 증폭 회로에서 출력되는 중간 주파수(IF)는 선형영역에서 발생되지 않고 이득이 감쇄되는 부분에서 발생되므로 이득이 변화되고, 신호의 감쇄를 가져오는 원인이 된다. 그러나, 본 발명에 의한 중간 주파수 증폭 회로에서 출력되는 중간 주파수(IF)는 주파수 특성이 선형인 영역에서 발생되므로서, 이득이 안정되고 감쇄가 없는 중간 주파수를 얻을 수 있게 된다.
상술한 바와 같이, 본 발명에 의한 중간 주파수 증폭 회로는 기존의 중간 주파수 증폭기에서 문제가 되었던 기생 커패시턴스를 제거하여 주파수 특성이 선형인 영역에서 이득의 감쇄가 없는 안정된 중간 주파수를 얻을 수 있는 효과가 있다.

Claims (1)

  1. 중간 주파수를 입력하여 제1 차동 신호와 제2 차동신호를 출력하며, 선형의 상호 컨덕턴스 특성을 갖는 차동 증폭 수단; 및
    상기 제1 차동 신호와 상기 제2 차동 신호간의 전압 레벨을 보상 전류로서 변환하고, 이를 상기 차동 증폭 수단으로 궤환시켜 상기 차동 증폭 수단에서 발생되는 기생 커패시턴스를 보상하는 기생 커패시턴스 보상 수단을 구비하고,
    상기 기생 커패시턴스가 보상된 상기 제2 차동신호를 증폭된 중간 주파수로서 출력하는 것을 특징으로 하는 중간 주파수 증폭 회로.
KR1019980019499A 1998-05-28 1998-05-28 중간 주파수 증폭 회로 KR19990086503A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019499A KR19990086503A (ko) 1998-05-28 1998-05-28 중간 주파수 증폭 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019499A KR19990086503A (ko) 1998-05-28 1998-05-28 중간 주파수 증폭 회로

Publications (1)

Publication Number Publication Date
KR19990086503A true KR19990086503A (ko) 1999-12-15

Family

ID=65899846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019499A KR19990086503A (ko) 1998-05-28 1998-05-28 중간 주파수 증폭 회로

Country Status (1)

Country Link
KR (1) KR19990086503A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906244B1 (ko) * 2007-08-28 2009-07-07 전자부품연구원 알에프 증폭기 및 증폭 방법
KR101245542B1 (ko) * 2011-06-10 2013-03-20 실리콘알엔디(주) 트랙 앤드 홀드 회로 및 트랙 앤드 홀드 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906244B1 (ko) * 2007-08-28 2009-07-07 전자부품연구원 알에프 증폭기 및 증폭 방법
KR101245542B1 (ko) * 2011-06-10 2013-03-20 실리콘알엔디(주) 트랙 앤드 홀드 회로 및 트랙 앤드 홀드 방법

Similar Documents

Publication Publication Date Title
US5630228A (en) Double balanced mixer circuit with active filter load for a portable comunication receiver
US7286019B2 (en) Method and system for amplifying a signal
US5329189A (en) Mixer circuit
US7323937B2 (en) Variable-gain amplifier
US20020070802A1 (en) Linear gain control amplifier
JP2002507073A (ja) 直接変換チューナicのオフセット補正
KR0176965B1 (ko) 라디오 수신기
US6992519B2 (en) Method and apparatus providing cancellation of second order intermodulation distortion and enhancement of second order intercept point (IIP2) in common source and common emitter transconductance circuits
US5378997A (en) Low noise amplifier with capacitive feedback
US7135923B2 (en) Differential amplifier
TW595092B (en) Amplifier and radio frequency tuner
KR19990086503A (ko) 중간 주파수 증폭 회로
US4110635A (en) Amplifying circuit
JP2007150434A (ja) アナログ増幅器およびそれを用いた送受信装置
Klumperink et al. AM suppression with low AM-PM conversion with the aid of a variable-gain amplifier
CA1149889A (en) Circuit arrangement useful in developing decoupled operating voltages for if amplifier stages of an integrated circuit
KR100467002B1 (ko) 액티브필터회로
US7298203B2 (en) Amplification system capable of reducing DC offset
US20030064698A1 (en) Linearization apparatus for mixer
JP2000152107A (ja) 中間周波増幅装置及びテレビジョンチューナ
JPH0678007A (ja) ダイレクトコンバージョン方式復調回路
JP4221131B2 (ja) 可変利得増幅回路
JP3076947B2 (ja) ミキサ回路
JPH0220165B2 (ko)
EP1128547A3 (en) Gilbert cell mixer

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination