KR19990085543A - 트랜지스터 제조방법 - Google Patents

트랜지스터 제조방법 Download PDF

Info

Publication number
KR19990085543A
KR19990085543A KR1019980018011A KR19980018011A KR19990085543A KR 19990085543 A KR19990085543 A KR 19990085543A KR 1019980018011 A KR1019980018011 A KR 1019980018011A KR 19980018011 A KR19980018011 A KR 19980018011A KR 19990085543 A KR19990085543 A KR 19990085543A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
oxide film
gate
source
nitride film
Prior art date
Application number
KR1019980018011A
Other languages
English (en)
Other versions
KR100266687B1 (ko
Inventor
김남용
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980018011A priority Critical patent/KR100266687B1/ko
Publication of KR19990085543A publication Critical patent/KR19990085543A/ko
Application granted granted Critical
Publication of KR100266687B1 publication Critical patent/KR100266687B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 트랜지스터 제조방법에 관한 것으로, 종래에는 반도체소자가 고집적화되어 갈수록 소스와 드레인사이에 걸리는 전계가 커짐에 따라 펀치쓰루가 발생되어 트랜지스터가 오동작을 일으키는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 반도체기판의 상부에 제1산화막과 제1질화막을 적층한 후, 1차 사진식각공정을 통해 소스/드레인이 형성될 영역의 반도체기판을 노출시키는 제1단계와; 상기 반도체기판에 산화공정을 수행한 후, 그 산화공정을 통해 형성된 제2산화막을 제거하는 제2단계와; 상기 제1질화막과 제1산화막을 제거하고, 반도체기판의 상부에 제3산화막과 제2질화막을 적층한 후, 2차 사진식각공정을 통해 소자분리영역의 반도체기판을 노출시키는 제3단계와; 상기 반도체기판에 산화공정을 수행하여 필드산화막을 형성한 후, 제2질화막과 제3산화막을 제거하는 제4단계와; 상기 반도체기판의 상부전면에 게이트산화막과 폴리실리콘을 적층한 후, 3차 사진식각공정을 통해 패터닝하여 게이트를 형성하는 제5단계와; 상기 반도체기판에 저농도의 불순물을 주입한 후, 게이트측벽을 형성하고, 고농도의 불순물이온을 주입하여 소스/드레인영역을 형성하는 제6단계로 이루어지는 트랜지스터 제조방법을 통해 소스/드레인영역과 반도체기판의 접촉면이 곡면으로 형성됨과 아울러 게이트의 채널길이가 길어지게 되어 펀치쓰루의 발생을 억제할 수 있는 효과가 있다.

Description

트랜지스터 제조방법
본 발명은 트랜지스터 제조방법에 관한 것으로, 특히 모스 트랜지스터가 소형화됨에 따라 강한 전계로 인해 발생되는 펀치쓰루(punch through)에 우수한 특성을 갖는 트랜지스터 제조방법에 관한 것이다.
종래의 트랜지스터 제조방법을 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1f는 종래의 트랜지스터 제조방법을 보인 수순단면도로서, 이에 도시한 바와같이 반도체기판(1)의 상부에 산화막(2)과 질화막(3)을 적층한 후, 사진식각공정을 통해 소자분리영역의 반도체기판(1)을 노출시키는 단계(도1a)와; 반도체기판(1)에 산화공정을 수행하여 필드산화막(4)을 성장시킨 후, 상기 질화막(3)과 산화막(2)을 제거하는 단계(도1b)와; 반도체기판(1)의 상부전면에 게이트산화막(5) 및 폴리실리콘(6)을 적층한 후, 사진식각공정을 통해 패터닝하여 게이트를 형성하는 단계(도1c)와; 반도체기판(1)상에 저농도의 불순물이온(N-)을 주입하여 저농도의 소스/드레인영역(7)을 형성하는 단계(도1d)와; 반도체기판(1)의 상부전면에 고온저압산화막을 증착한 후, 선택적으로 식각하여 상기 게이트의 측면에 게이트측벽(8)을 형성하는 단계(도1e)와; 반도체기판(1)에 고농도의 불순물이온(N+)을 주입하여 고농도의 소스/드레인영역(9)을 형성하는 단계(도1f)로 이루어진다. 이하, 상기한 바와같은 종래 트랜지스터 제조방법을 좀더 상세히 설명한다.
먼저, 도1a에 도시한 바와같이 반도체기판(1)의 상부에 산화막(2)과 질화막(3)을 적층한 후, 사진식각공정을 통해 패터닝하여 반도체기판(1)의 일부를 노출시킨다. 이때, 반도체기판(1) 상부의 질화막(3)은 이후의 산화공정에서 반도체기판(1)이 산화되는 것을 억제하기 위하여 형성하며, 산화막(2)은 반도체기판(1)과 질화막(3)의 접촉면이 손상되는 것을 완충하기 위하여 형성한다.
그리고, 도1b에 도시한 바와같이 반도체기판(1)에 산화공정을 수행하여 필드산화막(4)을 성장시킨 후, 상기 질화막(3)과 산화막(2)을 제거한다. 이때, 필드산화막(4)은 제조되는 반도체소자들을 전기적으로 절연시킨다.
그리고, 도1c에 도시한 바와같이 반도체기판(1)의 상부전면에 게이트산화막(5) 및 폴리실리콘(6)을 적층한 후, 사진식각공정을 통해 패터닝하여 게이트를 형성한다.
그리고, 도1d에 도시한 바와같이 반도체기판(1)상에 저농도의 불순물이온(N-)을 주입하여 저농도의 소스/드레인영역(7)을 형성하고, 도1e에 도시한 바와같이 반도체기판(1)의 상부전면에 고온저압산화막을 증착한 후, 선택적으로 식각하여 상기 게이트의 측면에 게이트측벽(8)을 형성하고, 도1f에 도시한 바와같이 반도체기판(1)에 고농도의 불순물이온(N+)을 주입하여 고농도의 소스/드레인영역(9)을 형성한다. 이와같이 게이트측벽(8)을 이용하여 저농도 및 고농도 소스/드레인영역(7,9)의 엘디디구조(lightly doped drain : LDD)를 형성하는 이유는 반도체소자의 고집적화에 대한 요구로 게이트의 길이가 감소됨에 따라 게이트산화막(5)의 하부 반도체기판(1)상에 형성되는 채널의 길이가 짧아지며, 소스/드레인이 고농도일 경우에 채널에 인가되는 전계가 극대화되어 열전자의 발생으로 반도체소자가 오동작하는 것을 방지하기 위해서이다.
그러나, 상기한 바와같은 종래의 트랜지스터 제조방법은 반도체소자가 고집적화되어 갈수록 소스와 드레인사이에 걸리는 전계가 커짐에 따라 펀치쓰루가 발생되어 트랜지스터가 오동작을 일으키는 문제점이 있었다.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 강한 전계로 인해 발생되는 펀치쓰루에 우수한 특성을 갖는 트랜지스터 제조방법을 제공하는데 있다.
도1은 종래의 트랜지스터 제조방법을 보인 수순단면도.
도2는 본 발명의 일 실시예를 보인 수순단면도.
도3은 본 발명의 다른 실시예를 보인 단면도.
***도면의 주요 부분에 대한 부호의 설명***
11:반도체기판 12,14:산화막
13,15:질화막 16:필드산화막
17:게이트산화막 18:폴리실리콘
19:게이트측벽 20:소스/드레인영역
상기한 바와같은 본 발명의 목적은 반도체기판의 상부에 제1산화막과 제1질화막을 적층한 후, 1차 사진식각공정을 통해 소스/드레인이 형성될 영역의 반도체기판을 노출시키는 단계와; 상기 반도체기판에 산화공정을 수행한 후, 그 산화공정을 통해 형성된 제2산화막을 제거하는 단계와; 상기 제1질화막과 제1산화막을 제거하고, 반도체기판의 상부에 제3산화막과 제2질화막을 적층한 후, 2차 사진식각공정을 통해 소자분리영역의 반도체기판을 노출시키는 단계와; 상기 반도체기판에 산화공정을 수행하여 필드산화막을 형성한 후, 제2질화막과 제3산화막을 제거하는 단계와; 상기 반도체기판의 상부전면에 게이트산화막과 폴리실리콘을 적층한 후, 3차 사진식각공정을 통해 패터닝하여 게이트를 형성하는 단계와; 상기 반도체기판에 저농도의 불순물을 주입한 후, 게이트측벽을 형성하고, 고농도의 불순물이온을 주입하여 소스/드레인영역을 형성하는 단계로 이루어짐으로써 달성되는 것으로, 본 발명에 의한 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2f는 본 발명의 일 실시예를 보인 수순단면도로서, 이에 도시한 바와같이 반도체기판(11)의 상부에 산화막(12)과 질화막(13)을 적층한 후, 사진식각공정을 통해 소스/드레인이 형성될 영역의 반도체기판(11)을 노출시키는 단계(도2a)와; 반도체기판(11)에 산화공정을 수행한 후, 그 산화공정을 통해 형성된 산화막(미도시)을 제거하는 단계(도2b)와; 질화막(13)과 산화막(12)을 제거하고, 반도체기판(11)의 상부에 산화막(14)과 질화막(15)을 적층한 후, 사진식각공정을 통해 소자분리영역의 반도체기판(11)을 노출시키는 단계(도2c)와; 반도체기판(11)에 산화공정을 수행하여 필드산화막(16)을 형성한 후, 질화막(15)과 산화막(14)을 제거하는 단계(도2d)와; 반도체기판(11)의 상부전면에 게이트산화막(17)과 폴리실리콘(18)을 적층한 후, 사진식각공정을 통해 패터닝하여 게이트를 형성하는 단계(도2e)와; 반도체기판(11)에 저농도의 불순물을 주입한 후, 게이트측벽(19)을 형성하고, 고농도의 불순물이온을 주입하여 소스/드레인영역(20)을 형성하는 단계(도2f)로 이루어진다. 이하, 상기한 바와같은 본 발명의 일 실시예를 좀더 상세히 설명한다.
먼저, 도2a 및 도2b에 도시한 바와같이 반도체기판(11)의 상부에 산화막(12)과 질화막(13)을 적층한 후, 사진식각공정을 통해 소스/드레인이 형성될 영역의 반도체기판(11)을 노출시키고, 그 반도체기판(11)에 산화공정을 수행한 후, 그 산화공정을 통해 형성된 산화막(미도시)을 제거한다. 따라서, 소스/드레인이 형성될 영역의 반도체기판(11)이 상대적으로 움푹패인 단차를 갖게되고, 이후의 도2c 내지 도2f에 도시한 종래와 동일한 공정단계들을 통해 트랜지스터가 제조되면, 소스/드레인영역(20)과 반도체기판(11)의 접촉면이 곡면으로 형성되어 전계가 특정영역에서 커지지 않게 되므로, 고집적 트랜지스터의 펀치쓰루를 억제할 수 있다.
한편, 도3은 산화막(12)과 질화막(13)을 적층한 후, 사진식각공정을 통해 액티브영역의 반도체기판(11)을 노출시키고, 도2b 내지 도2f의 공정을 수행하여 형성된 트랜지스터의 단면도로서, 반도체기판(11)과 트랜지스터 액티브영역의 접촉면이 곡면으로 형성되므로, 소스/드레인영역(20)과 반도체기판(11)의 접촉면이 곡면으로 형성됨과 아울러 게이트의 채널길이가 길어지게 되어 펀치쓰루의 억제에 보다 나은 영향을 미치게 된다.
상기한 바와같은 본 발명에 의한 트랜지스터 제조방법은 소스/드레인영역과 반도체기판의 접촉면이 곡면으로 형성됨과 아울러 게이트의 채널길이가 길어지게 되어 펀치쓰루의 발생을 억제함으로써, 트랜지스터의 동작신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (2)

  1. 반도체기판의 상부에 제1산화막과 제1질화막을 적층한 후, 1차 사진식각공정을 통해 소스/드레인이 형성될 영역의 반도체기판을 노출시키는 제1단계와; 상기 반도체기판에 산화공정을 수행한 후, 그 산화공정을 통해 형성된 제2산화막을 제거하는 제2단계와; 상기 제1질화막과 제1산화막을 제거하고, 반도체기판의 상부에 제3산화막과 제2질화막을 적층한 후, 2차 사진식각공정을 통해 소자분리영역의 반도체기판을 노출시키는 제3단계와; 상기 반도체기판에 산화공정을 수행하여 필드산화막을 형성한 후, 제2질화막과 제3산화막을 제거하는 제4단계와; 상기 반도체기판의 상부전면에 게이트산화막과 폴리실리콘을 적층한 후, 3차 사진식각공정을 통해 패터닝하여 게이트를 형성하는 제5단계와; 상기 반도체기판에 저농도의 불순물을 주입한 후, 게이트측벽을 형성하고, 고농도의 불순물이온을 주입하여 소스/드레인영역을 형성하는 제6단계로 이루어지는 것을 특징으로 하는 트랜지스터 제조방법.
  2. 제 1항에 있어서, 상기 제1단계는 반도체기판의 상부에 제1산화막과 제1질화막을 적층한 후, 1차 사진식각공정을 통해 액티브영역의 반도체기판을 노출시키는 단계인 것을 특징으로 하는 트랜지스터 제조방법.
KR1019980018011A 1998-05-19 1998-05-19 트랜지스터 제조방법 KR100266687B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980018011A KR100266687B1 (ko) 1998-05-19 1998-05-19 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980018011A KR100266687B1 (ko) 1998-05-19 1998-05-19 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR19990085543A true KR19990085543A (ko) 1999-12-06
KR100266687B1 KR100266687B1 (ko) 2000-09-15

Family

ID=19537493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018011A KR100266687B1 (ko) 1998-05-19 1998-05-19 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100266687B1 (ko)

Also Published As

Publication number Publication date
KR100266687B1 (ko) 2000-09-15

Similar Documents

Publication Publication Date Title
EP0439173A2 (en) Process of fabricating field effect transistor with LDD structure
KR100429886B1 (ko) 균일한 실리사이드 접합을 갖는 집적 회로 반도체 소자 및그 제조방법
JP4424887B2 (ja) 半導体素子の製造方法
US5700700A (en) Transistor in a semiconductor device and method of making the same
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
US7863692B2 (en) Semiconductor device
US20020013016A1 (en) Method for fabricating semiconductor device
US5747372A (en) Semiconductor device and method for fabricating same
KR100266687B1 (ko) 트랜지스터 제조방법
KR100298874B1 (ko) 트랜지스터의형성방법
KR100227644B1 (ko) 반도체 소자의 트랜지스터 제조방법
US20020137299A1 (en) Method for reducing the gate induced drain leakage current
KR0129984B1 (ko) 반도체장치 및 그 제조방법
KR100198676B1 (ko) 반도체 소자의 트랜지스터의 구조 및 제조방법
KR100399911B1 (ko) 반도체 소자 및 그의 제조 방법
KR100477535B1 (ko) 반도체 소자의 제조방법
JPH07297275A (ja) 半導体装置の製造方法
KR100247694B1 (ko) 반도체소자의 제조 방법
KR100226770B1 (ko) 반도체 소자의 제조방법
KR0179294B1 (ko) 반도체 장치의 제조방법
US6936517B2 (en) Method for fabricating transistor of semiconductor device
JPH0778979A (ja) 半導体装置の製造方法
JP3848782B2 (ja) 半導体装置の製造方法
CN115732412A (zh) 半导体结构的制造方法
KR0129585B1 (ko) 자기정합에 의한 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee