KR19990081956A - 스택 기반 컴퓨터를 위한 명령 폴딩 방법 및 장치 - Google Patents
스택 기반 컴퓨터를 위한 명령 폴딩 방법 및 장치 Download PDFInfo
- Publication number
- KR19990081956A KR19990081956A KR1019980705674A KR19980705674A KR19990081956A KR 19990081956 A KR19990081956 A KR 19990081956A KR 1019980705674 A KR1019980705674 A KR 1019980705674A KR 19980705674 A KR19980705674 A KR 19980705674A KR 19990081956 A KR19990081956 A KR 19990081956A
- Authority
- KR
- South Korea
- Prior art keywords
- instruction
- stack
- operand
- value
- virtual machine
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 178
- 238000003860 storage Methods 0.000 claims description 83
- 238000007726 management method Methods 0.000 claims description 27
- 238000013500 data storage Methods 0.000 claims description 19
- 230000004044 response Effects 0.000 claims description 16
- 239000002243 precursor Substances 0.000 abstract description 4
- 238000010276 construction Methods 0.000 description 186
- 238000007667 floating Methods 0.000 description 45
- 241001577299 Vindex Species 0.000 description 38
- 238000011068 loading method Methods 0.000 description 29
- 230000003068 static effect Effects 0.000 description 27
- 230000001360 synchronised effect Effects 0.000 description 16
- 230000008859 change Effects 0.000 description 15
- 230000006870 function Effects 0.000 description 15
- 101150026173 ARG2 gene Proteins 0.000 description 14
- 101100005166 Hypocrea virens cpa1 gene Proteins 0.000 description 14
- 101100379633 Xenopus laevis arg2-a gene Proteins 0.000 description 14
- 101100379634 Xenopus laevis arg2-b gene Proteins 0.000 description 14
- 238000007792 addition Methods 0.000 description 14
- 101150088826 arg1 gene Proteins 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- 238000003491 array Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 238000005457 optimization Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 6
- 102000000017 Patched Receptors Human genes 0.000 description 5
- 108010069873 Patched Receptors Proteins 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000005055 memory storage Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 101150071111 FADD gene Proteins 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- HNPWTDUZIXAJSA-UHFFFAOYSA-N 5,5-dimethyl-2-(3-methylbutanoyl)cyclohexane-1,3-dione Chemical compound CC(C)CC(=O)C1C(=O)CC(C)(C)CC1=O HNPWTDUZIXAJSA-UHFFFAOYSA-N 0.000 description 2
- 101000787286 Homo sapiens Valine-tRNA ligase Proteins 0.000 description 2
- 101000787276 Homo sapiens Valine-tRNA ligase, mitochondrial Proteins 0.000 description 2
- 101100273030 Schizosaccharomyces pombe (strain 972 / ATCC 24843) caf1 gene Proteins 0.000 description 2
- 102100025607 Valine-tRNA ligase Human genes 0.000 description 2
- 241000700605 Viruses Species 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000002547 anomalous effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000003607 modifier Substances 0.000 description 2
- 241001175904 Labeo bata Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 206010000210 abortion Diseases 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30134—Register stacks; shift registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
- G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44589—Program code verification, e.g. Java bytecode verification, proof-carrying code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4488—Object-oriented
- G06F9/449—Object-oriented method invocation or resolution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/45—Caching of specific data in cache memory
- G06F2212/451—Stack data
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Abstract
본 발명은 스택 기기를 위한 명령 디코더에 관한 것으로, 명령 디코더(135,1118)는 스택 오퍼랜드의 탑에서 동작하는 제 2 JAVA 가상 컴퓨터 명령으로의 단순한 프리커서로서 스택(예를 들어 423,155,812)의 탑으로 오퍼랜드를 푸쉬하는 JAVA 가상 컴퓨터 명령을 폴딩하는 것을 허용하고, 그러한 명령 디코더는 폴딩가능한 명령 시퀀스를 식별하고, 하나의 상등한 폴딩된 연산을 실행 유닛에 제공하여, 폴딩된 명령 시퀀스의 다중 명령에 대응하는 다중 연산의 실행에 요구되는 프로세싱 사이클을 감소시키며, 본 명세서에서 설명된 명령 디코더 실시예는 2, 3, 4, 또는 그 이상의 명령 폴딩을 제공하고, 예를 들어 본 명세서에서 설명된 하나의 명령 디코더 실시예에서, 2 로드 명령 및 저장 명령은 명령 시퀀스내에서 그 사이에 나타나는 명령에 대응하는 연산의 실행으로 폴딩될 수 있는 것을 특징으로 한다.
Description
부록 Ⅰ 참조
부록 Ⅰ을 포함하는 본 특허 공보의 개시부분, JAVA 가상 기억 장치 명세와 부록 A는 저작권 보호를 목적으로 하는 중요성을 포함한다. 저작권자는, 미국 특허와 상표 사무소에 특허 파일 또는 기록이 있기 때문에 특허공보나 공개공보가 복사되더라도 이의가 없지만, 그렇지 않다면 저작권자가 모든 저작권을 갖는다.
컴퓨터와 통신 산업분야에서 많은 개인과 단체들은 전세계에서 빠르게 성장하고 있는 시장인 인터넷을 권하고 있다. 1990년대에 인터넷 사용자의 수가 기하급수적으로 증가하고 있다. 1995년 6월에는 대략 6,642,000개의 호스트가 인터넷에 연결되었고, 이는 1995년 1월의 대략 4,852,000개의 호스트보다 증가된 것이다. 호스트의 수는 매년 75%정도 증가하고 있다. 호스트들 사이에는 약 120,000의 네트워크와 27,000 이상의 웹 서버가 있다. 웹 서버의 수는 53일마다 두 배로 증가하고 있다.
1995년 7월에 1,000,000 이상의 활동하고 있는 인터넷 사용자, 12,505 이상의 유즈넷 뉴스 그룹 및 10,000,000 이상의 유즈넷 리더를 가지고 있어 인터넷이 방대하고 다양한 정보와 멀티미디어 서비스를 위한 큰 시장으로 폭발적으로 커질 것임을 나타내고 있다.
게다가, 인터넷이나 공용 반송파 네트워크에 대해 많은 단체와 회사들이 전용 네트워크나 회사내의 보다 효과적인 정보 분배의 매서드으로써 그들의 내부 정보 시스템을 인트라넷으로 바꾸고 있다. 인트라넷을 위한 기반적인 하부 구조는 서버와 데스크탑을 연결하는 내부 네트워크이고, 이는 방화벽을 지나 인터넷에 연결될 수도 있고 그렇지 않을 수도 있다. 이들 인트라넷은 기업내에 잘 구축되어 있는 표준 개방 네트워크 프로토콜을 경유하여 데스크탑까지 서비스를 제공한다. 인트라넷은 내부 정보 관리를 간소화하고 브라우저 패러다임을 사용하는 내부 커뮤니케이션을 개선한 것처럼 인트라넷을 사용하는 기업에 많은 이익을 제공한다. 기존의 시스템과 회사의 기업체계 하부구조에 인터넷 기술을 통합하는 것은 인트라넷을 채용하는 측에 대한 현재 기술 투자에 영향을 미친다. 상술한 바와 같이, 인트라넷과 인터넷은 밀접한 관계가 있으며, 인트라넷은 사업상 안전한 의사소통을 하는데 사용되고, 인터넷은 사업과 다른 분야사이의 외부 트랜잭션을 위해 사용된다. 본원의 목적을 위해, "네트워크"라는 용어는 인터넷과 인트라넷을 포함한다. 그러나, 인터넷과 인트라넷의 차이는 어디에 사용가능한지에 따라 발생한다.
1990년대에 선 마이크로시스템즈의 프로그래머는 보편적인 프로그래밍 언어를 썼다. 이 언어는 JAVA 프로그래밍 언어로 이름지어졌다. (JAVA는 CA의 Mountain View에 있는 선 마이크로시스템즈의 상표이다) JAVA 프로그래밍 언어는 초기에 C++ 프로그래밍 언어로 코드화되는 경향이 있었던 프로그래밍 노력에 기인한 것이며, 그 결과 JAVA 프로그래밍 언어는 C++ 프로그래밍 언어와 호환된다. 그러나, JAVA 프로그래밍 언어는 단순하고, 객체지향이고, 분산형이고, 해석되지만 고성능이며, 강력하지만 안전하고, 확실하고, 능동적이고, 중간 구조이고, 간편하며, 다중 스레드 언어이다.
JAVA 프로그래밍 언어는 선 마이크로시스템즈로부터 라이센스받은 많은 큰 하드웨어와 소프트웨어 회사가 인터넷을 위한 프로그래밍 언어로 선택되어졌다. JAVA 프로그래밍 언어와 환경은 현재 프로그래밍 실무에서의 많은 문제점을 해결하기 위해 고안되어졌다. JAVA 프로그래밍 언어는 혼란스러운 형태와 이해가 난해하고 별로 사용되지 않는 C++ 프로그래밍 언어를 생략한다. 이들 생략된 형태는 주로 연산자 과부하, 다중 상속 및 광범한 자동 강제를 포함한다. JAVA 프로그래밍 언어는 더 이상 할당되어질 필요가 없고 C 프로그래밍 언어에서처럼 메모리가 자유롭기 때문에 프로그래밍의 작업을 단순화하는 자동 무용정보 수집을 포함한다. JAVA 프로그래밍 언어는 C 프로그래밍 언어에서 정의된 바와 같은 포인터의 사용을 제한하고 대신에 어레이 바운드가 명확히 검사되는 정확한 어레이를 가지며, 그것에 의해 만은 바이러스와 귀찮은 버그에 대한 취약점을 없앤다. JAVA 프로그래밍 언어는 객체-C 인터페이스와 특수 예외 처리기를 포함한다.
JAVA 프로그래밍 언어는 TCP/IP 프로토콜(Transmission Control Protocol based on Internet protocol), HTTP(Hypertext Transfer Protocol) 및 FTP(File Transfer Protocol)과 쉽게 카피될 수 있도록 루틴의 광범한 라이브러리를 가진다. JAVA 프로그래밍 언어는 네트워크된/배분된 환경에서 사용되는 경향이 있다. JAVA 프로그래밍 언어는 바이러스가 없고 탬퍼가 없는 시스템의 구조가 가능하다. 인증 기술은 공중-키 암호화에 기초한다.
JAVA 가상 기억 장치를 실행하는 장치를 포함하는 스택 기반 컴퓨팅 시스템은 스택을 저장하기 위한 비교적 느린 메모리 장치를 사용한다. 일반적으로, 광범한 다수 메모리 요구가 캐시 히트 즉 캐시내에 있는 요구된 메모리 어드레스에 기인한다면 느린 메모리 장치를 위한 캐시를 첨가하는 것은 전체 메모리 실행을 증가시킨다. 종래의 캐시 고안은 랜덤 액세스 메모리 구조를 위해 고안되었고, 스택 기반 메모리 구조를 잘 실행하지 않는다. 그러므로, 스택 기반 메모리 구조를 개선하기 위한 캐싱 매서드와 캐싱 장치가 바람직하다.
본 발명은 스택 기기를 위한 명령 디코더와 관련된 것으로, 특히 일련의 다중 명령을 하나의 폴딩된 연산으로 폴딩하기 위한 매서드 및 장치에 관한 것이다.
첨부한 도면을 참조로 본 발명이 좀더 이해될 수 있고, 그 다수의 객체, 특징, 및 이점들이 당업자에게 명확해질 것이다.
도 1은 본 발명에 따라 명령 폴딩을 제공하는 명령 디코더를 포함하는 가상 컴퓨터 하드웨어 프로세서의 한 실시예의 블럭도,
도 2는 본 발명의 한 실시예에 사용된 가상 기억 장치 명령의 발생을 위한 프로세서 흐름도,
도 3은 도 1의 하드웨어 프로세서에서 실행된 명령 파이프라인을 도시하는 도면,
도 4A는 각 매서드 프레임이 도 1의 하드웨어 프로세서에 의해 이용되는 오퍼랜드 스택, 환경 저장 영역 및 로컬 변수 저장 영역을 포함할 때 스택 구조의 논리적 구조의 한 실시예를 도시하는 도면,
도 4B는 각 매서드 프레임이 스택상의 오퍼랜드 스택과 로컬 변수 저장 영역을 포함하고, 매서드 프레임을 위한 환경 저장 영역이 분리 실행 환경 스택상에 포함될 때, 스택 구조의 논리 조직의 대안 실시예가 도시된 도면,
도 4C는 도 4B의 실행 환경 스택과 스택을 위한 스택 관리 유닛의 대안 실시예를 나타내는 도면,
도 4D는 도 1의 스택 관리 유닛에서 로컬 변수 룩-어사이드 캐시의 한 실시예를 도시하는 도면,
도 5는 도 1의 하드웨어 프로세서에 대해 여러 가능한 애드온을 도시한 도면,
도 6은 한쌍의 스택 명령과 관련된 데이터 흐름의, 스택 데이터 구조의 환경을 설명하는 도면으로, 제 1 스택 명령은 스택에서 탑의 두 개 스택 엔트리를 팝하고 그 합을 스택의 탑으로 푸쉬하는 제 2 스택 명령에 의해 소비될 스택의 탑으로만 데이터 아이템을 푸쉬한다,
도 7은 도 6에 서술된 것과 같은 제 1 및 제 2 스택 명령의 폴딩 실행의 대조적으로 설명하는 도면으로, 제 1 연산(스택의 탑으로 데이터 아이템 푸쉬)은 본 발명의 실시예에 따라 제거된다,
도 8은 본 발명의 실시예에 따른 그 액세스를 위해 레지스터 변수와 함께 오퍼랜드 스택, 지역변수 기억장치, 및 메모리 기억장치의 상수 풀 부분간의 관계를 설명하는 블록도,
도 9A 내지 도 9D는 오퍼랜드 스택 및 지역변수 기억장치상에서 동작하는 iload(정수 로드)/iadd(정수 덧셈)/istore(정수 기억장치) 명령 시퀀스를 설명하는 도면으로, 도 9A, 9B, 9C, 및 9D는 각각 iload 명령전, iload 명령후 iadd 명령전, iadd 명령후 istore 명령전, 및 istore 명령후에 각각 오퍼랜드 스택 내용을 설명한다. 도 9B 및 도 9C에 설명된 중간 스테이지는 본 발명의 실시예에 따른 명령 폴딩에 의해 제거된다,
도 10A 내지 도 10C는 오퍼랜드 스택 및 지역변수 기억장치상에서 작동하는 aload(객체 참조 로드)/arraylength(정수 덧셈) 명령 시퀀스를 설명하는 도면으로, 도 9A, 도 9B, 및 도 9C는 각각 aload 명령전, aload 명령후 arraylength 명령전(명령 폴딩없이), 및 arraylength 명령후에 각각 오퍼랜드 스택 내용을 설명하고, 도 10B에 설명된 중간단계는 본 발명의 실시예에 따른 명령 폴딩에 의해 제거된다,
도 11은 본 발명의 실시예에 따른 명령 폴딩을 제공하는 명령 디코더를 포함하는 스택 기반 프로세서의 기능적 블록도,
도 12는 본 발명의 실시예에 따른 명령 디코더를 설명하고, 폴딩된 연산, 오퍼랜드 스택, 지역변수 기억장치 또는 상수 풀로의 오퍼랜드 어드레스, 및 오퍼랜드 스택 또는 지역변수 기억장치로의 착신지 어드레스를 실행 유닛에 공급하기 위해 연결되는 기능적 블록도에 관한 것으로, 공급된 어드레스 및 하나의 연산은 폴딩되지 않은 명령의 시퀀스에 상등하다,
도 13은 본 발명의 실시예에 따라 명령 폴딩을 지원하는 명령 디코더의 기능적 블록도,
도 14는 본 발명의 실시예에 따라 명령 폴딩을 지원하는 명령 디코더의 폴딩 디코드부의 기능적 블록도,
도 15는 본 발명의 실시예에 따라 폴딩가능한 명령 시퀀스를 식별하는 예시적 연산 시퀀스를 설명하는 플로우챠트,
도 16은 본 발명의 실시예에 따라 폴딩 어드레스 발생기의 성분 오퍼랜드 및 착신지 어드레스 발생기를 설명하는 기능적 블록도, 및
도 17은 본 발명의 실시예에 따라 오퍼랜드 어드레스 발생기의 예시적인 구조를 설명하는 기능적 블럭도이다.
같거나 유사한 특징들은 본 발명의 상세한 설명과 도면에 있는 동일한 참조번호로 표시되어 있다.
본 발명을 수행하기 위한 모드
도 1은 가상 기억 장치 명령 하드웨어 프로세서(100)(이하부터 하드웨어 프로세서는 "100"이라 함)의 한 실시예를 도시하며, 이는 본 발명에 따른 하나의 폴딩된 연산으로 다중 명령의 시퀀스를 폴딩하는 명령 디코더(135)를 포함하며, 프로세서 구조 독립인 가상 기억 장치 명령을 직접 실행한다. 실행 JAVA 가상 기억 장치 명령에서 하드웨어 프로세서(100)의 실행은 하이-엔드 CPU보다 더 나으며, 인텔 펜티엄 마이크로프로세서나 선 마이크로시스템즈 울트라스파크 프로세서(울트라스파크는 CA의 Mountainview의 선 마이크로시스템즈의 상표이고, 펜티엄은 CA의 Sunnyvale의 인텔사의 상표이다)와 같이, 소프트웨어 JAVA 인터프리터나 JAVA 적시(just-in-time) 컴파일러로 동일 가상 기억 장치 명령을 해석하고, 이는 가격이 싸고 전력 소비가 적다. 결과적으로, 하드웨어 프로세서(100)는 이식 가능한 애플리케이션에 아주 적당하다. 하드웨어 프로세서(100)는 무용정보 수집, 스레드 인입현상등과 같은 특징을 이용하는 가상 기억 장치뿐만아니라 다른 가상 기억 장치 스택 기반 구조를 위해 동일한 이점을 제공한다.
이들 특징 때문에, 하드웨어 프로세서(100) 기반 시스템은 실행 특성에 대한 흥미있는 가격을 나타내고, 만약 전체 실행이 되지 않는다면, 적시 컴파일러와 소프트웨어 인터프리터를 포함하는 대안 가상 기억 장치 실행 환경과 비교된다. 그럼에도 불구하고, 본 발명은 가상 기억 자치 하드웨어 프로세서의 실시예에 한정되지 않고, 마이크로코드, 실리콘으로 직접 또는 그것의 조합으로 JAVA 가상 기억 장치를 실행하는 하드웨어를 제공하거나, 특별한 하드웨어 프로세서로부터의 장치 명령으로 JAVA 가상 기억 장치 명령(배치 또는 적시)을 컴파일하고, 소프트웨어 인터프리터로써 JAVA 가상 기억 장치를 에뮬레이트하는 실행을 포함하고, 적당한 스택 기반이나 비 스택 기반 장치 실행을 초래한다. 실행 특성에 대한 가격을 고려해보면, 하드웨어 프로세서(100)는 통상 소프트웨어 인터프리터에 필요한 250킬로바이트 내지 500킬로바이크(Kbytes)의 메모리 기억장치, 예를 들면 랜덤 액세스 메모리 또는 판독 전용 메모리가 제거되는 이점을 가진다.
하드웨어 프로세서(100)의 시뮬레이션은, 하드웨어 프로세서(100)가 동일한 가상 기억 장치 명령을 실행하는 하드웨어 프로세서(100)로써 동일 클럭 속도에서 클럭된 펜티엄 프로세서상의 다양한 응용에 미치는 소프트웨어 인터프리터보다 20배나 빠른 가상 기억 장치 명령을 실행한다는 것을 나타낸다. 하드웨어 프로세서(100)의 다른 시뮬레이션은 하드웨어 프로세서(100)가 동일한 가상 기억 장치 명령을 실행하고 하드웨어 프로세서(100)로써 동일 클럭 속도에서 구동되는 펜티엄 프로세서에 미치는 적시 컴파일러보다 다섯배 빠른 가상 기억 장치 명령을 실행함을 나타낸다.
소프트웨어 가상 기억 장치 명령 인터프리터를 위해 필요한 메모리는 비싸므로 감히 엄두도 내지 못하고, 하드웨어 프로세서(100)가 유리하다. 이러한 응용에는 예를 들면 네트워크 설비, 휴대전화 프로세서, 다른 통신 통합 회로 또는 매입형 프로세서와 같은 저가격 저전압을 위한 인터넷 칩과 휴대용 장치가 있다.
본 명세서에서 설명된 바와 같이, 명령 디코더(135)는 스택의 탑에서 작동하는 제 2 JAVA 가상 컴퓨터 명령으로의 단순한 프리커서로서 스택의 탑으로 오퍼랜드를 푸쉬하는 JAVA 가상 컴퓨터 명령을 폴딩하는 것일 허용한다. 그러한 명령 디코더는 폴딩가능한 명령 시퀀스를 식별하고, 하나의 상등한 폴딩된 연산을 실행 유닛으로 공급하여, 폴딩된 명령 시퀀스의 다중 명령에 대응하는 다중 연산의 실행에 요구된 프로세싱 사이클을 감소시킨다. 본 명세서에서 설명된 명령 디코더 실시예는 2, 3, 4, 또는 그 이상의 명령 폴딩에 제공된다. 예를 들어, 본 명세서에서 설명된 하나의 명령 디코더 실시예에서, 2개 로드 명령 및 저장 명령은 명령 시퀀스에서 그들 사이에 나타나는 명령에 대응하는 연산의 실행으로 폴딩될 수 있다.
여기서 사용된 바와 같이, 가상 기억 장치는 실제 컴퓨팅 장치처럼 다양한 메모리 영역을 사용하고 설정하는 영역을 가지는 이론적인 컴퓨팅 장치이다. 가상 기억 장치 설명은 하드웨어 프로세서(100)와 같은 가상 기억 장치 실행에 의해 실행되어지는 가상 기억 장치 명령에 독립적인 일련의 프로세서 구조를 정의한다. 각 가상 기억 장치 명령은 실행되는 특별한 작동을 정의한다. 가상 기억 컴퓨팅은 가상 기억 장치의 실행에 기초하거나 가상 기억 장치 명령을 발생하기 위해 사용되는 컴퓨터 언어를 이해할 필요가 없다. 단지 가상 기억 장치 명령을 위한 특별한 파일 포맷을 이해할 필요가 있다. 한 실시예에서, 가상 기억 장치 명령은 JAVA 가상 기억 장치 명령이다. 각 JAVA 가상 기억 장치 명령은 명령 확인 정보, 오퍼랜드 및 다른 필요 정보를 암호화하는 하나 이상의 바이트를 포함한다.
참조로 여기에 기재되어 있는 부록 Ⅰ은 JAVA 가상 기억 장치 명령의 실례(實例)가 되는 세트를 포함한다. 가상 기억 장치 명령 이용의 특별한 세트는 본 발명의 중요한 특색은 아니다. 부록 Ⅰ과 상기 설명의 가상 기억 장치 명령의 측면에서 당업자라면 가상 기억 장치 명령의 특별한 세트나 JAVA 가상 기억 장치 설명을 위한 본 발명의 변형이 가능하다.
컴퓨터 플랫폼상에서 실행되는 JAVA 컴파일러 JAVAC(도 2)은, JAVA 가상 기억 장치 설명에 따라 컴파일된 명령 세트를 포함하는 컴파일된 명령 시퀀스(203)를 암호화하는 중립 구조 오브젝트 파일 포맷으로 JAVA 컴퓨터 언어로 쓰여진 애플리케이션(201)을 변환한다. 그러나, 본 발명을 위해, 단지 관계 정보와 가상 기억 장치 명령의 소스만이 필요하다. 본 매서드 또는 기술은 가상 기억 장치 명령의 소스를 발생시키기 위해 사용되고, 관련 정보는 본 발명에 중요하지 않다.
컴파일된 명령 시퀀스(203)는 소프트웨어 인터프리터나 적시 컴파일러와 같은 JAVA 가상 기억 장치 이용을 실행하는 컴퓨터 플랫폼뿐만아니라 하드웨어 프로세서(100)상에서도 실행가능하다. 그러나, 상술한 바와 같이, 하드웨어 프로세서(100)는 소프트웨어 실행을 능가하는 특별한 실행 이점을 제공한다.
상기 실시예에서, 하드웨어 프로세서(100)(도 1)는 JAVA 가상 기억 장치 명령을 처리하고 바이트코드를 포함한다. 하드웨어 프로세서(100)는 아래에 보다 정확히 설명한 바와 같이, 바이트코드의 대부분을 직접 실행한다. 그러나, 일부 바이트코드의 실행은 마이크로코드를 통해 실행된다.
하드웨어 프로세서(100)에 의해 직접 실행되는 가상 기억 장치 명령을 선택하기 위한 매서드가 예로써 여기에 기술되어 있다. JAVA 가상 기억 장치 명령의 30퍼센트는 진정한 하드웨어 자동중계이고, 상기 매서드에서의 명령 실행은 일정한 부하와 단순한 스택 작동을 포함한다. 가상 기억 장치 명령의 다음 50%는 대부분 실행되지만, 전체는 아니고, 하드웨어에서 약간의 펌웨어 보조를 필요로 하고; 이들은 어레이 명령과 작동에 기초한 스택을 포함한다. JAVA 가상 기억 장치 명령의 다음 10%는 하드웨어에서 실행되지만, 특별한 펌웨어 지지를 필요로 할 뿐만 아니라; 이들은 기능 리턴과 기능 호출을 포함한다. JAVA 가상 기억 장치 명령의 나머지 10%는 하드웨어에서 지지되지 않지만, 마이크로코드 및/또는 펌웨어 트랩에 의해 지지되고; 이들은 예외 조작자와 같은 기능을 포함한다. 여기서 펌웨어는 실행이 하드웨어 프로세서(100)의 작동을 제어할 때 ROM내에 마이크로코드가 저장되는 것을 의미한다.
한 실시예에서, 하드웨어 프로세서(100)는 I/O 버스와 메모리 인터페이스 유닛(110), 명령 캐시(125)를 포함하는 명령 캐시 유닛(120), 명령 디코드 유닛(130), 통일된 실행 유닛(140), 스택 캐시(155)를 포함하는 스택 관리 유닛(150), 데이터 캐시(165)를 포함하는 데이터 캐시 유닛(160), 프로그램 카운터 및 트랩 제어 논리(170)를 포함한다. 이들 각 유닛은 아래에 보다 상세히 설명된다.
또한, 도 1에 도시된 바와 같이, 각 유닛은 다양한 요소를 포함한다. 본 발명으로부터 혼돈을 피하고 명백히 하기 위해, 각 유닛 내의 요소들 사이의 관계는 도 1에 도시된다. 그러나, 다음 설명에 있어서, 당업자라면 유닛과 다양한 유닛 사이에서 각 요소 사이의 결합과 상호관계를 잘 이해할 수 있을 것이다.
파이프라인 단계는 패치, 디코드, 실행 및 라이트-백 단계를 포함하는 도 1에 도시된 유닛을 사용하여 실행된다. 바람직하다면, 메모리 액세스나 예외 해법을 위한 특별한 단계가 하드웨어 프로세서(100)에 제공되어진다.
도 3은 프로세서(100)의 실시예에서 명령의 실행을 위한 4 단계 파이프라인의 도면이다. 패치 단계(301)에서 가상 기억 장치 명령은 명령 버퍼(124)(도 1)에 위치하고 패치된다. 가상 기억 장치 명령은 (ⅰ)명령 캐시(125)로부터 고정된 크기의 캐시 라인이나 (ⅱ) 실행 유닛(140)내 마이크로코드 ROM(141)중 하나로부터 패치된다.
패치에 대해, 명령 테이블 스위치와 룩업스위치는 제외하고(부록 Ⅰ 참조),각 가상 기억 장치 명령은 1과 5 바이트 길이 사이에 있다. 그래서, 이것을 간단하게 유지하기 위해, 패치내에 주어지는 명령 모두를 보장하기 위해서는 적어도 40바이트가 필요하다.
대안 실시예는 조작부호로 시작되는 예를 들면 4 바이트와 같은 수의 선결된 바이트를 패치한다. 이는 JAVA 가상 기억 장치 명령(부록 Ⅰ 참조)의 95%를 위해 충분하다. 오퍼랜드의 3 바이트 이상 요구하는 명령을 위해, 4 바이트가 패치된다면 전단부의 다른 사이클은 허용된다. 상기 경우에, 명령 실행은 오퍼랜드의 전체 세트가 아직 이용가능하지 않더라도 제 1 오퍼랜드 패치로 시작되어질 수 있다.
디코드 단계(302)에서(도 3), 명령 버퍼(124)(도 1)의 전단의 가상 기억 장치 명령은 가능하다면 실행되는 명령 폴딩이고 디코드된다. 스택 캐시(155)는 단지 필요하다면 가상 기억 장치 명령에 액세스한다. 스택(400)(도 4)의 최상위로 포인터 OPTOP를 유지하는 레지스터 OPTOP는 디코드 단계(302)(도 3)에서 업데이트된다.
여기서 종래에는 레지스터의 값과 레지스터가 동일한 번호가 할당되었다. 더구나, 다음의 논의에서, 포인터를 저장하기 위한 레지스터의 사용은 한 실시예일 뿐이다. 본 발명의 특별한 실행에 따르면, 포인터는 당업자에게 알려진 다른 실시예, 소프트웨어 포인터, 소프트웨어 카운터, 하드웨어 카운터 및 하드웨어 레지스터를 사용하여 실행되어진다. 특별한 실행 선택은 본 발명에 중요치 않고, 전형적으로 교환을 실행하기 위한 가격에 근거하여 만들어진다.
실행 단계(303)에서, 가상 기억 장치 명령은 하나 이상의 사이클을 위해 실행된다. 일반적으로, 실행 단계(303)에서 정수 유닛(142)(도 1)의 ALU는 데이터 캐시 유닛(DCU)(160)으로부터 저장하거나 부하의 어드레스를 계산함으로써 사용되어진다. 만약 필요하다면 트랩은 순서가 정해지고 실행 단계(303)(도 3)의 실행 끝에 선택된다. 흐름 명령을 제어하기 위해, 분기 어드레스는, 종속된 분기 상의 상태뿐만 아니라 실행 단계(303)에서 계산된다.
캐시 단계(304)는 비 파이프라인된 단계이다. 데이터 캐시(165)(도 1)는 실행 단계(303)(도 3)중에 필요하다면 액세스한다. 단계(304)가 비 파이프라인인 이유는 하드웨어 프로세서(100)가 스택 기반 장치이기 때문이다. 그러므로, 부하 다음의 명령은 부하에 의해 리턴되는 값에 거의 따른다. 따라서, 상기 실시예에서 파이프라인은 데이터 캐시 액세스를 위해 하나의 사이클을 고정한다. 이는 파이프라인 단계와 바이패스와 특별 레지스터를 위한 파이프라인에 의해 채택된 다이 영역을 줄인다.
라이트-백 단계(305)는 파이프라인의 마지막 단계이다. 단계(305)에서 계산된 데이터는 스택 캐시(155)로 돌아와 작성된다.
상기 실시예의 하드웨어 프로세서(100)는 JAVA 가상 기억 장치 스택 기반 구조를 지지하는(부록 Ⅰ 참조) 스택(400)(도 4A)을 직접 실행한다. 스택(400)상의 64 엔트리는 스택 관리 유닛(150)내의 스택 캐시(155)상에 포함된다. 스택(400)내의 일부 엔트리는 스택 캐시(150)상에 복사될 수도 있다. 데이터상의 작동은 스택 캐시(155)를 통해 실행되어진다.
하드웨어 프로세서(100)의 스택(400)은 매서드에 대한 정보의 저장소로써 주로 사용된다. 시간에 따른 어떠한 위치에서 하드웨어 프로세서(100)는 단일 매서드를 실행한다. 각 매서드는 스택(400)상의 매서드 프레임과 같은 메모리 공간을 가지고, 실행 환경 구조와 오퍼랜드 스택, 일련의 로컬 변수를 위해 할당되어진다.
새로운 매서드 프레임, 즉 매서드 프레임 2(410)는 실행 단계(303)(도 3)내의 매서드 호출상에서 하드웨어 프로세서(100)에 의해 할당되고 현재 매서드의 프레임과 같은 현재 프레임이 된다. 다른 매서드 프레임 뿐만 아니라 현재 프레임(410)(도 4A)도 다음 6 엔트리중 일부를 포함할 수 있고, 다양한 매서드 연상 상황에 따른다.
1. 오브젝트 레퍼런스;
2. 인입선 인수;
3. 로컬 변수;
4. 호출자의 매서드 배경;
5. 오퍼랜드 스택; 및
6. 매서드로부터의 리턴 값.
도 4A에서, 오브젝트 레퍼런스, 인입선 인수 및 로컬 변수는 인수와 로컬 변수 영역(421)에서 포함된다. 호출자의 매서드 배경은 실행 환경(422)에서 포함되고, 때로는 프레임 상태라 일컬어지고, 매서드 호출 명령 다음으로 JAVA optop와 같은 가상 기억 장치 명령의 어드레스인 리턴 프로그램 카운터 값(431); 소집 매서드의 프레임의 위치인 리턴 프레임(432); 소집 매서드의 상수 풀 테이블로의 포인터인 리턴 상수 풀 포인터(433); 현재 매서드 벡터 테이블의 기반 어드레스인 현재 매서드 벡터(434); 및 현재 매서드 모니터의 어드레스인 현재 모니터 어드레스(435);를 차례로 포함한다.
오브젝트 레퍼런스는 매서드 호출을 위해 타겟이 된 오브젝트를 나타내는 오브젝트 저장에 대한 간접 포인터이다. JAVA 컴파일러 JAVAC(도 2 참조)은 호출 명령을 발생하기 전에 오퍼랜드 스택(423)상으로 상기 포인터를 누르기 위한 명령을 발생한다. 상기 오브젝트 레퍼런스는 매서드가 실행되는 동안 로컬 변수 제로로써 액세스 가능하다. 상기 간접 포인터는 스태틱 매서드 호출을 위해 정의되는 타겟 오브젝트가 없을 때 스태틱 매서드 호출을 위해 유효하지 않다.
인입선 인수의 목록은 소집 매서드로부터 호출된 매서드로 정보를 전송한다. 오브젝트 레퍼런스와 같이, 인입선 인수는 JAVA 컴파일러 발생 명령에 의해 스택(400)상으로 밀려지고, 로컬 변수로써 액세스될 수도 있다. JAVA 컴파일러 JAVAC(도 2 참조)는 현재 매서드(410)(도 4A)를 위한 인수 목록을 정적으로 발생하고, 하드웨어 프로세서(100)는 목록으로부터 인수의 수를 결정한다. 오브젝트 레퍼런스가 논스태틱 매서드 호출을 위한 프레임에 나타날 때, 제 1 인수는 로컬 변수의 하나로써 액세스 가능하다. 스태틱 매서드 호출에서, 제 1 인수는 로컬 변수 0이 된다.
64비트 인수에서, 일반적으로 64비트 엔티티뿐만 아니라, 64비트 엔티티중 상측 32비트, 즉 32 최상위 비트는 스택(400)의 상측에 위치된다, 즉 스택에 마지막으로 푸쉬된다. 예를 들어, 64비트 엔티티가 스택(400)의 최상위에 위치하는 경우, 64비트 엔티티의 상위 32비트부는 스택의 최상위에 있고, 64비트 엔티티의 하위 32비트부는 스택(400)의 최상위에 바로 인접한 저장 위치에 있다.
현재 매서드(410)를 위한 스택(400)(도 4a)의 로컬 변수 영역은 할당되는 임시 변수 저장 공간을 나타내고 매서드(410)를 실행하는 동안 유효하게 유지된다. JAVA 컴파일러 JAVAC(도 2)는 요구된 로컬 변수의 수를 통계적으로 결정하고, 하드웨어 프로세서(100)는 그에 따라 임시 변수 저장 공간을 할당한다.
매서드가 하드웨어 프로세서(100)에서 실행되는 경우, 로컬 변수는 일반적으로 스택 캐시(155)에 있게 되고, 포인터 VARS(도 1 및 도 4a)로부터의 오프셋으로서 어드레스되며, VARS는 로컬 변수의 위치를 제로로 포인트한다. 명령은 오퍼랜드 스택(423)으로 로컬 변수 값을 로드하기 위해 준비되고, 오퍼랜드 스택으로부터 로컬 변수 영역(421)으로 값을 저장한다.
실행 환경(422)내 정보는 호출자의 매서드 배경을 포함한다. 새로운 프레임이 현재 매서드를 위해 설계되는 경우, 하드웨어 프로세서(100)는 호출자 매서드 배경을 새로 할당된 프레임(410)으로 푸쉬하고, 그 뒤에 반환전에 호출자의 매서드 배경을 복구하기 위해 정보를 이용한다. 포인터 FRAME(도 1 및 도 4a)는 현재 매서드의 실행 환경으로의 포인터이다. 실시예에서, 레지스터 세트(144)(도 1)내 각각의 레지스터는 32비트 폭이다. 오퍼랜드 스택(423)은 현재 매서드내 가상 컴퓨터 명령의 실행을 지원하기 위해 할당된다. 프로그램 카운터 레지스터 PC(도 1)는 연산 코드와 같은 실행될 다음 명령의 어드레스를 포함한다. 오퍼랜드 스택(423)(도 4a)상의 위치는 명령 실행을 위한 소스 및 타겟 저장 위치 모두를 제공하는 가상 컴퓨터 명령의 오퍼랜드를 저장하기 위해 사용된다. 오퍼랜드 스택(423)의 크기는 JAVA 컴파일러 JAVAC(도 2)에 의해 통계적으로 결정되고, 하드웨어 프로세서(100)는 그에 따라 오퍼랜드 스택(423)을 위한 공간을 할당한다. 레지스터 OPTOP(도 1 및 도 4a)는 오퍼랜드 스택(423)의 최상위로의 포인터를 보유한다.
실행된 매서드는 그 실행 결과를 호출자의 스택 최상위로 반환할 수 있어서, 호출자는 오퍼랜드 스택 레퍼런스로 반환값을 액세스할 수 있다. 반환값은 오브젝트 레퍼런스 또는 인수가 매서드 실행전에 푸쉬되는 영역에 위치된다.
JAVA 가상 컴퓨터의 시뮬레이션 결과는 매서드 실행이 실행 시간의 주요부분(20-40%)을 소모한다는 것을 나타낸다. 가상 컴퓨터 명령의 실행을 진척시키기 위해 이러한 흥미있는 타겟을 제공하면, 매서드 실행을 위한 하드웨어 지원은 좀더 완벽하게 후술되는 바와 같이 하드웨어 프로세서(100)에 포함된다.
새롭게 실행된 매서드의 스택 프레임의 시작, 즉 호출자에 의해 통과된 오브젝트 레퍼런스 및 인수는 오브젝트 레퍼런스 및 입력 인수가 호출자의 스택의 최상위로부터 나오기 때문에 스택(400)에 이미 저장된다. 상기한 바와 같이, 스택(400)상에 이러한 아이템들에 이어서, 로컬 변수들이 로드되고, 실행 환경이 로드된다.
이러한 처리를 가속화하기 위한 한가지 매서드는 하드웨어 프로세서(100)가 배경에서 실행 환경을 로드하고, 간단한 1비트 스코어보딩과 같이 지금까지 로드된 것을 나타내는 것이다. 하드웨어 프로세서(100)는 스택(400)이 완전히 로드되지 않을지라도 가능한 한 빨리 호출된 매서드의 바이트코드를 실행하려고 시도한다. 만일 이미 로드된 변수로 액세스가 이뤄지면, 스택(400)의 로드와 실행의 폴딩이 이뤄지고, 그렇지 않으면 하드웨어 인터록이 발생하며 하드웨어 프로세서(100)는 실행 환경내 변수(들)가 로드되기를 기다리기만 한다.
도 4b는 매서드 실행을 가속화하기 위한 또다른 매서드를 설명하고 있다. 전체 매서드 프레임을 스택(400)에 저장하는 대신, 각각의 매서드 프레임의 실행 환경은 매서드 프레임의 오퍼랜드 스택 및 로컬 변수 영역으로부터 분리되어 저장된다. 따라서, 이 실시예에서, 스택(400B)은 로컬 변수 영역(421) 및 오퍼랜드 스택(423)만을 갖는 수정된 매서드 프레임(410B)과 같은 수정된 매서드 프레임을 포함한다. 매서드 프레임의 실행 환경(422)은 실행 환경 메모리(440)에 저장된다. 실행 환경 메모리(440)에 실행 환경을 저장하는 것은 스택 캐시(155)내 데이터의 양을 감소시킨다. 따라서, 스택 캐시(155)의 크기가 감소될 수 있다. 또한, 실행 환경 메모리(440) 및 스택 캐시(155)가 동시에 액세스될 수 있다. 따라서, 매서드 실행은 스택(400B)으로의 데이터의 로드 또는 저장과 동시에 실행 환경을 로드 또는 저장함으로써 가속화될 수 있다.
스택 관리 유닛(150)의 한 실시예에서, 실행 환경 메모리(440)의 메모리 구조 또한 스택이 된다. 수정된 매서드 프레임이 스택 캐시(155)를 통해 스택(400b)으로 푸쉬됨에 따라, 대응하는 실행 환경은 실행 환경 메모리(440)로 푸쉬된다. 예를 들어, 도 4b에 도시된 바와 같이, 수정된 매서드 프레임(0 내지 2)이 스택(400B)에 있기 때문에, 실행 환경(EE)(0 내지 2)은 각각 실행 환경 메모리 회로(440)에 저장된다.
매서드 실행을 좀더 향상시키기 위해, 실행 환경 캐시는 매서드 실행동안 실행 환경을 보존하고 검색하는 속도를 개선하기 위해 추가될 수 있다. 스택(400)을 캐시하기 위한 스택 캐시(155), 드리블 관리 유닛(151), 및 스택 제어 유닛(152) 에서 좀더 상세히 후술된 구조는 실행 환경 메모리(440)를 캐시하는데 적용될 수도 있다.
도 4c는 스택(400b) 및 실행 환경 메모리(440) 모두를 지원하도록 수정된 스택 관리 유닛(150)의 실시예를 설명하고 있다. 특히, 도 4c의 스택 관리 유닛(150)의 실시예에서는 실행 환경 스택 캐시(450), 실행 환경 드리블 관리 유닛(460), 및 실행 환경 스택 제어 유닛(470)을 추가한다. 일반적으로, 실행 드리블 관리 유닛(460)은 스필(spill) 연산 또는 충전 연산동안 실행 환경 캐시(450)와 실행 환경 메모리(440) 사이에 전체 실행 환경을 전송한다.
I/O 버스 및 메모리 인터페이스 유닛
I/O 버스 및 때때로 인터페이스 유닛(110)으로 불리는 메모리 인터페이스 유닛(110)(도 1)은 실시예에서 외부 메모리를 포함하고 선택적으로 하드웨어 프로세서(100)와 동일한 다이에 메모리 기억장치 및/또는 인터페이스를 포함할 수 있는 메모리 계층구조와 하드웨어 프로세서(100) 사이에 인터페이스를 구현한다. 이 실시예에서, I/O 제어기(111)는 외부 I/O 장치와 인터페이스하고, 메모리 제어기(112)는 외부 메모리와 인터페이스한다. 본 명세서에서, 외부 메모리는 하드웨어 프로세서(100) 외부에 있는 메모리를 의미한다. 그러나, 외부 메모리는 하드웨어 프로세서(100)와 동일한 다이상에 포함될 수 있거나, 하드웨어 프로세서(100)를 포함하는 다이의 외부에 있을 수 있거나, 또는 온 및 오프 다이 모두를 포함할 수 있다.
또다른 실시예에서, I/O 장치로의 요구는 하드웨어 프로세서(100)를 포함하는 전체 시스템의 어드레스 맵을 유지하는 메모리 제어기(112)를 통한다. 이 실시예의 메모리 버스에서, 하드웨어 프로세서(100)는 유일한 마스터이고, 메모리 버스를 사용하는 것을 중재할 필요가 없다.
그러므로, I/O 버스 및 메모리 인터페이스 유닛(110)과 인터페이스하는 입출력 버스의 대안은 PCI, PCMCIA, 또는 다른 표준 버스의 직접 지원을 제공하는 메모리 맵 설계를 지원하는 것을 포함한다. 빠른 그래픽(w/ VIS 또는 다른 기술)은 하드웨어 프로세서(100)를 갖는 다이상에 선택적으로 포함될 수 있다.
I/O 버스 및 메모리 인터페이스 유닛(110)은 외부 메모리로의 읽기 및 쓰기 요구를 생성한다. 특히, 인터페이스 유닛(110)은 명령 캐시 및 데이터 캐시 제어기(121,161)를 위한 인터페이스를 외부 메모리에 제공한다. 인터페이스 유닛(110)은 외부 메모리로 액세스하기 위해 명령 캐시 제어기(121) 및 데이터 캐시 제어기(161)로부터의 외부 요구를 위한 중재 논리를 포함하고, 요구에 응하여 메모리 버스상의 읽기 또는 쓰기 요구를 외부 메모리로 초기화한다. 데이터 캐시 제어기(121)로부터의 요구는 항상 명령 캐시 제어기(161)로부터의 요구에 관련하여 더 높은 우선순위로 처리된다.
인터페이스 유닛(110)은 요구하는 제어기가 데이터를 래치할 수 있도록 요구하는 명령 캐시 제어기(121) 또는 읽기 사이클상의 데이터 캐시 제어기(161)로 인지 신호를 제공한다. 쓰기 사이클에서, 인터페이스 유닛(110)으로부터의 인지 신호는 요구하는 명령 캐시 제어기(121) 또는 데이터 캐시 제어기(161)가 하나의 미결이 있는 경우 새로운 요구를 생성하지 않도록 흐름 제어를 위해 사용된다. 인터페이스 유닛(110)은 또한 메모리 버스상에서 외부 메모리로 생성된 에러를 처리한다.
명령 캐시 유닛
명령 캐시 유닛(ICU)(120)(도 1)은 명령 캐시(125)로부터 가상 컴퓨터 명령을 꺼내고, 명령 디코드 유닛(130)으로 명령을 제공한다. 이러한 실시예에서, 명령 캐시 적중인 경우, 한 사이클에서 명령 캐시 제어기(121)는 명령 캐시(125)로부터 좀더 상세히 후술되는 정수 실행 유닛(IEU)이 명령을 프로세스할 준비가 될 때까지 명령이 보유되는 명령 버퍼(124)로 명령을 전송한다. 이것은 하드웨어 프로세서(100)내 파이프라인(300)의 나머지를 패치 단계(301)로부터 분리시킨다. 만일 배치의 명령 버퍼 형태를 지원하는 복잡도를 초래하는 것이 바람직하지 않은 경우, 임의의 한 명령 레지스터는 대부분의 오브젝트에 충분하다. 그러나, 명령 패치, 캐시, 및 버퍼는 후술된 바와 같이 명령 폴딩(folding)을 지원하기 위해 충분한 명령 대역폭을 제공해야 한다.
하드웨어 프로세서(100)의 전단은 하드웨어 프로세서(100)의 나머지로부터 폭넓게 분리된다. 이상적으로, 사이클당 하나의 명령이 실행 파이프라인으로 배출된다.
명령은 명령 디코드 유닛(130)으로부터의 신호에 응하여 바이트 정렬기 회로(122)에 의해 임의의 8비트 경계에서 정렬된다. 따라서, 하드웨어 프로세서(100)의 전단은 어떠한 바이트 위치로부터 패치하는 것을 충분히 처리한다. 또한, 하드웨어 프로세서(100)는 캐시(125)의 다중 캐시 라인에 걸리는 명령의 문제를 처리한다. 이러한 경우, 연산 코드가 제 1 바이트이기 때문에, 디자인은 오퍼랜드를 위한 패치 잠재의 여분의 사이클을 묵인할 수 있다. 따라서, 바이트 코드의 패치와 실행간의 매우 간단한 연결 단절이 가능하다.
명령 캐시 실수의 경우, 명령 캐시 제어기(121)는 놓쳐진 명령을 위한 외부 메모리 요구를 I/O 버스 및 메모리 인터페이스 유닛(110)으로 생성한다. 만일 명령 버퍼(124)가 비어있거나 또는 거의 비어있으면, 명령 캐시 실수가 있는 경우, 명령 디코드 유닛(130)은 정지된다, 즉 파이프라인이 정지된다. 특히, 명령 캐시 제어기(121)는 파이프라인(300)을 정지할지 여부를 결정하기 위해 명령 버퍼 비어있음 신호에 따라 사용되는 캐시 실수때 정지 신호를 생성한다. 명령 캐시(125)는 자기 수정 코드를 조정하기 위해 무효화될 수 있는데, 예를 들어 명령 캐시 제어기(121)는 명령 캐시(125)내 특정 라인을 무효화할 수 있다.
따라서, 명령 캐시 제어기(121)는 패치될 다음 명령, 즉 액세스될 필요가 있는 명령 캐시(125)내 명령어를 결정하고, 명령 캐시(125)내 태그 RAM 및 데이터를 위한 어드레스, 데이터, 및 제어 신호를 생성한다. 캐시 적중의 경우, 4바이트의 데이터는 한 사이클에서 명령 캐시(125)로부터 패치되고, 최대 4바이트는 명령 버퍼(124)로 쓰여질 수 있다.
바이트 정렬기 회로(122)는 명령 캐시 RAM의 외부에 데이터를 정렬하고, 정렬된 데이터를 명령 버퍼(124)로 공급한다. 좀더 상세히 후술된 바와 같이, 명령 버퍼(124)내 앞의 두 개 바이트는 가상 컴퓨터 명령의 길이를 결정하기 위해 디코드된다. 좀더 상세히 후술된 바와 같이 명령 버퍼(124)는 대기행렬의 유효 명령을 탐지하고, 엔트리를 갱신한다.
명령 캐시 제어기(121)는 또한 데이터 경로를 제공하고, 명령 캐시 실수를 처리하기 위한 제어를 제공한다. 명령 캐시 실수의 경우, 명령 캐시 제어기(121)는 I/O 버스 및 메모리 인터페이스 유닛(110)으로 캐시 충전 요구를 생성한다.
외부 메모리로부터 데이터를 수신하는 경우, 명령 캐시 제어기(121)는 명령 캐시(125)로 데이터를 쓰고, 상기 데이터는 또한 명령 버퍼(124)로 우회된다. 데이터가 외부 메모리로부터 유효하게 되자마자, 그리고 캐시 충전 완료전에 데이터는 명령 버퍼(124)로 우회된다.
명령 캐시 제어기(121)는 명령 버퍼(124)가 가득 차거나 또는 분기 또는 트랩이 발생할 때까지 연속적인 데이터를 패치하기를 계속한다. 한 실시예에서, 명령 버퍼(124)는 만일 버퍼(124)내에 8바이트 이상의 유효 엔트리가 있는 경우 가득찬 것으로 간주된다. 따라서, 일반적으로 8바이트의 데이터는 명령 캐시 유닛(120)에 의해 인터페이스 유닛(110)으로 전송된 캐시 충전 요구에 응하여 외부 메모리로부터 명령 캐시(125)로 쓰여진다. 만일 명령 캐시 실수를 처리하는 동안 분기 또는 트랩이 발생하는 경우, 실수 프로세싱이 완료된 후에만 트랩 또는 분기가 실행된다.
명령 캐시 충전 트랜잭션 동안 에러가 발생되는 경우, 오류 표시가 생성되고 가상 컴퓨터 명령에 따라 명령 버퍼(124)에 저장된다, 즉 오류 비트가 설정되다. 라인은 명령 캐시(125)로 쓰여지지 않는다. 따라서, 잘못된 캐시 충전 트랜잭션은 오류 비트가 설정되는 것을 제외하고 캐시가능하지 않은 것처럼 동작한다. 명령이 디코드되는 경우, 트랩이 발생된다.
명령 캐시 제어기(121)는 또한 캐시 불가능 명령 읽기를 서비스한다. 레지스터 세트(144)내 프로세서 상태 레지스터의 ICE(instruction cache enable)비트는 로드가 캐시될 수 있는지 여부를 정의하기 위해 사용된다. 만일 ICE 비트가 클리어되면, 명령 캐시 유닛(120)은 모든 로드를 캐시 불가능한 로드로 취급한다. 명령 캐시 제어기(121)는 캐시 불가능한 명령을 위해 인터페이스 유닛(110)으로 캐시 불가능한 요구를 발생한다. 데이터가 캐시 불가능한 명령을 위해 캐시 충전 버스상에서 유효한 경우, 데이터는 명령 버퍼(124)로 우회되고, 명령 캐시(125)로 쓰여지지 않는다.
이 실시예에서, 명령 캐시(125)는 직접 사상되는, 8바이트 라인 크기 캐시이다. 명령 캐시(125)는 하나의 사이클 잠재를 갖는다. 캐시 크기는 K가 킬로를 의미할 때 0K, 1K, 2K, 4K, 8K, 및 16K 바이트로 구성가능하다. 디폴트 크기는 4K 바이트이다. 각각의 라인은 라인과 관련된 캐시 태그 엔트리를 갖는다. 각각의 캐시 태그는 20비트 어드레스 태그 필드 및 디폴트 4K 바이트 크기를 위한 1 유효비트를 포함한다.
한 실시예에서 12바이트 딥 FIFO(first-in, first-out) 버퍼인 명령 버퍼(124)는 성능 이유로 파이프라인(300)의 나머지로부터 패치 단계(301)(도 3)를 단절한다. 버퍼(124)(도 1)내 각각의 명령은 관련된 유효 비트 및 에러 비트를 갖는다. 유효 비트가 설정되는 경우, 그 유효 비트와 관련된 명령은 유효 명령이다. 에러 비트가 설정되는 경우, 그 에러 비트와 관련된 명령의 패치는 잘못된 트랙잭션이다. 명령 버퍼(124)는 명령 버퍼(124)까지 그리고 명령 버퍼로부터 데이터를 통과시키기 위해 신호를 생성하고, 명령 버퍼(124)내 유효 엔트리, 즉 유효 비트 세트를 갖는 엔트리를 기억하는 명령 버퍼 제어 회로(도시되지 않음)를 포함한다.
한 실시예에서, 4바이트는 주어진 사이클에서 명령 버퍼(124)로 수신될 수 있다. 최대 5바이트까지, 최대 2개 가상 컴퓨터 명령을 표시하는 것은 주어진 사이클에서 명령 버퍼(124)로 읽혀질 수 있다. 다중 바이트 가상 컴퓨터 명령의 폴딩 제공 및/또는 두 개 이상의 가상 컴퓨터 명령의 폴딩을 제공하는 대안적인 실시예는 더 높은 입출력 대역폭을 제공한다. 당업자는 정렬 논리, 순환 버퍼 디자인 등을 포함하는 다수의 적절한 명령 버퍼 디자인을 인식할 것이다. 분기 또는 트랩이 발생되는 경우, 명령 버퍼(124)내 모든 엔트리가 비어지고, 분기/트랩 데이터는 명령 버퍼(124)의 최상위로 이동한다.
도 1의 실시예에 통합된 실행 유닛(140)이 도시되어 있다. 그러나, 또다른 실시예에서, 명령 디코드 유닛(120), 정수 유닛(142) 및 스택 관리 유닛(150)은 단정도 정수 실행 유닛으로 간주되고, 부동소수점 실행 유닛(143)은 분리된 선택적 유닛이 된다. 다른 실시예에서, 실행 유닛내 여러 요소는 또다른 프로세서의 실행 유닛을 사용하여 구현될 수 있다. 일반적으로, 도 1의 여러 유닛내에 포함된 여러 요소는 한 실시예에서만 예시적이다. 각각의 유닛은 도시된 요소 모두 또는 일부로 구현될 수 있다. 다시, 비용 대 성능 균형에 종속하여 결정이 이뤄진다.
명령 디코드 유닛
전술한 바와 같이, 가상 컴퓨터 명령은 파이프라인(300)의 디코드 단계(302)(도 3)에서 디코드된다. 실시예에서, 두 개의 가상 컴퓨터 명령에 대응하는, 2 바이트는, 명령 버퍼(124)(도 1)로부터 인출된다. 두 개의 바이트는 병렬적으로 디코드되어 두 개의 바이트가 두 개의 가상 컴퓨터 명령 예를 들면 단일의 동등한 오퍼레이션 안으로 폴딩될수 있는 스택 명령의 제 1 로드 탑 및 제 2 애드 탑의 두 개의 스택 엔트리 명령에 대응하는지 결정한다. 폴딩은 두 개 또는 그이상의 가상 컴퓨터 명령에 대응하는 단일의 동등한 오퍼레이션의 공급에 관한 것이다.
실시예의 하드웨어 프로세서(100)의 실시예에 있어서, 단일-바이트 제 1 명령은 제 2 명령과 폴딩된다. 그러나, 다른 실시예는, 명령 디코더 복잡성 및 증가된 명령 대역폭에 의한 비용에도 불구하고, 두개 이상의 가상 컴퓨터 명령 예를 들면 두 개 내지 네 개의 가상 컴퓨터 명령 및 멀티-바이트 가상 컴퓨터 명령의 폴딩을 제공한다. 발명의 명칭이 "INSTRUCTION FOLDING FOR A STACK-BASED MACHINE"이고, 마크 트렘블레이 및 제임스 마이클 오'코너등이 발명자이며, 본 출원의 양수인에게 양도되고, 본 출원과 동일자로 출원되었으며, 여기서는 참고로 소개된 미국특허출원 제 08/×××,××× 호를 참조하라. 실시예 프로세서(100)의 실시예에 있어서, 제 1 가상 컴퓨터 명령에 대응하는 제 1 바이트가 멀티-바이트 명령이면, 제 1 및 제 2 명령은 폴딩되지 않는다.
선택적인 현재 오브젝트 로더 폴더(132)는, 전술한 발명의 명칭이 "INSTRUCTION FOLDING FOR A STACK-BASED MACHINE"이고, 마크 트렘블레이 및 제임스 마이클 오'코너등이 발명자이며, 본 출원의 양수인에게 양도되고, 본 출원과 동일자로 출원되었으며, 여기서는 참고로 소개된 미국특허출원 제 08/×××,××× 호에 보다 상세히 설명된 바와 같은 명령 폴딩, 그 모의 결과가 특히 빈번한 것으로 나타나서 최적화를 위한 바람직한 타겟이 되는 가상 컴퓨터 명령 시퀀스를 이용한다. 특히, 이 매서드는 전형적으로 대응되는 오브젝트의 레퍼런스 오브젝트의 오퍼랜드 스택상으로의 로드를 발동시키고 오브젝트로부터 필드를 인출한다.
퀵 변이는 가상 컴퓨터 명령 세트의 부분이 아니며(3장의 부록 I 참조), 자바(JAVA) 가상의 머신 실행 밖에서는 보이지 않는다. 그러나, 가상의 머신 실행내에서는, 퀵 변이는 효과적인 최적화로 판명되었다. (부록 I의 부록 A 참조; 이들은 본 명세서의 일부분임.) 논-퀵 투 퀵 트랜스레이터 캐시(131)에서 퀵 변이에 대한 다양한 명령을 갱신하기 위하여 기록을 유지하는 것은 퀵 가상 컴퓨터 명령에 대한 정상적인 가상 컴퓨터 명령을 변화시켜 퀵 변이로부터 얻어지는 큰 이점을 취하게 한다. 특히, 발명의 명칭이 "NON-QUICK INSTRUCTION ACCELERATOR AND METHOD OF IMPLEMENTING SAME"이고, 마크 트렘블레이 및 제임스 마이클 오'코너등이 발명자이며, 본 출원의 양수인에게 양도되고, 본 출원과 동일자로 출원되었으며, 여기서는 참고로 소개된 미국특허출원 제 08/×××,××× 호에 보다 상세히 설명된 바와같이, 명령의 실행 개시에 필요한 정보가 처음으로 집합되었을 때, 정보는 논-퀵 투 퀵 트랜스레이터 캐시(131)에서의 태그로서 프로그램 카운터 PC의 값에 따라 캐시에 저장되고 명령은 퀵-변이로 인식된다. 한 실시예에서, 이는 자가-수정 코드로 실행된다.
그와 같은 명령의 뒤이은 호출이 있게 되면, 명령 디코드 유닛(130)은 명령이 퀵-변이로 인식되었는지와 논-퀵 에서 퀵 트랜스레이터 캐시(131) 명령의 실행 개시에 필요한 정보를 단순히 검색했는지를 검지한다. 논-퀵 투 퀵 트랜스레이터 캐시는 하드웨어 프로세서(100)의 선택적인 부분이다.
분기와 관련하여, 퀵 분기 해상도의 매우 짧은 파이프는 대부분의 실행에 충분하다. 그러나, 예를 들면, 분기 예측기 회로(133)등의 적절한 단순한 분기 예측 매커니즘이 도입될 수 있다. 분기 예측기 회로(133)를 위한 실행은 오프코드에 기초한 분기, 오프셋에 기초한 분기, 또는 투-비트 카운터 매커니즘에 기인한 분기를 포함한다.
JAVA 가상 컴퓨터 명세는 명령을 invokenonvirtual로 규정하고, 오프코드(183)는 실행될 때 매서드를 가져온다. 오프코드의 뒤에는 인덱스 바이트 1 과 인덱스 바이트 2가 뒤따른다.(부록 I 참조) 오퍼랜드 스택(423)은 이 명령이 실행될 때 오브젝트에 대한 레퍼런스와 몇 개의 독립변수를 포함한다.
인덱스 바이트 1 및 2는 현재 클래스의 상수 풀내로의 인덱스를 생성한다. 그 인덱스에서의 상수 풀내의 항목은 완전한 매서드 기호 및 클래스를 나타낸다. 기호는 부록 I에 규정되었고 그 설명은 여기서 참고로 소개되었다.
각 매서드용의 매서드 기호, 짧은, 특이한 인식기는 지시된 클래스의 매서드 테이블내에서 향상된다. 향상의 결과는 매서드의 형태와 매서드용의 독립변수의 수를 나타내는 매서드의 블럭이다. 오브젝트 레퍼런스 및 독립변수는 이 매서드의 스택을 팝하고 새로운 매서드의 로컬 변수의 초기 값이 된다. 그 후 실행은 새로운 매서드의 제 1 명령과 함께 다시 시작한다. 실행되면, 명령 invokevirtual, 오프코드(182) 및 invokestatic, 오프코드(184)는 방금 설명한 바와 동일한 처리를 호출한다. 각 경우, 포인터는 매서드 블럭을 향상시키기 위해 사용된다.
하드웨어 프로세서(100)의 선택적 부분이기도 한 매서드 독립변수 캐시(134)는, 제 1 실시예에서 사용되어, 태그로서의 매서드 블럭에 대한 포인터를 따라, 매서드에 대한 제 1 호출 이후에 사용하기 위한 매서드의 매서드 블럭을 저장한다. 명령 디코드 유닛(130)은 인덱스 바이트 1 과 2를 사용하여 포인터를 생성하고 그 후 포인터를 사용하여 캐시(134)내에서 그 포인터를 위한 매서드 블럭을 검색한다. 이는 새롭게 가져온 매서드를 위한 스택 프레임의 구축을 보다 빠르게 이어서 일어나는 매서드의 배경내에서 한다. 다른 실시예는 캐시(134)로의 레퍼런스로서 프로그램 카운터 또는 매서드 인식기를 사용할 수 있다. 캐시 미스가 있는 경우, 명령은 정상 패션에서 실행되고 따라서 캐시(134)는 갱신된다. 어느 캐시 엔트리가 재기록되었는지 결정하기 위해 사용된 특정 처리는 본 발명의 특징 국면이 아니다. 예를 들면, 적어도 최근에 사용된 기준이 실행될 수 있다.
다른 실시예에 있어서, 매서드에 대한 제 1 호출 이후에 태그로서 매서드의 프로그램 카운터 PC 값에 따라 사용하기 위해, 매서드 블럭에 대한 포인터를 저장하기 위해 매서드 독립변수 캐시(134)가 사용된다. 명령 디코드 유닛(130)은 프로그램 카운터 PC 값을 사용하여 캐시(134)에 액세스한다. 프로그램 카운터 PC 값이 캐시(134)내의 하나의 태그와 같으면, 캐시(134)는 그 포인터와 함께 저장된 태그를 명령 디코드 유닛(130)에 공급한다. 명령 디코드 유닛(139)은 공급된 포인터를 사용하여 매서드용 매서드 블럭을 검색한다. 이들 두 실시예를 고려하면, 다른 실시예는 본 기술분야의 당업자에게 명확해질 것이다.
하드웨어 프로세서(100)의 선택적인 요소인 와이드 인덱스 진행기(136)는 명령 와이드를 위한 명령 폴딩의 특정 실시예이다. 와이드 인덱스 진행기(136)는 오프코드 인코딩을 바로 뒤이은 가상 컴퓨터 명령을 위한 인덱스 오퍼랜드의 연장으로 취급한다. 이 방식으로, 와이드 인덱스 진행기(136)는 명령 디코드 유닛(130)이 로컬 변수의 수가 명령 와이드를 위한 분리된 실행 사이클을 야기하지 않고 단일 바이트 인덱스와 어드레스 가능한 수를 초과할 때 로컬 변수 스토리지(421)로 인덱스들을 제공할 수 있게 한다.
명령 디코더(135)의 요소들, 특히 명령 폴딩, 논-퀵 투 퀵 트랜스레이터 캐시(131), 현재 오브젝트 로더 폴더(132), 분기 예측기(133), 매서드 독립변수 캐시(134), 및 와이드 인덱스 진행기(136)는 소프트웨어 인터프리터 또는 적시 컴파일러를 사용하는 실행에 있어서도 유용하며, 이는 이들 요소들은 소프트웨어 인터프리터 또는 적시 컴파일러의 동작을 가속하기 위해 사용될 수 있기 때문이다. 상기 실행에 있어서, 전형적으로 가상 컴퓨터 명령은 예를 들면 선 프로세서, DEC 프로세서, 인텔 프로세서, 또는 모토로라 프로세서중 어느 하나를 사용하는 인터프리터 또는 컴파일러를 실행시키는 프로세서를 위한 명령으로 변환되고, 예를 들면 요소들의 동작은 그 프로세서의 실행 유지를 위해 수정된다. 가상 컴퓨터 명령으로부터 다른 프로세서 명령으로의 변환은 ROM 내의 변환기 또는 단순한 소프트웨어 변환기에 의해 가능하다. 이중 명령 세트 프로세서의 부가적인 예를 위해, 발명의 명칭이 "PROCESSOR FOR EXECUTING INSTRUCTION SETS RECEIVED FROM A NETWORK OR FROM A LOCAL MEMORY"이고, 마크 트렘블레이 및 제임스 마이클 오'코너등이 발명자이며, 본 출원의 양수인에게 양도되고, 여기서는 참고로 소개된 미국특허출원 제 08/×××,××× 호를 참조하라.
상기한 바와 같이, 한 실시예에서 프로세서(100)는 프로세서(100)의 성능을 향상시키기 위해 명령 폴딩을 구현한다. 일반적으로, 본 발명에 따른 명령 폴딩은 예를 들어 하드웨어 프로세서 구현, 소프트웨어 인터프리터 구형, 적시 컴파일러 구현 등에서 포함하는 어떠한 스택 기반 가상 컴퓨터 구현에 사용될 수 있다. 따라서, 다른 스택 기반 가상 컴퓨터 구현에서 적절한 명령 중첩 확장은 본 명세서로부터 당업자에 의해 하드웨어 프로세서의 관점에서 명령 폴딩의 여러 실시예가 좀더 상세하게 설명될 것이다.
도 7은 본 발명의 원리에 따른 제 1 및 제 2 스택 명령의 폴딩 실행을 설명한다. 상기 실시예에서, 추가 명령을 위한 제 1 오퍼랜드는 스택(710)의 스택의 탑(TOS) 엔트리(711a)에 존재한다. 제 2 오퍼랜드는 스택(710)의 엔트리(712)내에 존재한다. 엔트리(712)는 물리적으로 스택의 탑 엔트리(711a)와 인접해있지 않고, 사실 스택(710)의 내부에 있다. 명령 스트림은 스택의 탑으로 제 2 오퍼랜드를 푸쉬하는 스택의 탑으로 로드하는 명령(부록 Ⅰ에서 명령 iload 설명 참조), 및 스택의 탑의 2개 엔트리에 존재하는 제 1 및 제 2 오퍼랜드상에서 작동하는 추가 명령(부록 Ⅰ의 명령 iadd 설명 참조)을 포함한다. 그러나, 명령 스트림의 실행을 가속화하기 위해, 스택의 탑으로 로드 및 추가 명령은 스택의 탑으로 로드 명령의 명시 순서적 실행 및 관련된 실행 사이클이 제거되므로써 하나의 연산으로 폴딩된다. 대신, 추가 명령에 대응하는 폴딩된 연산은 제 1 및 제 2 오퍼랜드에서 동작하고, 스택(710)의 TOS 엔트리(711a) 및 엔트리(712)에 존재한다. 폴딩된 연산의 결과는 TOS 엔트리(711b)에서 스택(710)으로 푸쉬된다. 따라서, 본 발명의 원리에 따른 폴딩은 동일한 명령 시퀀스를 실행하는 폴딩되지 않는 매서드와 비교하여 성능을 향상시킨다.
명령 폴딩없이, 추가 명령을 위한 제 1 오퍼랜드는 스택(610)(도 6 참조)의 TOS 엔트리(611a)에 존재한다. 제 2 오퍼랜드는 스택(610)의 엔트리(612)에 존재한다. 스택의 탑으로 로드 명령은 스택(610)의 탑으로 제 2 오퍼랜드를 푸쉬하고, 일반적으로 실행 사이클을 요구한다. 푸쉬는 TOS 엔트리(611b) 및 (TOS-1) 엔트리(613)에 존재하는 제 2 및 제 1 오퍼랜드에서발생된다. 그후, 또다른 실행 사이클에서, 추가 명령은 두 개의 탑 엔트리, 즉 스택 구조의 어의론에 따른 스택(610)의 TOS 엔트리(611b) 및 (TOS-1) 엔트리(613)에 적절하게 존재하는 제 1 및 제 2 오퍼랜드에서 작동한다. 추가 명령의 결과는 TOS 엔트리(611c)에서 스택(610)으로 푸쉬되고, 추가 명령이 완료된 후, 제 1 및 제 2 오퍼랜드 데이터가 스택(610)으로 푸쉬되지 않은 것처럼 된다. 상기한 바와 같이, 폴딩은 추가 명령을 완료하기 위해 요구되는 실행 사이클을 축소시키고, 명령 스트림의 실행 속도를 향상시킨다. 저장 명령을 포함하는 폴딩 및 다수의 명령을 포함하는 폴딩과 같은 좀더 복잡한 폴딩이 좀더 상세하게 후술되어 있다.
일반적으로, 명령 디코더 유닛(130)(도 1)은 명령의 스트림으로 명령을 검사한다. 명령 디코더 유닛(130)은 제 1 및 제 2 인접 명령을 함께 폴딩하고, 명령 디코더 유닛(130)이 제 1 및 제 2 명령이 구조적 또는 자원 종속성의 어느 것도 갖지 않는다는 것과 제 2 명령이 제 1 명령에 의해 제공된 데이터상에서 동작한다는 것을 검출하는 경우, 실행 유닛(140)에 의한 실행을 위해 하나의 동등한 연산을 제공한다. 하나의 연산의 실행은 실행 사이클이 제거되었다는 것을 제외하고 제 2 명령에 대응하는 연산의 실행에 따른 제 1 명령에 대응하는 연산의 실행에서와 동일한 결과를 얻는다.
상기한 바와 같이, JAVA 가상 컴퓨터는 스택 기반이고, 명령 세트, 레지스터 세트, 오퍼랜드 세트, 및 실행 환경을 지정한다. 본 발명이 JAVA 가상 컴퓨터와 관련하여 기술되어 있지만, 당업자들은 본 발명이 JAVA 가상 컴퓨터와 관련하여, 또는 그것을 구현하는 실시예에 제한되지 않고, 대신 가상적 및 물리적 모두의 다양한 스택 기기 환경을 위한 시스템, 조항, 매서드, 및 장치를 포함한다.
도 4A에 설명된 바와 같이, JAVA 가상 컴퓨터 설명에 따르면, 각각의 매서드는 오퍼랜드 스택 및 한 세트의 지역변수를 위해 할당된 기억장치를 갖는다. 유사하게, 도 8(도 4A도 참조)의 실시예에서, 스택(803)의 매서드 프레임(801) 및 매서드 프레임(802)과 같은 일련의 매서드 프레임 각각은 JAVA 프로그램의 실행 경로를 따라 발생된 각각의 매서드를 위한 오퍼랜스 스택 인스턴스, 지역변수 기억장치 인스턴스, 및 프레임 상태 정보 인스턴스를 포함한다. 새로운 프레임이 생성되고, 매서드가 발생되고 매서드가 실행을 완료한 후 소멸되는 각각의 시각에 현행인 것이 된다. 만일 그 매서드가 또다른 매서드를 발생시키는 경우 프레임은 현행인 것이 취소된다. 매서드 반환의 경우, 그 매서드 발생 결과를 통과하고, 만일 있다면 스택(803)을 통해 앞선 프레임으로 통과한다. 그러면 현재 프레임은 취소되고, 앞선 프레임이 현행인 것으로 된다. 좀더 상세히 후술되는 것과 같은 본 발명에 따른 폴딩은 프레임과 같은 매서드를 위한 메모리 공간을 할당 또는 정의하기 위해 사용된 특정한 프로세서에 종속적이지 않고, 일반적으로 임의의 스택 기반 구조에서 사용될 수 있다.
이러한 매서드 프레임의 시리즈는 레지스터/ 캐시/ 메모리 계층구조와 같은 것을 포함하는 다수의 적절한 메모리 계층구조중의 어떠한 형태로 구현될 수 있다. 그러나, 선택된 메모리 계층구조에 상관없이, 오퍼랜드 스택 인스턴스(812)(도 8)는 임의로 액세스가능한 기억장치(810)로 구현된다, 즉 적어도 오퍼랜드 스택 인스턴스(812)내 엔트리 일부는 스택의 탑 엔트리 또는 상위 부근 엔트리들만이 액세스될 수 있는 종래의 스택 구현과 비교하여 오퍼랜드 스택 인스턴스(812)의 상위부근 위치가 아닌 위치로부터 액세스될 수 있다. 상기한 바와 같이, 레지스터(OPTOP)는 현재 매서드와 관련된 오퍼랜드 스택 인스턴스(812)의 탑을 식별하는 포인터를 저장한다. 레지스터(OPTOP)에 저장된 값은 현재 매서드에 대응하는 오퍼랜드 스택 인스턴스의 탑 엔트리를 식별하기 위해 유지된다.
또한, 현재 매서드를 위한 지역변수는 임의로 액세스가능한 기억장치(810)에 표시된다. 레지스터(VARS)에 저장된 포인터는 현재 매서드와 관련된 지역변수 기억장치 인스턴스(813)의 시작 어드레스를 식별한다. 레지스터(VARS)내 값은 현재 매서드에 대응하는 지역변수 기억장치 인스턴스의 베이스어드레스를 식별하기 위해 유지된다.
오퍼랜드 스택 인스턴스(812)내 엔트리 및 지역변수 기억장치 인스턴스(813)는 각각 레지스터(OPTOP) 및 레지스터(VARS)에 표시된 값중의 하나를 색인하므로써 참조되고, 각각 도 1의 실시예에서 레지스터 세트(144)에 포함되며, 도 8의 실시예에서 포인터 레지스터(822)에 포함된다. 포인터 레지스터(822)는 JAVA 가상 컴퓨터를 구현하는 프로세서의 물리적 레지스터에 나타날 수 있거나, 또는 임의로 액세스가능한 기억장치(810)에 나타날 수 있다. 한 실시예에서, 공용으로 사용된 오프셋 OPTOP-1, OPTOP-2, VARS+1, VARS+2, 및 VARS+3은 각각 레지스터(OPTOP) 및 레지스터(VARS)내 값으로부터 얻어진다. 대신, 추가 오프셋이 포인터 레지스터(822)의 레지스터에 저장될 수 있다.
현재 매서드와 관련된 오퍼랜드 스택 인스턴스(812) 및 지역변수 기억장치 인스턴스(813)는 대개 오퍼랜드 스택의 워킹 세트 및 지역변수 기억장치 엔트리가 캐시되도록 갱신된 내용이 유지되는 스택 캐시(155)(도 1 참조)와 같은 플랫 64엔트리 캐시로 표시된다. 그러나, 현재 프레임의 크기에 종속적으로, 오퍼랜드 스택 인스턴스(812) 및 지역변수 기억장치 인스턴스(813)를 포함하는 현재 프레임이 전체적으로 또는 부분적으로 캐시에 나타나있다. 현재 프레임이 아닌 프레임을 위한 오퍼랜드 스택 및 지역변수 기억장치 엔트리는 만일 공간이 허용되는 경우 캐시에 표시될 수도 있다. 본 발명의 폴딩에 사용하기에 적당한 캐시의 적절한 표시가, 그 상세한 설명이 본 명세서에서 참조로 구체화되고, 본 명세서의 양도인에게 양도된, 대리인 목록 제SP2037호로 본 출원서와 동일한 날짜로 출원된 미국 특허출원 제 08/xxx,xxx, "METHODS AND APPARATI FOR STACK CACHING"(발명자 마크 트렘블레이 및 제임스 마이클 오코너), 및 그 상세한 설명이 본 명세서에서 참조로 구체화되고, 본 명세서의 양도인에게 양도된, 대리인 목록 제SP2038호로 본 출원서와 동일한 날짜로 출원된 미국 특허출원 제 08/xxx,xxx, "METHODS FRAME STORAGE USING MULTIPLE MEMORY CIRCUITS"(발명자 마크 트렘블레이 및 제임스 마이클 오코너)에 좀더 상세히 기술되어 있다. 그러나, 분리된 및/또는 캐시되지 않은 오퍼랜드 스택 및 지역변수 기억장치 영역을 포함하는 다른 표시도 적절하다.
그들의 관련된 오퍼랜드 스택 및 지역변수 기억장치 인스턴스 및 매서드 프레임에 추가로, 명령 iconst와 같은 JAVA 가상 컴퓨터 명령에 의해 지정된 상수와 같은 공용 상수를 위한 JAVA 가상 컴퓨터를 구현하는 프로세서의 어드레스 공간에 상수 영역(814)이 제공된다. 일부 경우에서, 오퍼랜드 소스는 상수 영역(814)에 인덱스로서 표현된다. 도 8의 실시예에서, 상수 영역(814)은 임의로 액세스가능한 기억장치(810)에 표현된다. 선택적으로, 상수 영역(814)의 엔트리는 또한 예를 들어 스택 캐쉬(155)내에 캐시될 수 있다.
스택 기반 구조로 오퍼랜드 스택 및 지역변수 기억장치를 유지하므로써 생성된 결과 및 파라미터를 전달하는 기회뿐만 아니라, 각각의 매서드에서 오퍼랜드 스택 및 지역변수 기억장치 인스턴스를 유지하는 이점을 당업자들이 인식할 것이지만, 명확성을 위해 본 명세서는 현재 매서드와 관련된 각각의 특정 인스턴스(오퍼랜드 스택 인스턴스(812) 및 지역변수 기억장치 인스턴스(813))에 중점을 둔다. 이하에서, 이러한 오퍼랜드 스택 및 지역변수 기억장치의 특정한 인스턴스는 오퍼랜드 스택(812) 및 지역변수 기억장치(813)와 같이 간단하게 언급된다. 설명의 목적으로 간단하게 표현하지만, 당업자들은 오퍼랜드 스택(812) 및 지역변수 기억장치(813)가 인스턴스를 합성 표현으로 결합하는 표현 및 각각의 매서드를 위한 분리된 인스턴스를 유지하는 표현을 포함하여, 현재 매서드와 관련된 오퍼랜드 스택 및 변수 기억장치의 어떠한 인스턴스를 언급한다는 것을 인식할 것이다.
JAVA 가상 컴퓨터 명령을 위한 오퍼랜드 소스 및 결과 타겟은 일반적으로 오퍼랜드 스택 인스턴스(812) 또는 지역변수 기억장치 인스턴스(813)의 엔트리를 식별한다, 즉 현재 매서드를 위한 오퍼랜드 스택 및 지역변수 기억장치의 엔트리를 식별한다. 예를 들어, 제한받지 않는 대표적인 JAVA 가상 컴퓨터 명령이 부록 Ⅰ에 포함된 3장의 JAVA 가상 컴퓨터 명세에 기술되어 있다.
JAVA 가상 컴퓨터 명령은 오퍼랜드의 소스 또는 오퍼랜드들과 결과 착신지 모두를 거의 명시적으로 지정한다. 대신, 소스 또는 착신지는 묵시적으로 오퍼랜드 스택(812)의 탑이 된다. 일부 JAVA 바이트코드는 소스 또는 착신지 어느 것도 명시적으로 지적하지 않는다. 예를 들어, 명령 iconst_0은 상수 정수 제로를 오퍼랜드 스택(812)으로 푸쉬한다. 상수 제로는 명령에 묵시적이지만, 명령은 실제로 제로 오퍼랜드의 소스로서, 상수 영역(814)과 같은 상수 풀로부터의 제로 값의 표현을 사용하는 특정한 JAVA 가상 컴퓨터 구현에 의해 구현될 수 있다. 이러한 방법으로 명령 iconst_0을 구현하는 JAVA 가상 컴퓨터 구현을 위한 명령 디코더는 소스 어드레스로서, 상수 제로가 표현되는 상수 영역(814)내 엔트리의 인덱스를 생성할 수 있다.
본 발명에 따른 폴딩의 다양한 실시예를 고려하기전에, 폴딩 프로세서없이 iadd 명령 및 arraylength 명령과 같은 JAVA 가상 컴퓨터 명령의 실행을 고려하는 것이 유익하다. JAVA 가상 컴퓨터 명령의 일반적인 실행과 관련된 연산이 이해된 후에, 본 발명의 장점이 좀더 명확해질 것이다. 또한, 이러한 이해는 본 발명을 JAVA 가상 컴퓨터 명령에 의존하지 않는 다른 스택 기반 구조로 확장하는데 있어 당업자를 도울 것이다.
이제 설명적인 현재 매서드와 관련된 오퍼랜드 스택 및 지역변수 기억장치 구조에 중점을 두고 도 9A 내지 도 9D를 참조하면, JAVA 가상 컴퓨터 정수 덧셈 명령, iadd는 오퍼랜드 스택(812)의 2개 탑 위치에 있는 오퍼랜드1 및 오퍼랜드2로 각각 언급되는 제 1 및 제 2 정수 오퍼랜드의 합을 생성한다. 명령 iadd 실행 시각에, 레지스터(OPTOP)내 포인터(OPTOP) 및 포인터(OPTOP-1)에 의해 2개 탑 위치가 식별된다. 명령 iadd의 실행 결과, 즉 제 1 및 제 2 정수 오퍼랜드의 합이 오퍼랜드 스택(812)으로 푸쉬된다.
도 9A는 한쌍의 JAVA 가상 컴퓨터 정수 로드 명령 iload의 실행전에, 값1 및 값2로 언급된 제 1 및 제 2 값을 포함하는 오퍼랜드 스택(812) 및 지역변수 기억장치(813)의 상태를 나타내고 있다. 도 9A에서, 포인터(OPTOP)는 값 AAC0h을 갖는다.
도 9B는 정수값을 지역변수 기억장치(813)로부터 오퍼랜드 스택(812)으로 로드하는 한쌍의 명령 iload을 실행한 후, 레지스터(VARS)내 포인터(VARS) 및 포인터(VARS+2)에 의해 식별된 위치로부터 위치(AAC4h)의 오퍼랜드1 및 위치(AAC8h)의 오퍼랜드2로서 오퍼랜드 스택(812)로 값1 및 값2를 푸쉬(즉, 카피)하고, 프로세스에서 포인터(OPTOP)를 값(AAC8h)으로 갱신하는 오퍼랜드 스택(812)을 나타내고 있다. 도 9C는 명령 iadd이 실행된 후의 오퍼랜드 스택(812)을 나타낸다. 명령 iadd의 실행은 오퍼랜드1 및 오퍼랜드2를 오퍼랜드 스택(812)으로부터 팝하고, 오퍼랜드1과 오퍼랜드2의 합을 계산하며, 오퍼랜드 스택(812)의 위치(AAC4h)로 합을 푸쉬한다. 명령 iadd의 실행후에, 포인터(OPTOP)는 값(AAC0h)을 갖고, 합을 저장하는 오퍼랜드 스택(812) 엔트리를 가리킨다.
도 9D는 명령 istore가 실행된 후의 오퍼랜드 스택(812)을 나타낸다. 명령 istore의 실행은 오퍼랜드 스택(812)에서 합을 팝하고, 포인터(VARS+2)에 의해 식별된 위치에서 지역변수 기억장치(813) 엔트리로 합을 저장한다.
오퍼랜드를 오퍼랜드 스택(812)으로 푸쉬하고 오퍼랜드 스택(812)의 탑에 존재하는 값으로 동작하는 다른 명령의 변형은 당업자에게 명백해질 것이다. 예를 들어, 긴 정수 값, 배정도 부동소수점 값등과 같은 다중 오퍼랜드 스택(812) 엔트리를 요구하는 데이터 타입 및 대안적인 연산을 위한 변형은 본 명세서에서 당업자에게 명백해질 것이다.
도 10A 내지 도 10C의 폴딩예는 로드 폴딩만이 설명되었지만, 도 9A 내지 도 9D를 참조로 설명된 내용과 유사하다. 배열 명령 arraylength의 JAVA 가상 컴퓨터 길이 실행은 그 객체 참조 포인터 objectref가 오퍼랜드 스택(812)의 탑에 있는 배열의 길이를 결정하고, 상기 길이를 오퍼랜드 스택(812)으로 푸쉬한다. 도 10A는 객체 참조를 지역변수 기억장치(813)로부터 오퍼랜드 스택(812)의 탑으로 로드하기 위해 사용되는 JAVA 가상 컴퓨터 참조 로드 명령 aload의 실행전의 오퍼랜드 스택(812) 및 지역변수 기억장치(813)의 상태를 나타낸다. 도 10A에서, 포인터(OPTOP)는 값(AAC0h)을 갖는다.
도 10B는 명령 aload의 실행이 객체 참조 포인터 objectref를 오퍼랜드 스택(812)의 탑으로 푸쉬, 즉 카피하고, 프로세스중에 포인터(OPTOP)를 AAC4h로 갱신한 후의 오퍼랜드 스택(812)을 나타낸다.
도 10C는 명령 arraylength이 실행된 후의 오퍼랜드 스택(812)을 나타낸다. 명령 arraylength의 실행은 오퍼랜드 스택(812)으로부터 객체 참조 포인터 objectref를 팝하고, 그것에 의해 참조된 배열의 길이를 계산하며, 그 길이를 오퍼랜드 스택(812)으로 푸쉬한다. 명령 arraylength의 적절한 구현은 실행 유닛(140)과 같은 실행 유닛으로 객체 참조 포인터 objectref를 공급할 수 있고, 그에 따라 객체 참조 포인터 objectref를 값의 길이로 다시 쓴다. 객체 참조 포인터 objectref가 오퍼랜드 스택(812)으로부터 팝되거나 또는 단순히 다시 쓰여지든지 여하간에, 명령 arraylength의 실행후에 포인터(OPTOP)는 값(AAC4h)을 갖고, 값 길이를 저장하는 오퍼랜드 스택(812)으로 포인트한다.
도 11은 도 9A 및 도 9B와 도 10A 및 도 10B에 설명된 것과 같이 로드하는 프로세서(1100)가 잇따른 명령 iadd, 또는 명령 arraylength의 실행과 같은 잇따른 명령의 실행으로 폴딩되는 것을 설명하고 있다. 이러한 방법으로, 명령 iadd을 위해 오퍼랜드1 및 오퍼랜드2를 로드하거나, 또는 명령 arraylength를 위해 포인터를 오퍼랜드 스택(812)의 탑으로 로드하는 것과 관련된 중간 실행 사이클이 제거될 수 있다. 결과적으로, 예를 들어 명령 iload, iload, iadd, 및 istore의 그룹, 또는 명령 aload 및 arraylength의 그룹과 같은 JAVA 가상 컴퓨터 명령의 그룹의 하나의 사이클 실행은 프로세서(1100)에 의해 제공된다. 하나의 프로세서(1100)의 실시예가 하드웨어 프로세서(100)로서 도 1에 나타나있다. 그러나, 하드웨어 프로세서(1100)는 다양한 하드웨어 프로세서(100)의 최적화를 포함하지 않는 다른 실시예를 포함한다. 또한, 후술된 폴딩 프로세스는 소프트웨어 인터프리터로 구현되거나, 또는 적시 컴파일러에 포함될 수 있다. 도 11의 프로세서(1100) 실시예에서, 도 9D에 설명된 것과 같은 기억장치는 도 9D에 설명된 것과 같은 앞선 명령의 실행 또는 바로 앞의 명령 iadd의 실행으로 폴딩된다.
명령 폴딩은 기반적으로 명령 디코더(1118)에 의해 제공된다. 명령 디코더(1118)는 명령 버퍼(1116)로부터 패치된 명령을 검색하고, 패치된 명령 시퀀스내 명령의 속성에 종속하여 하나의 폴딩된 연산으로서 명령 시퀀스를 구현하는 오퍼랜드 어드레싱 정보 및 디코드된 연산을 실행 유닛(1120)으로 공급한다. 명령 버퍼(1116)로부터의 명령 시퀀스가 확인하는 JAVA 가상 컴퓨터 명령 세트의 명령과 다르게, 명령 디코더(1118)에 의해 실행 유닛(1120)으로 공급된 디코드된 연산은 지역변수 기억장치(813), 오퍼랜드 스택(812), 및 상수 영역(814)의 엔트리로 표현된 오퍼랜드 값으로 작동한다.
도 11의 실시예에서, 유효한 오퍼랜드 소스는 포인터(OPTOP, OPTOP-1, OPTOP-2)에 의해 식별된 오퍼랜드 스택(812) 엔트리뿐만 아니라, 포인터(VARS, VARS+1, VARS+2, VARS+3)에 의해 식별된 지역변수 기억장치(813) 엔트리를 포함한다. 유사하게, 유효한 결과 타겟은 오퍼랜드(VARS, VARS+1, VARS+2, VARS+3)에 의해 식별된 지역변수 기억장치(813) 엔트리를 포함한다. 도 11에 따른 실시예는 오퍼랜드 스택(812) 및 지역변수 기억장치(813)내 다른 위치뿐만 아니라 유효 오퍼랜드 소스로서 상수 영역(814) 엔트리를 제공할 수 있다.
이제 도 11 내지 도 12를 참조하면, JAVA 가상 컴퓨터 명령의 시퀀스는 메모리로부터 패치되고 명령 버퍼(1116)로 로드된다. 개념적으로, 명령 버퍼(1116)은 JAVA 바이트코드를 위한 시프트 레지스터로서 조직화된다. 하나 또는 그 이상의 바이트코드는 각각의 사이클동안 명령 디코더(1118)에 의해 디코드되고, 연산은 명령 디코드 버스 instr_dec상의 디코드된 연산 및 명령 어드레스 버스 instr_addr상의 관련된 오퍼랜드 소스 및 결과 착신지 어드레싱 정보의 형태로 실행 유닛(1120)에 공급된다. 명령 디코더(1118)는 또한 명령 유효 신호 instr_valid를 실행 유닛(1120)에 제공한다. 주사되는 경우, 신호 instr_valid는 명령 디코드 버스 instr_dec상의 정보가 유효한 연산을 지정한다는 것을 나타낸다.
하나 또는 그 이상의 바이트코드는 디코드된 연산 및 오퍼랜드 어드레싱 정보의 실행 유닛(1120)으로의 공급에 대응하는 각각의 사이클에서 명령 버퍼(1116) 외부로 명령 디코드 유닛(1118)으로 시프트되고, 잇따른 디코드되지 않은 바이트코드는 명령 버퍼(1116)로 시프트된다. 일반적인 디코드 연산에서, 하나의 명령은 명령 버퍼(1116)의 외부로 시프트되고, 명령 디코드 유닛(1118)에 의해 디코드되며, 하나의 대응하는 연산은 각각의 명령 사이클동안 실행 유닛(1120)에 의해 실행된다.
대조적으로, 폴딩된 디코드 연산에서, 명령의 한 그룹과 같은 다중 명령은 명령 버퍼(1116) 외부로 명령 디코드 유닛(1118)으로 시프트된다. 다중 명령에 응하여, 명령 디코드 유닛(1118)은 각각의 명령 사이클동안 실행 유닛(1120)에 의해 차례로 실행되는 하나의 상응하는 폴딩된 연산을 생성한다.
도 9A 내지 도 9D를 참조로 상기된 명령 시퀀스를 도식적으로 참조하면, 명령 디코더(1118)는 4개 JAVA 가상 컴퓨터 명령과 관련된 바이트코드를 선택적으로 디코드한다:
1. iload 값1;
2. iload 값2;
3. iadd; 및
4. istore,
상기의 도 9A 내지 도 9D에 설명되었다. 이제, 상기한 바와 같이, 명령 iload 및 명령 istore은 모두 명령 디코더(1118)에 의해 명령 iadd에 대응하는 덧셈 연산으로 폴딩된다. 명령 디코더(1118)의 연산이 4개 명령의 폴딩가능한 시퀀스를 이용하여 설명되지만, 본 발명은 4개 명령에 제한받지 않는다는 것이 당업자에 의해 평가될 것이다. 2, 3, 4, 5 또는 그 이상의 명령의 폴딩가능한 시퀀스가 구상된다. 예를 들어, 명령 istore와 유사한 하나 이상의 명령 및 명령 iload와 유사한 둘 이상의 명령은 폴딩가능한 시퀀스에 포함될 수 있다.
명령 디코더(1118)는 버스 instr_dec를 통해 디코드된 연산 정보를, 그리고 버스 instr_addr를 통해 관련된 오퍼랜드 소스 및 결과 착신지 어드레싱 정보를 공급하여, 실행 유닛(1120)이 포인터(VARS)에 의해 식별된 지역변수 기억장치(813) 위치(0)와 포인터(VARS+2)에 의해 식별된 지역변수 기억장치(813) 위치(2)의 내용을 더하고, 결과를 포인터(VARS+2)에 의해 식별된 지역변수 기억장치(813) 위치(2)에 저장하도록 지정한다. 이러한 방법에서, 두 개 로드 명령은 명령 iadd에 대응하는 연산의 실행으로 폴딩된다. 도 9B에 설명된 중간 데이터 상태 및 두 개 명령 사이클이 제거된다. 또한, 명령 istore은 3개 전체에서 명령 iadd에 대응하고 또다른 명령 사이클을 제거하는 연산의 실행으로 폴딩되고, 중간 데이터 상태는 도 9C에 설명되어 있다. 여러 대안적인 실시예에서, 본 발명에 따른 명령 폴딩은 로드, 저장, 또는 로드 및 저장 모두를 제거할 수 있다.
도 13은 폴딩된, 그리고 폴딩되지 않은 바이트코드 디코딩을 제공하는 명령 디코더(1118)의 실시예를 설명하고 있다. 명령 디코더(1118)에서 폴딩되거나 폴딩되지 않은 연산 모드의 선택은 명령 버퍼(1116)로 패치된 특정한 시퀀스의 바이트코드를 기초로 하고, 계속해서 명령 디코더(1118)에 의해 액세스된다. 명령 디코더(1118)의 일반적인 디코드부(1302) 및 폴딩 디코드부(1304)는 각각 폴딩되지 않은 실행 및 폴딩된 실행을 위한 지원을 제공하기 위해 병렬로 구성된다.
도 13의 실시예에서, 폴딩 디코드부(1304)는 명령 버퍼(1116)로 패치된 바이트코드 시퀀스로 바이트코드의 실행을 폴딩하는 기회를 검출한다. 그러한 폴딩가능한 시퀀스의 검출은 일반적인 디코드부(1302)보다는 실행 유닛(1120)로의 제공을 위한 폴딩 디코드부(1304)의 출력의 선택을 트리거한다. 유리하게, 폴딩되거나 또는 폴딩되지않은 디코딩의 선택은 실행 유닛(1120)에 투명하고, 버스 instr_dec를 통해 연산 정보를, 그리고 버스 instr_addr를 통해 관련된 오퍼랜드 소스 및 결과 착신지 어드레싱 정보를 간단하게 수신하며, 상기 정보가 하나의 명령 또는 폴딩된 명령 시퀀스에 대응하는지 여부를 알 필요가 없다.
일반적인 디코드부(1302)는 각각의 명령 사이클동안 명령 버퍼(1116)로부터 하나의 바이트코드를 점검하도록 기능하고, 그에 응하여 다음과 같은 지시를 발생시킨다:
1. 일반적인 명령 디코드 신호 n_instr_dec : 정수 덧셈과 같은, 디코드된 명령에 대응하는 연산을 지정하고, 스위치(1306)의 입력 터미널의 제 1 세트에 제공됨;
2. 일반적인 어드레스 신호 n_adr : 명령 iadd에서의 제 1 오퍼랜드 어드레스=OPTOP, 제 2 오퍼랜드 어드레스=OPTOP-1, 및 착신지 어드레스=OPTOP-1과 같이, 디코드된 명령에서 소스 및 착신지 어드레스를 명시적으로 하며, 스위치(1310)의 제 1 버스 입력에 제공됨;
3. 포인터(OPTOP) 신호 n_delta_optop 에서의 넷 변경(예를 들어, 명령 iadd에서 넷 변경=-1) : 도 13의 실시예에서, 일반적인 어드레스 신호 n_adr의 성분으로 엔코드됨; 및
4. 명령 유효 신호 instr_valid : 일반적인 명령 디코드 신호 n_instr_dec이 유효한 연산을 지정하는가를 나타내고, 스위치(1308)의 제 1 입력 터미널에 제공됨.
좀더 상세히 후술되는 바와 같이, 일반적인 디코드부(802)와 대조적으로, 명령 디코더(618)의 폴딩 디코드부(804)는 명령 버퍼(616)로부터 바이트코드의 시퀀스를 점검하고, 이들 시퀀스(예를 들어, 지역변수(0)로부터의 iload 값1, 지역변수(2)로부터의 iload 값2, iadd 및 지역변수(2)로의 istore 합의 시퀀스)에 대응하는 연산이 명령 오퍼랜드 및/또는 결과의 불필요한 오퍼랜드 스택상의 임시적 저장을 제거하기 위해 함께 폴딩될 수 있는지 여부를 결정한다. 폴딩 디코드부(804)가 명령 버퍼(616)내 바이트코드의 시퀀스가 함께 폴딩될 수 있는가를 결정하는 경우, 폴딩 디코드부(804)는 다음과 같은 지시를 발생시킨다:
1. 폴딩된 명령 디코드 신호 f_instr_dec : 예를 들어, 폴딩된 명령 시퀀스에 대응하는 정수 덧셈과 같은 상등한 연산을 지정하고, 스위치(1306)의 입력 터미널의 제 2 세트에 제공됨;
2. 폴딩된 어드레스 신호 f_adr : 예를 들어 제 1 오퍼랜드 어드레스=VARS, 제 2 오퍼랜드 어드레스=VARS+2, 및 착신지 어드레스=VARS+2와 같이 상등한 연산에서의 소스 및 착신지 어드레스를 지정하고, 스위치(1310)의 제 2 버스 입력으로 제공됨;
3. 포인터(OPTOP) 신호 f_delta_optop 에서의 넷 변경(예를 들어, 상기 시퀀스에서 넷 변경=0) : 도 13의 실시예에서, 일반적인 어드레스 신호 n_adr의 성분으로 엔코드됨; 및
4. 폴딩된 명령 유효 신호 f_valid : 폴딩된 명령 디코드 신호 f_instr_dec이 유효한 연산을 지정하는지 여부를 나타내고, 스위치(1308)의 제 2 입력 터미널에 제공됨.
폴딩 디코드부(804)는 또한 명령 버퍼(1116)내 바이트코드의 시퀀스가 함께 폴딩될 수 있는지 여부를 나타내는 폴딩 라인 f/nf에서 신호를 생성한다. 폴딩 라인 f/nf상의 신호는 스위치(1306,1310,1308)의 제어 신호로 제공된다. 만일 명령 버퍼(1116)내 바이트코드의 시퀀스가 함께 폴딩될 수 있다면, 폴딩 라인 f/nf상의 신호는 스위치(1306,1310,1308)가 실행 유닛(1120)으로의 제공을 위한 각각의 제 2 입력, 즉 폴딩 디코드부(804)로부터의 폴딩된 명령 디코드 신호 f_instr_dec, 폴딩된 어드레스 신호 f_adr, 및 폴딩된 명령 유효 신호 f_valid 소스를 선택하도록 한다. 만일 명령 버퍼(1116)내 바이트코드의 시퀀스가 함께 폴딩될 수 없다면, 폴딩 라인 f/nf상의 신호는 스위치(1306,1310,1308)가 실행 유닛(1120)으로의 제공을 위한 각각의 제 1 입력, 즉 폴딩 디코드부(804)로부터의 일반적인 명령 디코드 신호 n_instr_dec, 일반적인 어드레스 신호 n_adr, 및 일반적인 명령 유효 신호 n_valid 소스를 선택하도록 한다.
본 발명에 따른 일부 실시예에서, 폴딩 디코드부(1304)의 연산은 명령 디코더(1118) 외부로부터 공급된 활성 억제 폴딩 신호 suppress_fold에 응하여 억제된다. 주사된 억제 폴딩 신호 suppress_fold(도 14 참조)에 응하여, 만일 명령 버퍼(1116)에 의해 표시된 특정한 바이트코드 시퀀스가 폴딩을 트리거하더라도, 폴딩 라인 f/nf상의 신호는 스위치(1306,1310,1308)의 각각의 제 1 입력에 선택적인 상태로 남게 된다. 예를 들어, 그러한 하나의 실시예에서, 억제 폴딩 신호 suppress_fold는 포인터(VARS)에 의해 식별된 지역변수 기억장치(813) 엔트리가 캐시되지 않은 경우, 즉 오퍼랜드 스택(812)내 엔트리가 스택 캐시(155)로부터 지역변수 기억장치(813)를 교체하는 경우, 주사된다. 본 명세서에서 설명된 실시예에 따르면, 스택 캐시 및 오퍼랜드 스택(812) 및 지역변수 기억장치(813)의 적어도 일부를 표현하는 캐시 제어 메카니즘은 만일 지역변수 기억장치(813) 또는 오퍼랜드 스택(812)의 폴딩 관련 엔트리가 스택 캐시(155)에 표현되지 않은 경우, 억제 폴딩 신호 suppress_fold를 유리하게 주사할 수 있다.
도 14는 명령 디코더(1118)의 폴딩 디코드부(1304)를 좀더 상세하게 설명하고 있다. 폴딩 결정부(1404)는 명령 버퍼(1116)내 바이트코드의 시퀀스를 선택적으로 점검한다. 만일 다음 바이트코드 및 하나 또는 그 이상의 잇따른 바이트코드가 폴딩가능한 연산 시퀀스를 표현하면(도 15에서 후술된 바와 같이), 폴딩 결정부(1404)는 상등한 폴딩된 연산을 지정하는 폴딩된 명령 디코드 신호 f_instr_dec 및 폴딩 라인 f/nf상의 폴딩 표시 신호를 공급한다. 폴딩된 명령 디코드 신호 f_instr_dec는 디코드된 명령 instr_dec와 같이 실행 유닛(1120)으로 공급된다. 실시예에서, 폴딩가능한 연산 시퀀스는 명령 디코더(1118)로부터 2, 3, 또는 4 바이트코드와 관련된 것들을 포함한다(오퍼랜드 스택(812)으로 오퍼랜드를 로드하는 최대 2바이트코드, 오퍼랜드를 팝하고, 오퍼랜드상에서 작동하며, 결과를 오퍼랜드 스택(812)으로 푸쉬하는 바이트코드, 및 오퍼랜드 스택(812)으로부터 결과를 팝하고, 결과를 저장하는 바이트코드). 폴딩된 명령 디코드 신호 f_instr_dec로 엔코드되는 상등한 폴딩된 연산은 폴딩된 실행 어드레싱 정보와 결합되는 경우 제거하는 연산을 지정하고, 오퍼랜드 스택(812)으로 로드, 및 그로부터 저장한다.
대안적인 실시예는 예를 들어 명령 iadd로 명령 iload를, 또는 명령 iadd 바로 앞으로 명령 istore와 같이 두 개 명령만 폴딩할 수 있다. 다른 대안적인 실시예는 명령 iadd으로 폴딩된 하나 또는 그 이상의 명령 iload과 같이 오퍼랜드 스택으로 오퍼랜드를 푸쉬하는 명령만, 또는 명령 iadd 바로 앞으로 명령 istore과 같이 오퍼랜드 스택으로부터 결과를 팝하는 명령만을 폴딩할 수 있다. 다른 대안적인 실시예는 특정한 가상 컴퓨터 명령 세트의 명령에 따라 오퍼랜드 스택으로 오퍼랜드를 푸쉬하는 더 많은 수의 명령 및/또는 오퍼랜드 스택으로부터 결과를 팝하는 더 많은 수의 명령을 폴딩할 수 있다. 그러한 대안적인 실시예에서, 명령 시퀀스의 실행 및 일반적인 디코딩을 통해 상기한 이점들이 얻어진다.
폴딩 결정부(1404)는 상등한 폴딩된 연산에서의 제 1 오퍼랜드 어드레스, 제 2 오퍼랜드 어드레스, 및 착신지 어드레스에 각각 선택적인 제 1 오퍼랜드 인덱스 신호 first_adr_ind, 제 2 오퍼랜드 인덱스 신호 second_adr_ind, 및 착신지 인덱스 신호 dest_adr_ind 성분을 포함하는 일련의 폴딩 어드레스 인덱스 복합신호 f_adr_ind를 생성한다. 폴딩 결정부(1404)는 상등한 폴딩된 연산을 위해 오퍼랜드 및 착신지 어드레스를 제공하는데 사용하기 위해 복합신호 f_adr_ind를 폴딩 어드레스 생성기(1402)에 제공한다. 폴딩 결정부(1404)는 각각 신호 instr_dec, instr_adr, 및 instr_valid와 같이 신호 f_instr_dec, f_adr, 및 f_valid를 제공하도록 스위치(1306,1310,1308)(도 13 참조)를 제어하기 위해 폴딩 라인 f/nf상에 폴딩 표시 신호를 주사한다. 그렇지 않으면, 각각의 신호는 일반적인 디코드부로부터 실행 유닛(1120)으로 제공된다.
이제 도 15의 플로우챠트를 참조로 폴딩 결정부(1404)의 연산을 설명한다. 시작(1501)에서, 폴딩 결정부(1404)는 명령 디코드 사이클을 시작하고, 인덱스(1502)를 초기화하는 프로세싱을 전달한다. 초기 인덱스(1502)에서, 명령 버퍼(1116)로의 명령 인덱스 instr_index는 명령 버퍼(1116)내 바이트코드 시퀀스의 다음 바이트코드를 식별하기 위해 초기화된다. 실시예에서, 다수의 다른 인덱싱 및 명령 버퍼 관리 설계 또한 적절하지만, 앞선 바이트코드가 이미 명령 버퍼(1116) 밖으로 이동했기 때문에, 명령 인덱스 instr_index는 1로 초기화되고, 다음 바이트코드는 명령 버퍼(1116)내 제 1 바이트코드가 된다. 완료되면, 초기 인덱스(1502)는 프로세싱을 제 1 명령 점검(1504)으로 전송한다.
제 1 명령 점검(1504)에서, 폴딩 결정부(1404)는 인덱스 instr_index에 의해 식별된 명령, 즉 제 1 바이트코드가 정수값, 부동소수점값, 참조값 등과 같은 값을 오퍼랜드 스택(812)으로 푸쉬하는 연산에 대응하는지 여부를 결정한다. JAVA 가상 컴퓨터 실시예를 도식적으로 참조하면, 제 1 명령 점검(1504)은 인덱스 instr_index에 의해 식별된 명령이 JAVA 가상 컴퓨터 명세서(부록 Ⅰ참조)에서 오퍼랜드 스택으로 제 1 데이터 아이템을 푸쉬하는 것으로 정의하는 것인지 여부를 결정한다. 그러하다면, 제 1 오퍼랜드 인덱스 신호 first_adr_ind는 (제 1 오퍼랜드 어드레스 세팅(1506)에서) 제 1 오퍼랜드 값의 소스를 식별하도록 주사된다. 실시예에서, 대안적인 실시예에서 예를 들어 상수 영역(814)내에 소스 어드레스를 포함하는 소스 어드레스의 더 큰, 더 작은 또는 다른 세트를 엔코드할 수 있지만, 제 1 오퍼랜드 인덱스 신호 first_adr_ind는 OPTOP, OPTOP-1, OPTOP-2, VARS, VARS+1, VARS+2, 및 VARS+3중의 하나에 선택적이다. 뒤에 오는 바이트코드에 종속하여, 제 1 바이트코드는 잇따른 연산 실행으로 폴딩될 수 있는 연산에 대응할 수 있다. 그러나 만일 제 1 바이트코드가 제 1 명령 점검(1504)의 경계에 접하지 않는 경우, 폴딩은 적절하지 않고, 폴딩 결정부(1404)는 일반적인 디코드부(1302)로부터의 표시가 디코딩을 제공하는 경우, 폴딩 라인 f/nf상의 비폴딩 표시 신호를 공급한다.
제 1 바이트코드가 제 1 명령 점검(1504)의 경계와 만난다고 가정하면, 인덱스 instr_index는 명령 버퍼(1116)내 다음 바이트코드로 포인트하기 위해 (증가(1508)에서) 증가된다. 그러면, 제 2 명령 점검(1510)에서, 폴딩 결정부(1404)는 인덱스 instr_index에 의해 식별된 명령, 즉 제 2 바이트코드가 정수값, 부동소수점값, 참조값 등과 같은 값을 오퍼랜드 스택(812)으로 푸쉬하는 연산에 대응하는지 여부를 결정한다. JAVA 가상 컴퓨터 실시예를 도식적으로 참조하면, 제 2 명령 점검(1510)은 인덱스 instr_index에 의해 식별된 명령이 JAVA 가상 컴퓨터 명세서(부록 Ⅰ참조)에서 오퍼랜드 스택으로 제 1 데이터 아이템을 푸쉬하는 것으로 정의하는 것인지 여부를 결정한다. 그러하다면, 제 2 오퍼랜드 인덱스 신호 second_adr_ind는 (제 2 오퍼랜드 어드레스 세팅(1512)에서) 제 2 오퍼랜드 값의 소스를 식별하도록 주사되고, 인덱스 instr_index는 명령 버퍼(1116)내 다음 바이트코드로 포인트하기 위해 (증가(1514)에서) 증가된다. 상기한 바와 같이, 제 2 오퍼랜드 인덱스 신호 second_adr_ind는 OPTOP, OPTOP-1, OPTOP-2, VARS, VARS+1, VARS+2, 및 VARS+3중의 하나에 선택적이지만, 대안적인 실시예도 적절하다. 폴딩 결정부(1404)는 명령 버퍼(1116)내 제 2 또는 제 3 바이트코드로 포인트하는 인덱스 instr_index로 제 3 명령 점검(1516)에서 계속된다.
제 3 명령 점검(1516)에서, 폴딩 결정부(1404)는 폴딩 결정부(1404)는 인덱스 instr_index에 의해 식별된 명령, 즉 제 2 또는 제 3 바이트코드가 정수값(들), 부동소수점값(들), 참조값(들) 등과 같은 오퍼랜드 스택(812)의 최상위 엔트리로부터의 오퍼랜드 값(들)에서 작동하고, 오퍼랜드 스택(812)으로부터 그러한 오퍼랜드 값을 효과적으로 팝하고 오퍼랜드 스택(812)으로 결과값을 효과적으로 푸쉬하는 연산에 대응하는지 여부를 결정한다. 오퍼랜드 값을 팝하는 것은 명시적이 되거나, 또는 오퍼랜드 스택(812)의 상위 엔트리로 결과값을 쓰고 오퍼랜드 스택(812)의 탑으로서 그 엔트리를 식별하기 위해 포인터(OPTOP)를 갱신하는 단순한 넷 효과가 될 수도 있다. JAVA 가상 컴퓨터 실시예를 도식적으로 참조하면, 제 3 명령 점검(1516)은 인덱스 instr_index에 의해 식별된 명령이 JAVA 가상 컴퓨터 명세서(부록 Ⅰ참조)에서 오퍼랜드 스택으로부터 제 1 데이터 아이템을 팝하고, 팝된 데이터 아이템(들)상에서 작동하며, 연산 결과를 오퍼랜드 스택으로 푸쉬하는 것으로 정의하는 것인지 여부를 결정한다. 그러하다면, 인덱스 instr_index는 명령 버퍼(1116)내 다음 바이트코드로 포인트하기 위해 (증가(1518)에서) 증가된다. 만일 그렇지 않다면, 폴딩은 적절하지 않고, 폴딩 결정부(1404)는 일반적인 디코드부(1302)가 디코딩을 제공하는 경우, 폴딩 라인 f/nf상의 비폴딩 표시 신호를 공급한다.
제 4 명령 점검(1520)에서, 폴딩 결정부(1404)는 인덱스 instr_index에 의해 식별된 명령, 즉 제 3 또는 제 4 바이트코드가 오퍼랜드 스택(812)으로부터 값을 팝하고 지역변수 기억장치(813)와 같은 데이터 기억장치에 상기 값을 저장하는 연산에 대응하는지 여부를 결정한다. JAVA 가상 컴퓨터 실시예를 도식적으로 참조하면, 제 4 명령 점검(1520)은 인덱스 instr_index에 의해 식별된 명령이 JAVA 가상 컴퓨터 명세서(부록 Ⅰ참조)에서 오퍼랜드 스택으로부터 결과 데이터 아이템을 팝하는 것으로 정의하는 것인지 여부를 결정한다. 그러하다면, 인덱스 신호 dest_adr_ind는 (착신지 어드레스 세팅(1522)에서) 상등한 폴딩된 연산의 결과값의 착신지를 식별하도록 주사되고, 그렇지 않으면, 만일 인덱스 instr_index에 의해 식별된 명령 버퍼(1116) 위치에서의 바이트코드가 제 4 명령 점검(1520)의 한계와 매치하지 않는 경우, 인덱스 신호 dest_adr_ind는 오퍼랜드 스택(812)의 탑을 식별하기 위해 (착신지 어드레스 세팅(1124)에서) 주사된다. JAVA 가상 컴퓨터 실시예를 도식적으로 참조하면, 인덱스 instr_index에 의해 식별된 명령이 제 4 명령 점검(1520)의 한계와 매치하지 않는 경우, 인덱스 신호 dest_adr_ind는 (착신지 어드레스 세팅(1124)에서) 포인터(OPTOP)를 식별하기 위해 주사된다. 오퍼랜드 스택(812)의 탑 또는 기억장치 연산 착신지가 선택되는지 여부에 관계없이, 폴딩된 명령 유효 신호 f_valid는 (유효 폴딩 주사(1126)에서) 주사되고, 라인 f/nf상의 폴딩 표시 신호는 실행 유닛(1120)으로의 공급을 위한 스위치(1306,1308,1310)의 폴딩 디코드 입력을 선택하기 위해 공급된다. 폴딩 결정부(1404)는 종료(1550)에서 명령 디코드 사이클을 종료한다.
간단하게 하기 위해, 명령 디코더(135)와 같은 하드웨어 프로세서(100)를 위한 명령 디코더는 2개 명령의 명령 시퀀스 및/또는 하나의 바이트코드 명령의 시퀀스로 폴딩 디코딩을 제한할 수 있다. 당업자는 명령 디코더(1118)의 폴딩 디코드부(1304)의 적절한 단순화를 인식할 것이다.
도 16은 공급된 인덱스에 기초한 대응하는 제 1 오퍼랜드, 제 2 오퍼랜드, 및 착신지 어드레스를 각각 공급하는 제 1 오퍼랜드 어드레스 발생기(1602), 제 2 오퍼랜드 어드레스 발생기(1604), 및 착신지 어드레스 발생기(1606)의 3개 성분 어드레스 발생기를 포함하는 폴딩 어드레스 발생기(1402) 및 포인터 레지스터(822)로부터의 포인터(VARS) 및 포인터(OPTOP) 값를 나타내고 있다. 실시예에서, 제 1 오퍼랜드 어드레스 발생기(1602), 제 2 오퍼랜드 어드레스 발생기(1604), 및 착신지 어드레스 발생기(1606)는 오퍼랜드 스택(812)의 서브세트 및 지역변수 기억장치(813) 엔트리에 대응하는 임의로 액세스가능한 기억장치(810)로 어드레스를 공급한다. 대안적인 실시예에서는 물리적 레지스터와 같은 RAM 이외의 기억장치에 선택적인 식별자를 공급할 수 있고, 특정한 JAVA 가상 컴퓨터 구현에서 오퍼랜드 스택 및 지역변수 기억장치의 강조를 제공한다.
제 1 오퍼랜드 어드레스 발생기(1602)는 폴딩 결정부(1404)로부터 제 1 오퍼랜드 인덱스 신호 first_adr_ind를 수신하고, 포인터 레지스터(822)로부터의 포인터(VARS) 및 포인터(OPTOP) 값을 이용하여 상등한 폴딩된 연산을 위한 제 1 오퍼랜드를 위해 제 1 오퍼랜드 어드레스 신호 first_op_adr를 생성한다. 제 2 오퍼랜드 어드레스 발생기(1604) 및 착신지 어드레스 발생기(1606)의 연산은 유사하다. 제 2 오퍼랜드 어드레스 발생기(1604)는 제 1 오퍼랜드 인덱스 신호 first_adr_ind를 수신하고, 상등한 폴딩된 연산을 위한 제 2 오퍼랜드를 위해 제 2 오퍼랜드 어드레스 신호 second_op_adr를 생성한다. 착신지 어드레스 발생기(1606)는 착신지 인덱스 신호 dest_ad_ind를 수신하고, 상등한 폴딩된 연산의 결과를 위해 착신지 어드레스 신호 dest_adr를 생성한다. 도 13, 14 및 16의 실시예에서, 제 1 오퍼랜드 어드레스 신호 first_op_adr, 제 2 오퍼랜드 어드레스 신호 second_op_adr, 및 착신지 어드레스 신호 dest_adr는 상등한 폴딩된 연산을 위한 제 1 오퍼랜드, 제 2 오퍼랜드, 및 착신지 어드레스와 같은 실행 유닛(1120)으로의 공급을 위한 폴딩 어드레스 신호 f_adr로서 스위치(1310)로 공동으로 공급된다.
도 17은 제 1 오퍼랜드 어드레스 발생기(1602)의 실시예를 설명하고 있다. 제 2 오퍼랜드 어드레스 발생기(1604) 및 착신지 어드레스 발생기(1606)는 유사하다. 도 17의 실시예에서, 제 1 오퍼랜드 어드레스 신호 first_op_adr는 지역변수 기억장치(813) 및 오퍼랜드 스택(812)내 위치 서브세트로부터 선택된다. 대안적인 실시예에서는 오퍼랜드 스택(812) 및 지역변수 기억장치(813)의 더 큰, 더 작은 또는 다른 서브세트, 또는 임의로 액세스가능한 기억장치(810) 내에서의 더 넓은 위치 범위로부터 오퍼랜드 및 착신지 어드레스를 생성할 수 있다. 예를 들어, 대안적인 실시예에서는 상수 영역(814)내 위치에 선택적인 어드레스를 발생시킬 수 있다. 도 17의 실시예의 적절한 변경이 당업자에게 명확해질 것이다. 제 1 오퍼랜드 어드레스 발생기(1602), 제 2 오퍼랜드 어드레스(1604), 및 착신치 어드레스 발생기(1606)는 위치 세트를 다르게 하는 것을 유리하게 정의할 수 있다. 예를 들어, 상수 영역(814)내 위치 및 오퍼랜드 스택(812)의 인테리어내 위치는 오퍼랜드 소스로서 유효한 반면, 일반적으로 적절한 결과 타겟은 아니다. 이러한 이유로, 착신지 어드레스 발생기(1606)의 실시예에 의해 제공된 위치 세트는 지역변수 기억장치(813) 엔트리 및 오퍼랜드 스택(812)의 최상위 엔트리에 제한되지만, 대안적인 세트도 가능하다.
도 17을 참조하면, 포인터(OPTOP)는 레지스터(1702)에 공급되고, 레지스터(1702)는 값을 래치하고, 래치된 값을 데이터 선택기(1750)의 제 1 입력으로 제공한다. 유사하게, 포인터(OPTOP)는 레지스터(1704,1706)로 공급되고, 상기 레지스터들은 각각 값-1 및 값-2를 래치하고, 래치된 값들을 데이터 선택기(1750)의 제 2 및 제 3 입력으로 제공한다. 이러한 방법으로, 값(OPTOP, OPTOP-1, OPTOP-2)에 의해 식별된 어드레스는 데이터 선택기(1750)에 의한 선택을 위해 유효하다. 유사하게, 포인터(VARS)는 데이터 선택기(1750)의 제 4, 5, 6, 및 7 입력으로의 제공을 위한 값(VARS, VARS+1, VARS+2, VARS+3)을 각각 래치하는 일련의 레지스터(1708, 1710, 1712, 1714)로 제공된다. 이러한 방법으로, 값(VARS, VARS+1, VARS+2, VARS+3)에 의해 식별된 어드레스는 데이터 선택기(1750)에 의한 선택을 위해 유효하다. 본 명세서에서 설명된 실시예에서, 오퍼랜드 스택(812)이 (포인터(OPTOP)에 의해 식별된) 그 탑으로부터 어드레스되기 때문에, 포인터(VARS)로부터의 오프셋 및 포인터(OPTOP)로의 오프셋은 음이 된다.
데이터 선택기(1750)는 그 입력에서 유효한 래치된 어드레스들중에서 선택한다. 제 1 오퍼랜드 어드레스 발생기(1602)의 도 17의 실시예에 따른 폴딩 결정부(1404)의 실시예에서, 값(VARS,VARS+1,VARS+2,VARS+3)에 의해 어드레스된 것들 이외의 지역변수 기억장치(813)내 로드 소스 어드레스는 폴딩이 가능하지 않은 것으로 처리되고, 일반적인 디코드부(1302)를 통해 디코드된다. 그러나, 지원된 로드 어드레스의 세트를 확장하는데 있어서의 적절한 수정이 당업자에게 명확해질 것이다. 제 2 오퍼랜드 어드레스 발생기(1604) 및 착신지 어드레스 발생기(1606)는 유사한 디자인중의 하나가 되지만, 착신지 어드레스 발생기(1606)는 상수 영역(814)으로 어드레스하기 위한 지원을 제공하지 않는다.
본 발명에 따른 실시예에서, 신호 RS1_D는 데이터 선택기(1750)의 제로번째 입력으로 공급된다. 이 실시예에서, 추가적인 디코드 논리(도시되지 않음)는 대안적인 명령 세트를 지원하기 위해 레지스터 식별자 정보를 직접적으로 제공하는 것을 허용한다. 그러한 대안적 명령 세트를 위한 추가 디코드 논리 지원에 대해서는 발명의 명칭이 "A PROCESSOR FOR EXECUTING INSTRUCTION SETS RECEIVED FROM A NETWORK OR FROM A LOCAL MEMORY"이고, 마크 트렘블레이 및 제임스 마이클 오'코너등이 발명자이며, 본 출원의 양수인에게 양도되고, 본 출원과 동일자로 출원되었으며, 여기서는 참고로 소개된 미국특허출원 제 08/×××,××× 호를 참조하라.
도 13을 다시 참조하면, 폴딩 디코드부(1304)의 폴딩 결정부(1404)는 폴딩가능한 바이트코드 시퀀스를 식별하고, 폴딩 결정부(1404)는 폴딩 표시 신호를 라인 f/nf에 주사하며, 폴딩된 명령 디코드 신호 f_instr_dec로서 상등한 폴딩된 연산을 공급하고, 폴딩가능한 바이트코드 시퀀스로부터의 로드 및 저장에 기초하여 제 1 오퍼랜드 어드레스 발생기(1602), 제 2 오퍼랜드 어드레스 발생기(1604), 및 착신지 어드레스 발생기(1606)에 의해 유지되는 래치된 어드레스로의 인덱스를 공급한다. 폴딩 디코드부(1304)는 폴딩된 어드레스 신호 f_adr로서 인덱스된 어드레스를 제공한다. 라인 f/nf상의 신호에 응하여, 스위치(1306,1310,1308)는 상등한 폴딩된 연산을 위한 디코드 정보를 실행 유닛(1120)으로 공급한다.
폴딩 디코드부(804)가 예시적인 4명령 폴딩가능한 시퀀스의 환경에서 기술되었지만, 그것에 제한되는 것은 아니다. 본 명세서의 기술을 기초로, 당업자는 추가적인 명령 또는 5 또는 그 이상의 명령 시퀀스와 같은 더 긴 폴딩가능한 명령 시퀀스의 폴딩을 지원하기 위한 적절한 확장을 인식할 것이다. 예에 의해, 그리고 그것에 제한받지 않고, 제 3 오퍼랜드 어드레스 신호와 같은 추가 오퍼랜드 어드레스 신호 및/또는 제 2 착신지 어드레스 신호와 같은 추가 착신지 어드레스 신호를 위한 지원이 제공될 수 있다.
정수 실행 유닛
다시 도 1을 참조하면, 정수 실행 유닛(IEU)은, 명령 디코드 유닛(130), 정수 유닛(142) 및 스택 관리 유닛(150)을 포함하고, 부동소수점 관련 명령을 제외한 모든 가상 컴퓨터 명령의 실행에 책임이 있다. 부동소수점 관련 명령은 부동소수점 유닛(143)에서 실행된다.
정수 실행 유닛(IEU)은 전방 종단에서 명령 캐시 유닛(120)과 상호작용하여 명령을 인출하고, 부동소수점 유닛(FPU)(143)과 상호작용하여 부동소수점 명령을 실행하고, 마지막으로 데이터 캐시 유닛(DCU)(160)과 상호작용하여 관련 명령을 로드하고 저장한다. 정수 실행 유닛(IEU)은 또한 정수 동작과 관련된 특정 가상 컴퓨터 명령을 실행시키기 위한 명령을 포함하는 마이크로코드 ROM(149)을 포함한다.
정수 실행 유닛(IEU)은 스택(400)의 캐시된 부분, 즉 스택 캐시(155)를 포함한다. 스택 캐시(155)는 오퍼랜드 스택과 오퍼랜드 스택(423) 및 로컬 변수 스토리지(421) 엔트리 등의 현재 매서드와 관련된 로컬 변수 엔트리를 위한 빠른 저장을 제공한다. 그럼에도 불구하고, 스택 캐시(155)는, 스택 캐시(155)내에 나타날 수 있는 오퍼랜드 스택 엔트리 및 로컬 변수 모두 모두 또는 모든 로컬 변수 엔트리 보다 적은 로컬 변수 엔트리 및 오퍼랜드 스택의 수에 따라, 현재 매서드와 관련된 로컬 변수 엔트리 및 모든 오퍼랜드 스택을 위한 충분한 기억영역을 제공할 수 있다. 마찬가지로, 부가 엔트리 예를 들면 매서드를 호출하기 위한 로컬 변수 엔트리 및 또는 오퍼랜드 스택은, 공간이 허용되면 스택 캐시(155)내에 나타날 수 있다.
스택 캐시(155)는, 한 실시예에서 레지스터 파일로서 물리적으로 실행되는 64 엔트리 32 비트 와이드 어레이이다. 스택 캐시(155)는 세 개의 판독 포트를 구비하며, 이들중 둘은 정수 실행 유닛(IEU)에 지정되고 하나는 드리블 관리 유닛(151)에 지정된다. 스택 캐시(155)는 또한 두 개의 기록 포트를 구비하며, 이들중 하나는 정수 실행 유닛(IEU)에 지정되고 나머지 하나는 드리블 관리 유닛(151)에 지정된다.
정수 유닛(142)은 스택 캐시(155)내에서 로컬 변수 등의 변수, 및 오퍼랜드 스택 값에 액세스하기 위해 사용되는 다양한 포인터를 유지한다. 정수 유닛(142)은 또한 스택 캐시 히트가 발생했는지 검지하기 위한 포인터를 유지한다. 실행시간 예외는 캐치되고 마이크로코드 ROM(149) 및 회로(170)내의 정보를 사용하여 실행되는 예외 조정기에 의해 처리된다.
정수 유닛(142)은 계산 동작을 지지하기 위한 32-비트 ALU를 포함한다. ALU에 의해 지지되는 동작은 더하기, 빼기, 시프트, 배타적 논리합, 비교, 초과, 미만 및 바이패스 등을 포함한다. ALU는 또한 분리된 비교기가 분기 명령의 출현을 결정하는 동안 조건적 분기의 어드레스를 결정하기 위해 사용된다.
파이프라인을 통해 깨끗하게 실행되는 가장 공통적인 명령 세트는 ALU 명령의 그룹이다. ALU 명령은 디코드 단계(302)내의 스택(400)의 최상위로부터 오퍼랜드를 판독하고 실행 단계(303)내의 ALU를 사용하여 결과를 계산한다. 그 결과는 라이트-백 단계(305)에서 스택(400)에 재 기록된다. 연속되는 ALU 동작이 스택 캐시(155)에 액세스중이면 필요하게 되는 바이패스의 두 가지 수준이 있다.
본 실시예에 있어서 스택 캐시 포트는 32-비트 와이드 이기 때문에, 배정도 및 긴 데이터 동작은 두 개의 사이클을 갖는다. 시프터는 또한 ALU의 부분으로 나타난다. 오퍼랜드가 디코드 단계(302)의 명령을 위해 불가능하거나, 또는 실행 단계(303)의 시작에서 최대이면, 인터록은 실행단계(303) 이전에 파이프라인 단계를 홀드한다.
정수 실행 유닛 IEU의 명령 캐시 유닛 인터페이스는, 명령 캐시 유닛(120)이 명령을 유효 비트를 따라 고정된 필드내의 정수 디코드 유닛(130)으로 운반하는 유효/수용 인터페이스이다. 명령 디코더(135)는 얼마나 많은 바이트 정렬기 회로(122)가 시프트할 필요가 있는지, 또는 얼마나 많은 바이트 명령 디코드 유닛(130)이 디코드 단계(302)에서 소비할 수 있는지 시그널링함으로써 응답한다. 명령 캐시 유닛 인터페이스는 또한 명령 캐시 유닛(120)에 분기 오-예측 조건을 알리고, 실행 단계(303)내의 분기 어드레스를 알린다. 트랩은, 취해질 때, 또한 명령 캐시 유닛(120)에 지정된다. 명령 캐시 유닛(120)은 어느 유효 비트도 명령 디코드 유닛(130)에 참가시키지 않음으로써 명령 캐시 유닛(120)을 홀드할수 있다. 명령 디코드 유닛(130)은 시프트 신호를 바이트 정렬기 회로(122)에 참가시키지 않음으로써 명령 캐시 유닛(12)을 홀드할 수 있다.
정수 실행 유닛 IEU의 데이터 캐시 인터페이스는 유효-수용 인터페이스이고, 여기서 정수 유닛(142)은 실행단계(303)에서 그 특성 예를 들면 논-캐시, 특별 저장등에 따라 로드 또는 저장 동작을 데이터 캐시 유닛(160)내의 데이터 캐시 제어기(161)에 신호한다. 데이터 캐시 유닛(160)은 데이터를 로드로 복귀시킬 수 있고, 제어 정수 유닛(142)은 데이터 제어 유닛 홀드 신호를 사용한다. 데이터 캐시 히트 이면, 데이터 캐시 유닛(160)은 요구된 데이터를 복귀시키고, 그 후 파이프라인을 해제한다.
저장 동작이면, 정수 유닛(142)은 또한 데이터를 실행 단계(303)의 어드레스에 따라 공급한다. 데이터 캐시 유닛(165)은 데이터 캐시 유닛(165)이 사용중, 예를 들면 라인 충전 등이면, 캐시 단계(304)의 파이프라인을 홀드할 수 있다.
부동소수점 동작은 특별히 정수 실행 유닛 IEU에 의해 처리된다. 명령 디코더(135)는 인출하고 부동소수점 유닛(143) 관련 명령을 디코드한다. 명령 디코더(135)는 실행을 위한 부동소수점 동작 오퍼랜드를 디코드 단계(302)의 부동소수점 유닛(142)으로 보낸다. 부동소수점 유닛(143)이 부동소수점 동작을 실행하면서 비지한 동안, 정수 유닛(142)은 파이프라인을 정지하고 부동소수점 유닛(143)이 정수 유닛(142)에 결과가 가능하다고 신호할 때까지 대기한다.
부동소수점 유닛(143)으로부터의 부동소수점 준비 신호는 부동소수점 동작의 실행 단계(303)가 종료되었음을 나타낸다. 부동소수점 준비 신호에 응답하여, 결과는 정수 유닛(142)에 의해 스택 캐시(155)내로 다시 기록된다. 부동소수점 로드 및 저장은 전적으로 정수 실행 유닛 IEU에 의해 취급되며, 이는 부동소수점 유닛(143) 및 정수 유닛(142) 모두를 위한 오퍼랜드가 스택 캐시(155)내에서 발견되기 때문이다.
스택 관리 유닛
스택 관리 유닛(150)은 정보를 저장하고, 오퍼랜드를 실행 유닛(140)에 제공한다. 스택 관리 유닛(150)은 또한 스택 캐시(155)의 오버플로우 및 언더플로우를 관리한다.
한 실시예에 있어서, 스택 관리 유닛(150)은 전술한 바와 같이 한 실시예에서 세 개의 판독 포트, 두 개의 기록 포트 레지스터 파일인 스택 캐시(155); 두 개의 판독 포트 및 실행 유닛(140)의 오퍼랜드를 검색하고 라이트-백 레지스터 또는 데이터 캐시(156)로부터 스택 캐시(155)로 저장하기 위해 사용되는 하나의 기록 포트를 위해 필요한 제어 신호를 제공하는 스택 제어 유닛(152); 및 오버플로우 또는 언더플로우가 스택 캐시(155)내에 있을 때마다 스택 캐시(155) 내외의 데이터를 메모리로 드리블하는 드리블 관리자(151)를 포함한다. 도 1에 도시된 실시예에 있어서, 메모리는 체이터 캐시(165) 및 메모리 인터페이스 유닛(110)에 의해 인터페이스된 메모리 기억영역을 포함한다. 일반적으로, 메모리는 캐시, 어드레스 가능 판독/기록 메모리 스토리지, 이차 스토리지 등을 포함하는 적절한 메모리 하이어러키를 포함한다. 드리블 관리자(151)는 또한 백그라운드 드리블링 오브젝트을 위해서만 사용되는 스택 캐시(155)의 하나의 기록 포트 및 하나의 판독 포트를 위해 필요한 제어 신호를 제공한다.
한 실시예에 있어서, 스택 캐시(155)는 오버플로우 또는 오버라이트를 피하기 위해 예측 가능한 방식으로 성장 또는 축소하도록 보증하는 순환 버퍼로서 기능한다. 데이터 캐시(165)로부터 및 데이터 캐시로의 값의 저장 및 재저장은, 한 실시예에 있어서, 고/저 양수표를 사용하는 드리블 관리자(151)에 의해 제어된다.
스택 관리 유닛(150)은 주어진 사이클내에서 두 개의 32-비트 오퍼랜드가 잇는 실행 유닛(140)을 제공한다. 스택 관리 유닛(150)은 단일 32-비트 결과를 주어진 사이클에 저장할 수 있다.
드리블 관리자(151)는 데이터 캐시(165)로부터의 및 데이터 캐시로의 스택 캐시(155)내외의 데이터를 드리블링함으로써 스택 캐시(155)의 충전 및 스필을 다룬다. 드리블 관리자(151)는 스택 오버플로우 또는 언더플로우 조건이 검지될 때 파이프라인을 지연 시키기 위한 지연 신호를 생성한다. 드리블 관리자(151)는 또한 데이터 캐시 유닛(160)으로 보내진 요청의 트랙을 유지한다. 데이터 캐시 유닛(160)으로의 단일 요청은 32-비트 연속 로드 또는 저장 요청이다.
스택 캐시(155)의 하드웨어 구조는, 롱 오퍼랜드(배정도 정수 및 배정도 부동소수점 수)를 제외하고, 오프코드를 위한 내재하는 오퍼랜드 인출은 오프코드 실행에 대한 지연에 더하지 않는다. 오퍼랜드 스택(423)(도 4A)내의 엔트리수 및 스택 캐시(155)내에 유지되는 로컬 변수 스토리지(422)는 하드웨어/성능 균형을 나타낸다. 적어도 몇 개의 오퍼랜드 스택(423) 및 로컬 변수 스토리지(422) 엔트리가 좋은 성능을 얻기 위해 필요하다. 도 1에 도시된 실시예에 있어서, 적어도 오퍼랜드 스택(423)의 최상위 세 개의 엔트리 및 첫 번째 4개 로컬 변수 스토리지(422) 엔트리가 바람직하게 스택 캐시(155)내에 나타난다.
스택 캐시(155)(도 1)에 의해 제공되는 하나의 주요 기능은 여분의 사이클 없이 항상 최상위 두 개의 레지스터로의 액세스가 가능한 레지스터 파일을 에뮬레이트하는 것이다. 작은 하드웨어 스택은, 백그라운드내의 메모리로/로부터의 값을 로드/저장하기 위한 적당한 정보가 제공되면 충분하며, 따라서 유입되는 가상의 머신 명령을 위한 스택 캐시(155)를 준비한다.
위에서 설명한 바와 같이, 스택(400)상의 모든 아이템은 (크기에 관계없이) 32-비트 워드로 위치된다. 이는 많은 작은 데이터 아이템이 사용될 때 스페이스를 낭비하는 경향이 있지만, 이는 상대적으로 간단히 하고 먹싱 또는 태깅으로부터 자유롭게 한다. 따라서 스택(400)내의 엔트리는 값을 나타내고 바이트의 수를 나타내지 않는다. 배정도 정수 및 배정도 부동소수점 수는 두 개의 엔트리를 필요로 한다. 판독 및 기록 포트의 수를 적게 하기 위해, 두 개의 배정도 정수를 판독하기 위한 2 사이클 또는 두 개의 배정도 부동소수점 수가 필요하다.
드리블 관리자(151)에 의해 스택 캐시(155)로부터 메모리로 오퍼랜드 스택을 스필링 및 충전하기 위한 매커니즘은 다른 몇 가지 형태에서 하나를 취할 수 있다. 어느 시간에 하나의 레지스터는 충전될 수 있거나 스필될 수 있고, 또는 몇 가지 레지스터의 블럭은 단번에 충전되거나 스필될 수 있다. 단순한 스코어보드 매서드가 스택 관리를 위해 적절하다. 그 가장 단순한 형태에 있어서, 단일 비트는 스택 캐시(155)내의 레지스터가 현재 타당한지 나타낸다. 또한, 스택 캐시(155)의 몇몇 실시예는 레지스터의 데이터 내용이 스택(400)에 저장되었는지 즉, 레지스터가 더티한지 나타내기 위해 단일 비트를 사용한다. 한 실시예에 있어서, 고 양수표/저 양수표 발견적 교수법은 언제 엔트리가 스택(400)에 저장되고 스택(400)으로부터 회복되는지 결정한다(도 4A).
이와 다르게, 스택의 최상위가 고정된 또는 다르게 엔트리의 프로그램 가능한 수에 의해 스택 캐시(155)의 하위에 액세스할 때, 하드웨어는 레지스터의 스택(400)으로부터 스택 캐시(155)로의 로딩을 시작한다. 스택 관리 유닛(150) 및 드리블 관리 유닛(151)의 상세한 실시예는 이하 및 발명의 명칭이 "METHOD FRAME STORAGE USING MULTIPLE MEMORY CIRCUITS"이고, 마크 트렘블레이 및 제임스 마이클 오'코너등이 발명자이며, 본 출원의 양수인에게 양도되고, 본 출원과 동일자로 출원되었으며, 여기서는 참고로 소개된 미국특허출원 제 08/×××,××× 호에 설명되었다.
한 실시예에 있어서, 스택 관리 유닛(150)은 또한 선택적인 로컬 변수 룩-어사이드 캐시(153)를 포함한다. 캐시(153)는 매서드의 로컬 변수 및 오퍼랜드 스택(423) 모두 스택 캐시(155)상에 위치하지 않는 적용에 있어서 가장 중요하다. 이 경우에, 캐시(153)가 하드웨어 프로세서(100)내에 포함되지 않을 때, 로컬 변수가 액세스될 때 스택 캐시(155)에 미스가 있고, 실행 유닛(140)은 데이터 캐시 유닛(160)에 액세스하고, 이는 결국 실행을 느리게 한다. 반대로, 캐시(153)가 있으면, 로컬 변수는 캐시(153)로부터 검색되고 실행에 지연이 없다.
로컬 변수 룩-어사이드 캐시(153)의 한 실시예가 도 4D에 스택(400)상의 매서드 0 에서 2를 위해 도시되었다. 매서드 0을 위한 로컬 변수 제로에서 M, 여기서 M은 정수, 이 캐시(153)의 플레인(421A_0)에 저장되고 플레인(421A_0)은 매서드 수(402)가 제로일 때 액세스된다. 매서드 1을 위한 로컬 변수 제로에서 N(여기서 N은 정수)은 캐시(153)의 플레인(421A_1)에 저장되고 플레인(421A_1)은 매서드 수(402)가 1일 때 액세스된다. 매서드 1을 위한 로컬 변수 제로에서 P, 여기서 P는 정수, 는 캐시(153)의 플레인(421A_2)에 저장되고 플레인(421A_2)은 매서드 수(402)가 2일 때 액세스된다. 캐시(153)의 다양한 플레인은 크기가 다를 수 있음에 주의해야 하지만, 전형적으로 각 캐시의 플레인은 실험적으로 결정된 고정된 크기를 갖는다.
새로운 매서드가 실시될 때, 예를 들면 매서드 2가 실시될 때, 캐시(153)내의 새로운 플레인(421A_2)이 그 매서드를 위한 로컬 변수로 로드되고, 한 실시예에서 카운터인 매서드 수 레지스터(402)는 변화 예를 들면 증가되어 새로운 매서드의 로컬 변수를 포함하는 캐시(153)의 플레인을 지시한다. 로컬 변수는 캐시(153)의 내에서 정렬되어 캐시(153)는 효과적으로 직접 사상 캐시임을 알아야한다. 따라서, 로컬 변수가 현재의 매서드를 위해 필요할 때, 변수는 캐시(153)내의 가장 최근 플레인 즉, 매서드 수(402)에 의해 인식된 플레인으로부터 직접 액세스된다. 현재의 매서드가 예를 들면 매서드 2로 복귀할 때, 매서드 수 레지스터(402)는 변하고, 예를 들면 감소하여 캐시(153)의 이전 플레인(421A_1)을 지시한다. 캐시(153)는 필요한 한 넓고 깊게 만들어진다.
데이터 캐시 유닛
데이터 캐시 유닛(160)(DCU)은 데이터 캐시(165)내의 데이터를 위한 모든 요청을 관리한다. 데이터 캐시 요청은 드리블링 관리자(151) 또는 실행 유닛(140)으로부터 나온다. 데이터 캐시 제어기(161)는 이들 요청 사이에서 실행 유닛 요청에 우선권을 주면서 조정한다. 요청에 응답하여, 데이터 캐시 제어기(161)는 데이터 캐시(165)내의 태그 RAM 및 데이터를 위한 어드레스, 데이터 및 제어 신호를 생성한다. 데이터 캐시 히트를 위해, 데이터 캐시 제어기(161)는 데이터 RAM 출력을 재정렬하여 올바른 데이터를 제공한다.
데이터 캐시 제어기(161)는 또한 데이터 캐시 미스인 경우 및 논-캐시어블 로드 및 저장인 경우, I/O 버스 및 메모리 인터페이스 유닛(110)에 대한 요청을 생성한다. 데이터 캐시 제어기(161)는 논-캐시어블 요청을 처리하기 위한 제어 논리 및 데이터 경로를 제공하고, 캐시 미스를 다루기 위한 데이터 경로 기능 및 데이터 경로를 제공한다.
데이터 캐시 히트를 위해, 데이터 캐시 유닛(160)은 데이터를 로드를 위한 하나의 사이클 내의 실행 유닛(140)으로 복귀시킨다. 데이터 캐시 유닛(160)은 또한 기록 히트를 위한 하나의 사이클을 취한다. 캐시 미스인 경우, 데이터 캐시 유닛(160)은 요청된 데이터가 외부 메모리로부터 가능할 때까지 파이프 라인을 지연시킨다. 논-캐시어블 로드 및 저장 모두를 위해, 데이터 캐시(161)는 바이패스되고 요청은 I/O 버스와 메모리 인터페이스 유닛(161)으로 보내진다. 데이터 캐시(165)에 대한 비-정렬 로드 및 저장은 소프트웨어내에 트랩된다.
데이터 캐시(165)는 쌍방향 세트 어소시어티브, 라이트 백, 라이트 할당 16-바이트 라인 캐시이다. 캐시 사이즈는 0, 1, 2, 4, 8, 16 킬로바이트 사이즈로 구성 가능하다. 각 라인과 관련된 캐시 저장 엔트리를 구비한다. 캐시 미스일 대, 16 바이트의 데이터는 외부 메모리로부터 캐시(165)에 기록된다.
각 데이터 캐시 태그는 n-비트 어드레스 태그, 필드, 하나의 유효 비트, 및 하나의 더티 비트를 포함한다. 각 캐시 태그는 또한 교체 폴리시를 위해 사용되는 가장 최근 사용된 비트와 관련된다. 다중 캐시 사이즈를 유지하기 위해, 태그 필드의 폭은 또한 변화될 수 있다. 프로세서 서비스 레지스터내 캐시 이네이블 비트가 세트되지 않으면, 로드 및 저장은 데이터 캐시 제어기(161)에 의해 논-캐시어블 지시로 취급된다.
단일의 16-바이트 라이트 백 버퍼가 교체될 필요가 있는 더티 캐시 라인을 라이트 백하기 위해 제공된다. 데이터 캐시 유닛(161)은 판독에 최대 4 바이트를 제공하고 최대 4 바이트의 데이터는 단일 사이클내에서 캐시(161)에 기록될 수 있다.
메모리 할당 가속기
한 모의 형태에 있어서, 데이터 캐시 유닛(165)은 메모리 할당 가속기(166)를 포함한다. 전형적으로, 새로운 오브젝트가 생성되면, 오브젝트의 필드는 외부 메모리로부터 인출되어, 데이터 캐시(165)에 저장되고, 펄스는 제로로 클리어된다. 이는 시간을 소비하는 과정이므로 메모리 할당 가속기(166)에 의해 제거된다. 새로운 오브젝트가 생성될 때, 어떤 필드도 외부 메모리로부터 검색되지 않는다. 그보다는, 메모리 할당 가속기(160)는 단순히 제로 라인을 데이터 캐시(165)에 저장하고 데이터 캐시의 라인을 더티로 표시한다. 메모리 할당 가속기(166)는 특히 라이트-백 캐시에 이점이 있다. 메모리 할당 가속기(166)가 외부 메모리 액세스를 없애기 때문에, 하드웨어프로세서(100)의 성능은 향상된다.
부동소수점 유닛
부동소수점 유닛(FDU)(141)은 마이크로 코드 시퀀서, 입력/출력 레지스터가 있는 입력/출력부, 부동소수점 가산기 즉 ALU, 및 부동소수점 승산/제산 유닛을 포함한다. 마이크로 코드 시퀀서는 마이크로 코드 플로우 및 마이크로 코드 분기를 제어한다. 입력/출력부는 입력/출력 데이터 전송을 위한 제어, 및 입력 데이터 로딩과 출력 데이터 언로딩 레지스터를 제공한다. 이들 레지스터는 또한 중간 결과 기억영역을 제공한다.
부동소수점 가산기-ALU는 부동소수점 가산, 부동소수점 감산, 및 전환 동작을 수행하기 위해 사용되는 조합 논리를 포함한자. 부동소수점 승산/제산 유닛은 승산/제산 및 나머지를 수행하기 위한 하드웨어를 포함한다.
부동소수점 유닛(143)은 32-비트 데이터 경로가 잇는 마이크로 코드 엔진으로 구성된다. 이 데이터 경로는 종종 결과 계산동안 여러번 재사용된다. 배정도 동작은 단정도 동작의 사이클 수보다 두배 내지 네배의 사이클을 필요로 한다. 부동소수점 준비 신호는 주어진 부동소수점 동작의 완료에 앞서 1-사이클로 주사한다. 이는 정수 유닛(142)이 어떠한 낭비된 인터페이스 사이클 없이 부동소수점 유닛 출력 레지스터를 판독하게 한다. 따라서, 출력 데이터는 부동소수점 준비 신호가 표명된 후 한 사이클을 판독하기 위해 가능하다. 부록 Ⅰ의 JAVA 가상의 머신 사양은 하드웨어에 독립적이기 때문에, 가상 컴퓨터 명령은 특정한 일반적 형태의 프로세서, 예를 들면 복잡 명령 세트 컴퓨터(CISC) 프로세서, 또는 축소 명령 세트 컴퓨터(RISC) 프로세서 등에 대하여 최적화되지는 않는다. 실제로, 일부 가상 컴퓨터 명령은 CISC 특성을 가지고 있고 다른 일부는 RISC 특성을 갖는다. 이 이중 특성은 동작 및 하드웨어 프로세서(100)의 최적화를 복잡하게 한다.
예를 들면, JAVA 가상의 머신 사양은 종래의 스위치 스테이트먼트인 명령 룩업스위치(lookup switch)를 위한 오프 코드(171)를 규정한다. 명령 캐시 유닛(120)으로의 데이터 스트링은 오프 코드(171), 제로에서 3 바이트의 패딩이 뒤따르는 N-웨이 스위치 스테이트먼트 인식을 포함한다. 패딩 바이트의 수는 첫 번째 오퍼랜드 바이트가 4의 배수인 어드레스에서 시작하도록 선택된다. 여기서, 데이터 스트립이 사용되어 특정 요소, 블럭, 구성요소 또는 유닛에 제공되는 정보를 나타낸다.
데이터 스트링내에서 패딩 바이트를 뒤따르는 것은 일련의 부호 달린 4-바이트 크기의 쌍이다. 첫 번째 쌍은 특별하다. 첫 번째 쌍내의 제 1 오퍼랜드는, 정수 키로 불리는 독립변수 또는 이와 다르게 스위치 스테이트먼트의 현재 일치 값이 스위치 스테이트먼트내의 일치 값의 어느것과도 같지 않을 때 사용되는 스위치 스테이트먼트를 위한 디폴트 오프셋이다.
데이터 스트림내의 각 뒤이은 오퍼랜드 쌍은 매치 값인 제 1 오퍼랜드, 오프셋인 제 2 오퍼랜드를 구비한다. 정수 키가 매치 값의 어느 하나와 같은면, 쌍내의 오프 셋은 스위치 스테이트먼트의 어드레스에 가산되어 실행이 분기되는 어드레스를 규정한다. 반대로, 정수 키가 매치 값의 어느것과도 같지 않으면, 첫 번째 쌍내의 디폴트 오프셋은 스위치 스테이트먼트의 어드레스에 가산되어 실행이 분기되는 어드레스를 규정한다. 이 가상 컴퓨터 명령의 직접 실행은 많은 사이클을 필요로 한다.
하드웨어 프로세서(100)의 성능을 향상시키기 위해, 룩업 스위치 가속기(145)는 하드웨어 프로세서(100)에 포함된다. 룩업 스위치 가속기(145)는 하나 이상의 룩업 스위치 스테이트먼트에 관련된 정보를 저장하는 관련 메모리를 포함한다. 각 룩업 스위치 스테이트먼트를 위해, 즉 각 명령 룩업 스위치를 위해, 이 정보는 룩업 스위치 인식기 값, 즉 룩업 스위치 스테이트먼트에 관련된 프로그램 카운터 값, 복수의 매치 값 및 대응하는 복수의 점프 오프 셋 값을 포함한다.
룩업 스위치 가속기(145)는 하드웨어 프로세서(100)에 의해 수신된 현재 지시가 관련 메모리 내에 저장된 룩업 스위치 스테이트먼트에 대응하는지 결정한다. 또한 룩업 스위치 가속기(145)는 현재 명령에 관련된 현재 매치 값이 관련 메모리에 저장된 매치 값의 하나와 대응하는지 결정한다. 룩업 스위치 가속기(145)는, 현재 명령이 메모리에 저장된 룩업 스위치 스테이트먼트에 대응되고 현재 매치 값이 메모리내에 저장된 매치 값의 하나에 대응될 때, 관련 메모리로부터의 점프 오프셋 값에 액세스하며, 여기서 액세스된 점프 오프셋 값은 현재 매치 값에 대응된다.
룩업 스위치 가속기(145)는 또한 관련 메모리가 매치와 현재 룩업 스위치 스테이트먼트에 관련된 점프 오프셋 값을 이미 포함하지 않을 때, 현재 룩업 스위치 스테이트먼트와 관련된 점프 오프 셋 값 및 매치를 검색하기 위한 회로를 포함한다. 룩업 스위치 가속기(145)는, 발명의 명칭이 "LOOK-UP SWITCH ACCELERATOR AND METHOD OF OPERATING SAME"이고, 마크 트렘블레이 및 제임스 마이클 오'코너등이 발명자이며, 본 출원의 양수인에게 양도되고, 여기서는 참고로 소개된 미국특허출원 제 08/×××,××× 호에 상세히 기재되어 있다.
오브젝트의 매서드의 실행 개시 과정에 있어서, 실행 유닛(140)은 매서드 벡터에 액세스하여, 매서드 벡터내의 매서드 포인터의 하나 즉 부정의 하나의 레벨을 검색한다. 실행 유닛(140)은 액세스된 매서드 포인터를 사용하여 대응하는 매서드 즉 부정의 두 번째 레벨에 액세스하다.
실행 유닛(140)내의 부정 레벨을 감소시키기 위해, 각 오브젝트를 오브젝트에 의해 액세스되는 각 매서드의 전용 카피가 구비된다. 실행 유닛(140)은 그 후 부정의 단일 레벨을 사용하여 매서드에 액세스한다. 즉, 각 매서드는 오브젝트로부터 나온 포인터에 의해 직접 액세스된다. 이는 매서드 포인터에 의해 이전에 도입된 부정의 레벨을 제거한다. 부정의 레벨을 감소시킴으로써, 실행 유닛(140)의 동작은 가속될 수 있다. 부정의 레벨을 감소시킴으로써, 실행 유닛(140)의 동작은 가속될 수 있다. 부정의 레벨을 감소시킴으로써 실행 유닛(140)을 가속하는 것은, 발명의 명칭이 "REPLICATING CODE TO ELIMINATE A LEVEL OF INDIRECTION DURING EXECUTION"이고, 마크 트렘블레이 및 제임스 마이클 오'코너등이 발명자이며, 본 출원의 양수인에게 양도되고, 여기서는 참고로 소개된 미국특허출원 제 08/×××,××× 호에 상세히 기재되어 있다.
getfield-putfield 가속기
다른 특정 기능적인 유닛 및 구조의 다양한 변환 룩어사이드 버퍼(TLB) 형태는 선택적으로 하드웨어 프로세서(100)에 포함되어 상수 풀에 대한 액세스를 가속시킨다. 예를 들면, JAVA 가상의 머신 사양은 실행될 때 오브젝트 내에 필드를 설정하는 명령 putfield, 오프 코드(181)로 실행될 때 오브젝트로부터 필드를 인출하는 getfield, 오프 코드(180)를 결정한다. 이들 명령에 있어서, 오프코드는 인덱스 바이트 1 및 인덱스 바이트 2가 뒤따른다. 오퍼랜드 스택(423)은 명령 putfield를 위한 값이 뒤따르는 오브젝트에 대한 레퍼런스와 명령 getfield를 위한 오브젝트에 대한 레퍼런스만을 포함한다.
인덱스 바이트 1 및 2는 현재 클래스의 상수 풀내로 인덱스를 생성하기 위해 사용된다. 그 인덱스에서의 상수 풀내의 항목은 클래스 이름 및 필드 이름에 대한 필드 레퍼런스이다. 항목은 바이트내 필드폭과 바이트내 필드 오프셋을 모두 갖는 필드 블럭 포인터로 분해된다.
실행 유닛(140)내의 선택적인 getfield-putfield 가속기(146)는 캐시내 명령 getfield 또는 명령 putfield를 위한 필드 블럭 포인터를 저장하고, 태그로써 필드 블럭 포인터로 분해된 상수 풀내에서 항목을 인식하기 위해 사용된 인덱스에 따라, 명령의 첫 번째 호출후에 사용한다. 계속해서, 실행 유닛(140)은 인덱스 바이트 1 및 2를 사용하여 인덱스를 생성하고 인덱스를 getfield-putfield 가속기(146)로 공급한다. 인덱스가 태그로써 저장된 인덱스의 어느 하나와 매치되면, 즉 히트가 있으면, 그 태그와 관련된 필드 블럭 포인터는 검색되고 실행 유닛(140)에 의해 사용된다. 반대로, 매치가 발견되지 않으면, 실행 유닛(140)은 위에서 설명한 동작을 실행한다. getfield-putfield 가속기(146)는 자가 수정 코드, 위에서 설명한 퀵 명령 변환 실시예에서 사용된 자가 수정 코드 없이 실행된다.
한 실시예에 있어서, getfield-putfield 가속기(146)는 인덱스들을 홀드하여 태그로써 기능하는 첫 번째 부분과, 필드 블럭 포인터를 홀드하는 두 번째 부분을 구비한 관련 메모리를 포함한다. 인덱스가 입력부를 통해 관련 메모리의 제 1 부분에 공급될 때, 그리고 저장된 인덱스들의 하나와 매치가 있으면, 입력 인덱스와 매치된 저장된 인덱스와 관련된 필드 블럭 포인터를 관련 메모리의 제 2 부분으로부터의 출력이다.
바운드 검사 유닛
실행 유닛(140)내 바운드 검사 유닛(147)(도 1)은 요소로의 각각의 액세스를 검사하여 액세스가 어레이내의 로케이션에 대한 것인지 결정하는 선택적인 하드웨어 회로이다. 액세스가 어레이 외부의 로케이션에 대한 것일 때, 바운드 검사 유닛(147)은 액티브 어레이 바운드 예외 신호를 실행 유닛(140)에 발한다. 액티브 어레이 바운드 예외 신호에 응답하여, 실행 유닛(140)은 마이크로 코드 ROM(141)에 저장된 예외 핸들러의 실행을 시작시켜, 아웃 오브 바운드 어레이 액세스는 취급한다.
한 실시예에 있어서, 바운드 검사 유닛(147)은, 그 내부에 어레이를 위한 어레이 인식기, 예를 들면 프로그램 카운터 값, 및 어레이를 위한 최소값 및 최대값이 저장된 관련 메모리 요소를 포함한다. 어레이가 액세스될 때, 즉 그 어레이를 위한 어레이 인식기가 관련 메모리 요소에 적용될 때, 그리고 어레이가 관련 메모리 요소내에 나타난다고 할 때, 저장된 최소값은 제 1 비교기 요소에 대한 제 1 입력 신호이고, 저장된 최대값은 제 2 비교기 요소에 대한 제 1 입력 신호이고, 때때로 비교 요소라고도 불린다. 제 1 및 제 2 비교기 요소에 대한 제 2 입력 신호를 어레이 요소의 액세스에 관련된 값이다.
어레이 요소의 액세스에 관련된 값이 저장된 최대값보다 적거나 같을 때 및 저장된 최소 값보다 크거나 같을 때에는 어느 비교기 요소도 출력 신호를 생성하지 않는다. 보다 상세한 바운드 검사 유닛(147)의 설명은, 발명의 명칭이 "PROCESS WITH ACCELERATED ARRAY ACCESS BOUND CHECKING"이고, 마크 트렘블레이 및 제임스 마이클 오'코너등이 발명자이며, 본 출원의 양수인에게 양도되고, 본 출원과 동일자로 출원되었으며, 여기서는 참고로 소개된 미국특허출원 제 08/×××,××× 호에 상세히 기재되어 있다.
JAVA 가상 컴퓨터 명세는 특정 명령이 특정 예외를 야기할 수 있음을 규정한다. 이들 예외 조건의 검사가 실행되고, 이들을 처리하기 위한 하드웨어/소프트웨어 매커니즘은 마이크로코드 ROM(147) 및 프로그램 카운터 및 트랩 제어 논리(170)내의 정보에 의해 하드웨어 프로세서(100)에 제공된다. 다른 것은 트랩 엑터 스타일 또는 단일 트랩 타겟을 갖고 트랩 형태를 스택상에 푸싱하는 것을 포함하여, 제공된 트랩 핸들러 루틴이 적절한 동작을 결정하게 한다.
어떠한 외부 캐시도 하드웨어 프로세서(100)의 구성을 위해 필요하지 않다. 어떠한 변환 룩어사이드 버퍼도 유지될 필요가 없다.
도 5는 독특한 시스템을 만들기 위한 하드웨어 프로세서(100)에 대한 몇 개의 가능한 부가 요소들을 나타낸다. 여덟 개의 기능을 유지하기 위한 회로, 즉 본 발명의 하드웨어 프로세서(100)로서의 동일 칩 속에 집적될 수 있는 NTSC 인코더(501), MPEG(502), 에더넷 제어기(503), VIS(504), ISDN(505), I/O 제어기(506). ATM 어셈블리/리어셈블리(507) 및 무선 링크(508)가 도시되어 있다.
본 발명은 다양한 실시예를 참조로 기술되었지만, 이들 실시예들은 설명적인 것이고, 본 발명의 범주가 그에 제한받는 것이 아니라는 것이 당업자들에게 이해될 것이다. 제 1 명령, 제 2 명령, 제 3 명령등과 같은 청구항 용어는 단지 식별을 위한 것이고, 특정한 명령의 순서를 요구하기 위해 설계되어서는 안된다. 기술된 실시예의 다양한 변화, 수정, 추가, 및 개선이 가능하다. 예를 들어, 본 발명이 JAVA 프로그래밍 언어 및 JAVA 가상 컴퓨터와 관련된 실시예를 참조로 기술되었지만 그에 제한되는 것은 아니며, 대신, 매우 다양한 스택 기기 환경(가상적 및 물리적 모두)을 위한 시스템, 조항, 방법, 및 장치를 포함한다. 또한, 특정한 실시예가 하드웨어에 관해 기술했지만, 본 명세서에 따른 명령 폴딩을 구체화하는 적당한 가상 컴퓨터 구현(JAVA 관련 또는 이외)은 명령 폴딩 바이트코드 인터프리터, 특정한 컴퓨터 구조에 근본을 둔 객체 코드로 폴딩된 연산을 생산하는 JIT 컴파일러, 및 가상 컴퓨터를 구현하는 명령 폴딩 하드웨어를 포함한다. 이들 및 다른 변경, 수정, 추가, 및 개선이 특허청구범위에 의해 정의된 바와 같은 본 발명의 범주내에서 이뤄질 수 있다.
부록Ⅰ
JAVA 가상 컴퓨터 명세
1993, 1994, 1995 Sun Microsystems, Inc.
2550 Garcia Avenue, Mountain View, California
94043-1100 U.S.A.
모든 권리는 보존되었다. 이 BATA 특성은 공개되었으며, 관련 서류는 저작권에 의해 보호되며, 그의 사용, 복사, 배포 및 편집을 제한하는 라이센스에 의해 배포된다. 이 공개 또는 관련 서류는 선 또는 그의 라이센서의 위임없이 어떤 수단에 의해 어떤 형태로 재생산될 수 있다.
이 생산물의 일부는 UNIX 시스템 연구소와 캘리포니아대학에 각각 인가된 상표명 UNIX와 바클리 4.3 BSD 시스템즈에서 비롯될 수 있다. 이 공개의 제삼자의 원천 소프트웨어는 저작권에 의해 보호되며 선의 원천 공급자에 라이센스되어 있다.
제한된 권리 범례 : 미국정부에 의한 사용, 복사 또는 개시는 DFARS 252.227-7013(c)(1)(ⅱ) 및 FAR 52.227-19에 설정된 제한에 구속된다.
이 매뉴얼에 기술된 공개는 하나 이상의 미국특허, 외극특허 또는 계류출원에 의해 보호될 수 있다.
상표
선, 선 마이크로시스템즈, 선 마이크로시스템즈 컴퓨터 코퍼레이션, 선 로고, 선 마이크로시스템즈 컴퓨터 코퍼레이션 로고, WebRunner, JAVA, FirstPerson 및 Firstperson 로고 및 에이전트는 선 마이크로시스템즈 인코퍼레이티드의 상표 또는 등록 상표이다. "Duke"캐릭터는 선 마이크로시스템즈 인코포레이티드의 저작권 1992-1995 Copyright (c)이다. 모든 권리는 보존되었다. 상표명 UNIX는 미국 및 다른 나라에서 상표등록되었으며, X/Open Company, Ltd를 통해 독점적으로 라이센스되었다. OPEN LOOK는 노벨 인코퍼레이티드의 등록 상표이다. 여기에 언급된 모든 다른 생산물명은 그들 각각의 자신들의 상표이다.
SCD 컴플레이언트 로고를 포함하는 모든 SPARC 상표는 SPARC 인터내셔날 인코퍼레이티드의 상표 또는 등록상표이다. SPARCstation, SPARCserver, SPARCengine, SPARCworks 및 SPARCcompiler는 선 마이크로시스템즈 인코퍼레이티드에 독점적으로 인가되어 있다. 상표 SPARC를 부착한 제품은 선 마이크로시스템즈 인코퍼레이티드에 의해 개발된 구성물에 기초한다.
OPEN LOOK 및 SunTMGraphical User Interfaces는 그의 사용자와 라이센스자에 대해 선 마이크로시스템즈 인코퍼레이티드에 의해 개발되었다. 선은 컴퓨터 산업을 위해 시각 및 도형 사용자 조화의 관점에서 연구 또는 개발한 제록스의 선구자적 노력을 인정한다. 선은 제록스로부터 Xerox Graphical User Interface에 비독점적 라이센서를 소유하였으며 또한 OPEN LOOK GUIs와 선의 라이센스 동의에 따라 선의 라이센스를 포함한다.
X 윈도우 시스템은 MIT의 상표 및 제품이다.
이 공개는 특정 목적 또는 비침해에 대한 시장성, 합리성의 암시적 근거에 한정하지 않고 어떠한 종류의 근거, 표현 또는 암시없이 "그대로" 제공된다.
이 공개는 기술적 오류 또는 기록 에러를 포함할 수 있다. 변경은 안내서에 정기적으로 부가될 수 있다 : 이들 변경은 공개의 새로운 증보판에 조합될 것이다. 선 마이크로시스템즈 인코포레이티드는 적절한 시기에 이 공보에 기재된 제품 및/또는 프로그램을 개선 및/또는 변경을 가할 수 있다.
머리말
이 서류는 JAVA 가상 컴퓨터 및 그의 교육 프로그램의 버전 1.0을 기술한다. 우리는 컴파일러 기록자를 타겟으로 하기를 원하는 컴파일러 기록자를 위한 명세서로서, 및 추종 JAVA 가상 컴퓨터를 구현하기를 원하는 다른 사람들을 위한 명세서로써 작용하도록 이 서류를 기록하였다.
JAVA 가상 컴퓨터는 실제 컴퓨터상에 소프트웨어로 에뮬레이트하는 것에 의해 구현되는 상상의 기계이다. JAVA 가상 컴퓨터의 코드는 클래스 파일에 기억되어 있으며, 각 클래스 파일은 하나 이상의 공용 클래스 코드를 포함한다.
JAVA 가상 컴퓨터의 간단하고 능률적인 에뮬레이션은 컴퓨터의 포맷이 콤팩트하고 능률적인 바이트코드이기 때문에 가능하다. 컴파일된 C의 본래의 코드속도 액세스의 구현은 비록 선이 구현화에 대한 공개를 하지 않았지만 컴퓨터에 바이트코드를 변환하는 것에 가능하다.
이 서류의 나머지는 이하와 같이 구성되어 있다.
1장은 JAVA 가상 컴퓨터의 구조를 기술한다.
2장은 클래스 파일 포맷을 기술한다.
3장은 바이트코드를 기술하며,
부록 A는 JAVA 가상 컴퓨터의 선의 구현에 의한 어떤 구성을 포함한다. 명세서의 일부분은 정확하지 않지만 우리는 명세서가 구현에 참조가 되도록 여기에 이들을 기술한다. JAVA 가상 컴퓨터의 다른 구현은 이용가능하며 우리는 미래의 공개로부터 부록 A를 제거할 것이다.
선은 JAVA 가상 컴퓨터 상표와 로고를 이 명세서의 구현에 사용하기 위해 인가할 것이다. 여러분이 JAVA 가상 컴퓨터의 구현을 고려하여 우리와 접촉하길 원한다면 아래의 어드레스로 E메일을 보내주길 바라며, 우리는 여러분의 구현을 위해 100% 지원할 것이다.
JAVA Virtual Machine의 구현에 대한 명세서상의 논평이나 질문은 우리의 전자우편어드레스인 JAVA@JAVA.sun.com.으로 보내주길 바랍니다.
1. JAVA 가상 컴퓨터 체계
1.1 지원된 데이터 형식
가상 기계 데이터 형식은 JAVA 언어의 기반 데이터 형식을 포함한다.
byte//1 바이트 부호 달린 2의 보수
short//2바이트 부호 달린 2의 보수
int//4바이트 부호 달린 2의 보수
long//8바이트 부호 달린 2의 보수
float//4바이트 IEEE 754 단정도
double//8바이트 IEEE 754 배정도
char//2바이트 부호 없는 유니코드 문자
대략 모든 JAVA형 검색은 컴파일 때 이루어진다. 전술한 초기 형태의 데이터는 JAVA의 실행을 허용하도록 하드웨어에 의해 표시될 필요는 없다. 대신에, 초기 값으로 작동하는 바이트코드는 예를 들면 iadd, ladd, fadd 및 dadd 명령의 오퍼랜드 형태를 표시하며, 2개의 번호를 더한 형태는 각각 int, long, float 및 double이다.
가상 컴퓨터는 불 형태를 위한 명령을 분리하지 않는다. 대신에, 정수 복귀를 포함하는 정수 명령이 불 값을 연산하는데 사용되며; 바이트 어레이는 불의 어레이를 위해 사용된다.
가상 컴퓨터는 점진적인 언더플로우를 지원하며 IEEE 754 포맷에 부동소수점 포인트를 특정화한다. IEEE 포맷을 지원하지 않는 구형 컴퓨터 체계는 JAVA 분수 프로그램을 대단히 느리게 실행하게 된다.
다른 가상 컴퓨터 데이터 형태는 이하의 것을 포함한다.
오브젝트//JAVA 오브젝트에 대한 4바이트 레퍼런스
복귀번지//jsr/ret/jsr＿w/ret＿w 명령으로 사용된 4바이트
주:JAVA 어레이는 오브젝트로서 처리되었다.
이 명세서는 오브젝트를 위해 어떤 특정한 내부 구조를 요구하지 않는다. 우리들의 구현에 있어서 오브젝트 레퍼런스는 한 쌍의 포인터: 하나는 오브젝트용 매서드 테이블, 다른 하나는 오브젝트를 위해 할당된 데이터로 처리된다. 다른 구현은 인라인 캐시 보다는 매서드 테이블 처리를 사용할 수 있으며, 이러한 방법은 하드웨어의 급속한 변화, 즉 현재와 2000년 사이에서 일어나는 급속한 변화와 유사하다.
JAVA 가상 컴퓨터 바이트코드에 의해 표현된 프로그램은 바람직한 형태 억제를 유지하는 것이 기대되며, 구현은 이러한 형태 억제를 위반하는 바이코드 프로그램을 실행하도록 거부될 수 있다.
반면, JAVA 가상 컴퓨터는 32비트 어드레스 공간 컴퓨터에서 운전되도록 바이트코드 데오니션에 의해 한정되어지며, 이는 바이트코드를 64비트 형식으로 자동적으로 변환하는 JAVA 가상 컴퓨터의 버전을 만드는 것이 가능하다. 이 전송 기술은 JAVA 가상 컴퓨터 명세서의 기술사상을 넘어선다.
1.2 레지스터
어떤 관점에 있어서, 가상 컴퓨터는 단일 매서드의 코드를 실행하며, pc 레지스터는 실행되어지는 다음 바이트코드의 어드레스를 포함한다.
각 매서드는 메모리를 유지하기 위해 할당된 메모리 공간을 가진다.
vars 레지스터로 언급된 로컬 변수 설정;
optop 레지스터로 언급된 오퍼랜드 스택; 및
frame 레지스터로 언급된 실행 환경 구조
로컬 변수 크기와 오퍼랜드 스택은 컴파일 때로 알려져 있기 때문에 이 공간의 모두는 한 번에 할당될 수 있으며, 실행환경 구조의 크기는 해석자로 잘 알려져 있다.
이들 레지스터 모두는 32비트 폭을 가진다.
1.3 로컬 변수
각 JAVA 매서드는 로컬 변수의 고정 크기 설정을 사용한다. 그들은 vars 레지스터로부터의 워드 오프셋으로써 어드레스된다. 로컬 변수는 모두 32비트 폭이다.
배정도 정수와 배정도는 제 1 로컬 변수의 인덱스로 어드레스된다(예를 들면, 인덱스를 구비한 로컬 변수는 인덱스 n 및 n+1에서의 기억을 활성적으로 사용하는 배정도를 포함하고 있다). 가상 컴퓨터 명세서는 64비트 정렬되는 로컬 변수에서의 64비트 값을 요구하지 않는다. 구현자는 배정도 정수와 배정도를 2개의 워드로 분할하도록 적절한 방식을 결정한다.
명령은 오퍼랜드 스택상에 로컬 변수 값을 로드하여 오퍼랜드 스택으로부터 로컬 변수내로 값을 기억하기 위해 제공되어 있다.
1.4 오퍼랜드 스택
컴퓨터 명령은 오퍼랜드 스택, 그들의 연산 및 스택으로의 결과 복귀로부터 오퍼랜드를 모두 취한다. 우리는 인텔 486 마이크로프로세서와 같은 약간 또는 불규칙 레지스터를 구비한 컴퓨터상에 컴퓨터를 효과적으로 쉽게 에뮬레이트 하도록 스택 조직을 선택하였다.
오퍼랜드 스택은 32비트 폭이다. 매서드에 대한 매개 변수를 패스하여 얻어진 매서드를 수신할 뿐만 아니라 연산에 대한 변수를 공급하여 얻어진 연산을 세이브하도록 사용되어진다.
예를 들면, 명령 iadd의 실행은 2개의 정수를 함께 가산한다. 2개의 정수는 이전 명령에 의해 푸쉬된 오퍼랜드 스택상의 2개의 최상위 워드인 것을 기대한다. 양 정수는 스택, added 및 오퍼랜드 스택상에 푸쉬된 그들의 합으로부터 팝된다. 보조계산기가 오퍼랜드 스택상에 위치될 수 있으며 단일 오퍼랜드의 결과는 다음 계산에 의해 사용될 수 있다.
각각의 초기 데이터 형태는 그 형태의 오퍼랜드상에서 어떻게 연산할 것인지를 알고 있는 특정 명령을 가진다. 각 오퍼랜드는 2개의 위치를 요구하는 배정도 이중 오퍼랜드를 이상하고는 스택상의 단일위치를 요구한다.
오퍼랜드는 그들의 형태에 적합한 오퍼레이터로 연산되어야만 한다. 예를 들면, 2개의 오퍼랜드를 푸쉬하여 그들을 길게 처리하면 비합법적으로 된다. 이 제한은 바이트코드 입증자에 의해 선의 구현에서 강요된다. 그러나, 작은 수의 연산(dup opcodes and swap)은 형태에 관계없이 주어진 폭의 열 값으로서 실행시간 데이터 영역으로 연산한다.
가상 컴퓨터 명령의 이하의 설명에 있어서, 오퍼랜드 스택상의 명령의 실행 효과는 좌측에서 우측으로 성장하는 스택을 구비한 그대로 표현되며, 각각은 32비트 워드로 분리되어 표현된다. 따라서:
stack: ..., value1, value2 ⇒ ..., value3
연산의 바로 밑의 value1을 구비한 스택의 최상에 value2를 갖는 것에 의해 연산이 시작된다. 명령 실행의 결과로써, value1 및 value2는 스택으로부터 팝되며 명령에 의해 계산되어진 value3으로 대체된다. 생략으로 표현된 스택의 나머지는 명령의 실행에 의해 영향을 받지 않는다.
배정도 및 이중 형태는 오퍼랜드상에 2개의 32비트 워드를 취한다:
stack: ..., ⇒ ..., value-word1, value-word2
이 명세서는 2개의 워드가 어떻게 64비트의 배정도 또는 이중 값으로부터 선택되었는지는 언급하지 않으며 단지 내부적으로 일정한 특정 구현만이 필요하다.
1.5 실행 환경
명령 환경내에 포함된 정보는 활성 연결, 정상 매서드 복귀 및 이상 전파에 사용된다.
1.5.1 동적 연결
실행 환경은 매서드 코드의 활성 연결을 지원하는 현재 매서드 및 현재 클래스를 위해 해석자 기호 테이블에 레퍼런스를 포함한다. 클래스는 호출되어지는 매서드에 대한 매서드를 위한 코드를 파일하며 부호로 액세스되어지도록 가변될 수 있다. 동적 연결은 활성 매서드 호출로 부호화 매서드 호출을 번역하며 아직 규정되지 않은 부호를 해석하는데 필요한 클래스를 로딩하며, 이들 가변의 실행 시간과 결합된 기억 구조에서 적절한 오프셋으로 가변 액세스를 변환한다.
이 매서드와 변형의 늦은 결합은 이 코드를 중단하는 매서드를 사용하는 다른 클래스로 변경된다.
1.5.2 정상 매서드 복귀
현재 매서드의 실행이 정상적으로 완료되었다면, 값은 호출 매서드로 복귀된다. 이는 호출 매서드가 복귀 형태로 적절한 복귀 명령을 실행시킬 때 발생된다.
실행 환경은 매서드 호출 명령을 스킵하도록 적절하게 증가된 호출기의 카운터 프로그램을 구비한 호출기의 레지스터를 재기억하는 경우에 사용된다. 실행은 그후 호출 매서드의 실행 환경으로 연속된다.
1.5.3 이상 및 에러 전파
Throwable의 서브클래스의 에러 또는 이상으로서 JAVA에서 알려진 이상 조건은 이하의 이유로 인해 일어난다:
필요한 클래스 파일을 찾는데 실패한 것과 같은 동적 연결 실패;
널 포인터를 통한 레퍼런스와 같은 실행시간 에러;
다른 스레드로부터 Thread.stop로 기동하는 것과 같은 비동기 사건; 및
기동 상태를 사용하는 프로그램.
이상이 발생할 때:
현재 매서드와 결합된 catch clauses의 리스트는 검사된다. 각 캐시 구는 활성을 위해 명령 범위를 기술하고 조정하도록 이상의 형태를 기술하며, 그를 조정하도록 코드의 어드레스를 가진다.
명령이 이상이 적절한 명령 범위내에 있고 이상 형태가 캐시 구를 조정하는 제와 형태의 서브형태를 일으키면 이상은 캐시 구를 매치한다. 매칭 캐시 구이 발견되었다면, 시스템은 특정 조정기에 분기된다. 조정기가 발견되지 않았다면, 처리는 현재 매서드의 네스트된 모든 캐시 구가 소비될 때까지 반복된다.
리스트의 캐시 구의 오더는 중요하다. 가상 컴퓨터 실행은 첫 번째 매칭 캐시 구에 연속한다. JAVA 코드가 구성되었기 때문에 어떠한 프로그램 카운터 값에 대해 프로그램 카운터 값을 발생시키는 이상에 대해 바람직한(응용가능성을 포함하고 있는 최내부) 이상 조정자를 찾기 위한 선형 오더에서 검색될 수 있는 단일 리스트로 한가지 매서드에 대해 모든 이상 조정자를 소트하는 것이 가능하다. 캐시 구 매칭이 없다면 현재 매서드는 그의 결과로써 캐치되지 않은 이상을 가진다. 상기 매서드의 실행 상태가 호출되며 이 매서드는 실행 환경으로부터 재기억되며, 이 호출기에서 발생된 이상을 통하여 실행의 전파는 연속된다.
1.5.4 추가 정보
실행 환경은 디버깅 정보와 같은 추가의 구현-특정 정보로 확장될 수 있다.
1.6 가비지 수집 히프
JAVA 히프는 할당된 클래스 예시(오브젝트)로부터의 실행시간 데이터 영역이다. JAVA 언어는 무가치하게 수집되도록 설계되어 있어 프로그래머에게 명빽하게 이 오브젝트를 미할당하는 능력을 주지 않는다. JAVA 언어는 무가치한 수집의 어떠한 특정 종류를 미리 제한하지 않으며: 다양한 알고리즘이 시스템의 요구에 따라 사용될 수 있다.
1.7 매서드 영역
매서드 영역은 종래의 언어에서의 컴파일된 코드에 대한 기억 또는 UNIX 프로세서에서의 텍스트 세그먼트에 대해 아날로그적이다. 이는 매서드 코드(컴파일된 JAVA 코드)와 기호 데이터를 기억한다. 현재 JAVA 구현에 있어서, 매서드 코드는 미래에 공개 계획되어 있지만 무가치한 수집 힙의 일부분은 아니다.
1.8 JAVA 명령 세트
JAVA 명령 세트내의 명령은 실행되어지는 연산을 특정화하는 1바이트 opcode 및 연산에 의해 사용되어질 매개 변수 또는 데이터를 제공하는 0 이상의 operands로 구성되어 있다. 많은 명령은 오퍼랜드가 없으며, 단지 opcode로만 구성되어 있다.
가상 컴퓨터 실행의 내부 루프가 효과적이다:
do {
opcode형 패치
opcode 값에 따른 작용 실행
} while(할 것이 더 있음);
추가 오퍼랜드의 수 및 크기는 opcode에 의해 판정된다. 추가 오퍼랜드가 크기내에 1바이트 이상이면, big-endian 오더-high order byte first에 기억되어 있다. 예를 들면, 16비트 변수는 이하의 값의 2바이트로써 기억되어 있다:
first＿byte * 256 + second＿byte
바이트코드 명령 스트림은 그들의 명령내에 4바이트 2진수로 정렬되는 테이블스위치와 룩업스위치 명령인 실행을 구비한 단지 바이트 정열이다.
이들 결정은 컴파일된 조밀한 JAVA 프로그램에 대한 가상 컴퓨터 코드를 유지하고 실행의 어떤 가능한 비용을 콤팩트화하는 의식 바이어스를 굴절시킨다.
1.9 제한
클래스당 상수 폴은 65535의 최대 엔트리를 가진다. 이는 단일 클래스의 전체 복잡성의 내부 한정으로서 작용한다.
매서드당 코드의 양은 이상 테이블, 라인보호 테이블 및 로컬 변수 테이블내의 코드의 인덱스의 크기에 의해 65535 바이트로 한정되어 있다.
이 한정에서, 주해의 오직 다른 한정은 255로 한정된 매서드 호출내의 동의 워드수이다.
2. 클래스 파일 포맷
이 장은 JAVA 클래스(.class) 파일 포맷을 기술한다.
각 클래스 파일은 JAVA 클래스 또는 JAVA 인터페이스의 컴파일된 버전을 포함한다. 컴파일 JAVA 인터페이스는 이하의 명세서에 따르는 모든 클래스 파일을 처리할 수 있어야 한다.
JAVA 클래스 파일은 8비트 바이트의 스트림으로 구성되어 있다. 16비트와 32비트 모두는 각각 16비트 또는 32비트 바이트로 읽혀지는 것에 의해 구성된다. 바이트는 high gytes come first인 네트워크(big-endian)오더와 함께 결합되어 있다. 이 포맷은 JAVA.io.DataInput과 JAVA.io.DataOutput 인터페이스 및 JAVA.io.DataInputStream과 JAVA.io.DataOutpotStream과 같은 클래스로 지원된다.
클래스 파일 포맷은 구조 표기를 사용하여 기술한다. 구조내의 연속 충전되는 삽입 어구 또는 정렬 없이 외부적으로 표현되어 나타난다. 가변 크기 어레이, 가변 크기 요소는 종종 호출된 테이블이며 이들 구조내의 공통 위치이다.
형태 u1, u2 및 u4는 readUnsignedByte, readUnsignedShort 및 JAVA.io.DataInput 인터페이스의 readInt와 같은 매서드에 의해 읽혀지는 부호 없는 1-, 2-, 또는 4바이트 양을 각각 의미한다.
2.1 포맷
다음의 의사(pseudo) 구조는 클래스 파일의 포맷의 가장 중요한 기술을 설명하고 있다:
ClassFile {
u4 magic;
u2 minor_version;
u2 major_version;
u2 constant_pool_count;
cp_info constant_pool[constant_pool_count-1];
u2 access_flags;
u2 this class;
u2 super_class;
u2 interfaces_count;
u2 interfaces[interfaces_count];
u2 fields_count;
field_info fields[fields_count];
u2 methods_count;
method_info methods[methods_count];
u2 attributes_count;
attribute_info attribute[attribute_count];
}
magic
이 필드는 0xCAFEBABE 값을 가져야 한다.
minor_version, major_version
이 필드들은 이러한 클래스 파일을 생성한 JAVA 컴파일러의 버전 번호를 포함한다. 가상 컴퓨터의 구현은 일반적으로 특정 메이저 버전번호의 마이너 버전번호 0-n의 일부 범위를 지원할 것이다. 만일 마이너 버전번호가 증가되면, 새로운 코드는 구 가상 컴퓨터상에서 실행하지 않을 것이지만, 최대 n+1 버전을 실행할 수 있는 새로운 가상 컴퓨터를 만드는 것이 가능하다.
메이저 버전번호의 변경은 어떠한 매서드로 구 메이저 버전을 지원할 수 없는 다른 가상 컴퓨터를 요구하는 메이저 비호환성 변경을 나타낸다.
현재 메이저 버전번호는 45이고; 현재 마이너 버전번호는 3이다.
constant_pool_count
이 필드는 클래스 파일내 상수 풀내 엔트리의 개수를 나타낸다.
constant_pool
상수 풀은 값의 테이블이다. 이들 값은 클래스 구조 또는 코드에 의해 언급되는 여러 문자열 상수, 클래스명, 필드명등이 된다.
constant_pool[0]은 항상 컴파일러에 의해 사용되지 않고, 어떠한 목적으로 구현에 사용될 수 있다.
constant_pool[0] 엔트리 1 내지 constant_pool_count-1의 각각은 섹션 2.3에 설명된 바와 같은 제 1 "태그" 바이트로 포맷이 주어지는 가변 길이 엔트리이다.
access_flags
이 필드는 클래스, 매서드 및 필드 선언에 사용된 최대 16 변경자의 마스크를 포함하고 있다. 후술된 field_info 및 method_info의 유사한 필드상에서 동일한 인코딩이 사용된다. 다음에 인코딩이 있다:
| 플래그명 | 값 | 의미 | 사용주체 |
| ACC_PUBLIC | 0x0001 | 모두에게 가시적임 | 클래스, 매서드,변수 |
| ACC_PRIVATE | 0x0002 | 정의된 클래스에만 가시적임 | 매서드, 변수 |
| ACC_PROTECTED | 0x0004 | 서브클래스에게 가시적임 | 매서드, 변수 |
| ACC_STATIC | 0x0008 | 변수 또는 매서드가 정적임 | 매서드, 변수 |
| ACC_FINAL | 0x0010 | 초기화이후에 추가적인 하위분류, 중첩, 또는 지정 없음 | 클래스, 매서드,변수 |
| ACC_SYNCHRONIZED | 0x0020 | 모니터 록에서 랩 사용 | 매서드 |
| ACC_VOLATILE | 0x0040 | 캐시할 수 없음 | 변수 |
| ACC_TRANSIENT | 0x0080 | 영구 객체 관리자에 의한 쓰기 또는 읽기 없음 | 변수 |
| ACC_NATIVE | 0x0100 | JAVA이외의 언어로 구현됨 | 매서드 |
| ACC_INTERFACE | 0x0200 | 인터페이스 | 클래스 |
| ACC_ABSTRACT | 0x0400 | 제공된 본체 없음 | 클래스, 매서드 |
this_class
이 필드는 상수 풀내 인덱스이다; constant_pool[this_class]는 CONSTANT_class이어야 한다.
super_class
이 필드는 상수 풀내 인덱스이다. 만일 super_class의 값이 제로가 아니라면, constant_pool[super_class]는 클래스이어야 하고, 상수 풀내에 이러한 클래스의 슈퍼클래스의 인덱스를 제공한다.
만일 super_class의 값이 제로라면, 정의되는 클래스는 JAVA.lang.Object이어야 하고, 어떠한 슈퍼클래스도 가져서는 안된다.
interfaces_count
이 필드는 이 클래스가 구현하는 인터페이스의 개수를 제공한다.
interfaces
이 테이블내 각각의 값은 상수 풀내 인덱스이다. 만일 테이블 값이 제로가 아니라면(0≤i<interfaces_count인 경우 interface[i]!=0), constant_pool[interfaces[i]]는 이 클래스가 구현하는 인터페이스이어야 한다.
fields_count
이 필드는 이 클래스에 의해 정의된 동적 및 정적 모두의 예시 변수의 개수를 제공한다. 상기 필드 테이블은 이 클래스에 의해 묵시적으로 정의되는 변수만을 포함한다. 그것은 이 클래스로부터 액세스 가능하지만 슈퍼클래스로부터 상속되는 그들 예시 변수들을 포함하지 않는다.
fields
이 테이블내 각각의 값은 좀더 완벽한 상기 클래스내 필드의 설명이 된다. field_info 구조에 대한 추가 정보를 얻으려면 섹션 2.4를 참조.
methods_count
이 필드는 이 클래스에 의해 정의된 정적 및 동적 매서드의 개수를 나타낸다. 이 테이블은 이 클래스에 의해 묵시적으로 정의되는 매서드만을 포함한다. 상속된 매서드는 포함하지 않는다.
methods
이 테이블내 각각의 값은 좀더 완벽한 상기 클래스내 매서드의 설명이 된다. method_info 구조에 관한 추가 정보를 얻으려면 섹션 2.5 참조.
attributes_count
이 필드는 이 클래스에 관한 추가 속성의 개수를 나타낸다.
attributes
클래스는 그것과 관련된 임의의 개수의 선택적 속성을 가질 수 있다. 현재, 인지된 클래스 속성만이 "SourceFile" 속성이 되고, SourceFile 속성은 이 클래스 파일이 컴파일된 소스 파일명을 나타낸다.
2.2 기호(signatures)
기호는 어레이, 필드 또는 매서드의 형태를 나타내는 문자열이다.
기호 필드는 변수의 값 또는 기능에의 인수의 값을 나타낸다. 그것은 다음의 문법에 의해 생성된 일련의 바이트가 된다.
<field_signature> ::= <field_type>
<field_type> ::= <base_type>|<object_type>|<array_type>
<base_type> ::= B|C|D|F|I|J|S|Z
<object_type> ::= L<fullclassname>;
<array_type> ::= <optional_size><field_type>
<optional_size> ::= [0-9]
기반 형태의 의미는 다음과 같다.
B byte 지정된 바이트
C char 문자
D double 배정도 IEEE 부동수
F float 단정도 IEEE 부동수
I int 정수
J long 배정도 정수
L<fullclassname>; ... 주어진 클래스의 오브젝트
S short 지정된 단정도수
Z boolean 참 또는 거짓
[<field sig> ... 어레이
반환 형태 기호는 매서드로부터의 값의 반환을 나타낸다. 그것은 다음의 문법에 따른 일련의 바이트가 된다:
<return_signature> ::= <field_type> | V
문자 V는 매서드가 어떠한 값도 반환하지 않는다는 것을 나타낸다. 그렇지 않으면, 기호는 반환값의 형태를 나타낸다.
인수 기호는 매서드로 통과된 인수를 나타낸다:
<argument_signature> ::= <field_type>
매서드 기호는 매서드가 원하는 인수 및 매서드가 반환하는 값을 나타낸다.
<method_signature> ::= (<arguments_signature>)<return_signature>
<arguments_signature> ::= <argument_signature>*
2.3 상수 풀
상수 풀내 각각의 아이템은 1바이트 태그로 시작한다. 아래의 테이블은 유효 태그 및 그 값을 나열하고 있다.
| 상수 타입 | 값 |
| CONSTANT_Class CONSTANT_Fieldref CONSTANT_Methodref CONSTANT_InterfaceMethodref CONSTANT_String CONSTANT_Integer CONSTANT_Float CONSTANT_Long CONSTANT_Double CONSTANT_NameAndType CONSTANT_Utf8 CONSTANT_Unicode | 7 9 10 11 8 3 4 5 6 12 1 2 |
그러면, 각각의 태그 바이트는 지정 상수에 관한 추가 정보를 제공하는 하나 또는 그 이상의 바이트에 따른다.
2.3.1 CONSTANT_Class
CONSTANT_Class는 클래스 또는 인터페이스를 나타내기 위해 제공된다.
CONSTANT_Class_info {
u1 tag;
u2 name_index;
}
tag
태그는 CONSTANT_Class 값을 가질 것이다.
name_index
constant_pool[name_index]는 클래스의 문자열 명을 제공하는 CONSTANT_Utf8이다.
어레이가 오브젝트이기 때문에, 연산 코드 anewarray 및 multianewarray는 상수 풀내 CONSTANT_Class 아이템을 통해 어레이 "classes"을 참조할 수 있다. 이러한 경우, 클래스명은 그 기호가 된다. 예를 들어, int[][]를 위한 클래스명은 [[I , Thread[]를 위한 클래스명은 "[LJAVA.lang.Thread;"가 된다.
2.3.2 CONSTANT_{Fieldref,Methodref,InterfaceMethodref}
필드, 매서드 및 인터페이스 매서드는 유사한 구조에 의해 표현된다.
CONSTANT_Fieldref_info {
u1 tag;
u2 class_index;
u2 name_and_type_index;
}
CONSTANT_Methodref_info {
u1 tag;
u2 class_index;
u2 name_and_type_index;
}
CONSTANT_InterfaceMethodref_info {
u1 tag;
u2 class_index;
u2 name_and_type_index;
}
tag
태그는 CONSTANT_Fieldref,CONSTANT_Methodref,CONSTANT_InterfaceMethodref 값을 가질 것이다.
class_index
constant_pool[class_index]는 필드 또는 매서드를 내포하는 인터페이스 또는 클래스명을 제공하는 CONSTANT_Class 형태의 엔트리가 될 것이다.
CONSTANT_Fieldref 및 CONSTANT_Methodref에서, CONSTANT_Class 아이템은 실제 클래스가 되어야 한다. CONSTANT_InterfaceMethodref에서, 아이템은 제공된 매서드를 구현하기 위해 지원하는 인터페이스가 되어야 한다.
name_and_type_index
constant_pool[name_and_type_index]는 CONSTANT_NameAndType 형태의 엔트리가 될 것이다. 이 상수 풀 엔트리는 필드 또는 매서드의 기호 및 이름을 나타낸다.
2.3.3 CONSTANT_String
CONSTANT_String은 짜여진 형태의 문자열의 상수 오브젝트를 나타내기 위해 사용된다.
CONSTANT_String_info {
u1 tag;
u2 string_index;
}
tag
태그는 CONSTANT_String 값을 가질 것이다.
string_index
constant_pool[string_index]는 문자열 오브젝트가 초기화되는 값을 제공하는 CONSTANT_utf8 문자열이다.
2.3.4 CONSTANT_Integer 및 CONSTANT_Float
CONSTANT_Integer 및 CONSTANT_Float는 4바이트 상수를 나타낸다.
CONSTANT_Integer_info {
u1 tag;
u4 bytes;
}
CONSTANT_Float_info {
u1 tag;
u4 bytes;
}
tag
태그는 CONSTANT_Integer 또는 CONSTANT_Float 값을 가질 것이다.
bytes
정수에서, 4바이트가 정수값이 된다. 실수에서, 그들은 IEEE 754 표준 표시의 부동소수점값이다. 이들 바이트는 네트워크 순서(높은 바이트 먼저)에 따른다.
2.3.5 CONSTANT_Long 및 CONSTANT_Double
CONSTANT_Long 및 CONSTANT_Double는 8바이트 상수를 나타낸다.
CONSTANT_Long-info {
u1 tag;
u4 high_bytes;
u4 low_bytes;
}
CONSTANT_Double_info {
u1 tag;
u4 high_bytes;
u4 low_bytes;
}
모든 8바이트 상수는 상수 풀내 두 개 스폿을 차지한다. 만일 이것이 상수 풀내에서 nth아이테이라면, 다음 아이템은 n+2로 번호가 매겨질 것이다.
tag
태그는 CONSTANT_Long 또는 CONSTANT_Double 값을 가질 것이다.
high_bytes, low_bytes
CONSTANT_Long에서, 64비트 값은 (high_bytes << 32) +low_bytes가 된다.
CONSTANT_Double에서, 64비트 값의 high_bytes 및 low_bytes는 함께 표준 IEEE 754 표시의 배정도 부동소수점수를 나타낸다.
2.3.6 CONSTANT_NameAndType
CONSTANT_NameAndType은 그것이 속하는 클래스를 나타내지 않고서 필드 또는 매서드를 표현하기 위해 사용된다.
CONSTANT_NameAndType_info {
u1 tag;
u2 name_index;
u2 signature_index;
}
tag
태그는 CONSTANT_NameAndType 값을 가질 것이다.
name_index
constant_pool[name_index]는 필드 또는 매서드명을 제공하는 CONSTANT_Utf8 문자열이다.
signature_index
constant_pool[signature_index]는 필드 또는 매서드의 기호를 제공하는 CONSTANT_Utf8 문자열이다.
2.3.7 CONSTANT_Utf8 및 CONSTANT_Unicode
CONSTANT_Utf8 및 CONSTANT_Unicode는 상수 문자열 값을 표시하기 위해 사용된다.
CONSTANT_Utf8 문자열은 비어있지 않은 ASCII 문자만을 내포하는 문자열이 문자당 1바이트만을 사용하여 표시될 수 있도록 "엔코드"되지만, 최대 16비트의 문자까지 표시될 수 있다.
0x0001 내지 0x007F 범위내 모든 문자들은 하나의 바이트로 표시된다:
빈 문자(0x0000) 및 0x0080 내지 0x07FF 범위의 문자는 한 쌍의 두 개 바이트로 표시된다.
0x0800 내지 0xFFFF 범위의 문자는 3바이트로 표시된다:
이러한 포맷과 "표준" UTF-8 포맷간에는 두 가지 차이가 있다. 첫째, 빈 바이트(0x00)는 1바이트보다 2바이트 포맷으로 인코드되어, 문자열이 빈 곳을 갖지 않도록 한다. 둘째, 1바이트, 2바이트 및 3바이트 포맷만이 사용된다. 더 긴 포맷은 인식하지 않는다.
CONSTANT_Utf8_info {
u1 tag;
u2 length;
u1 bytes[length];
}
CONSTANT_Unicode_info {
u1 tag;
u2 length;
u1 bytes[length];
}
tag
태그는 CONSTANT_Utf8 또는 CONSTANT_Unicode 값을 가질 것이다.
length
문자열내 바이트의 수. 이들 문자열은 종료된 빈곳이 아니다.
bytes
문자열의 실제 바이트.
2.4 필드
각각의 필드를 위한 정보는 즉시 클래스 파일내 field_count 필드에 이어진다. 각각의 필드는 가변 길이 field_info 구조에 의해 설명된다. 이 구조의 포맷은 다음과 같다:
field_info {
u2 access_flags;
u2 name_index;
u2 signature_index;
u2 attributes_count;
attribute_info attributes[attribute_count];
}
access_flags
이것은 다양한 특성 및 그들이 다른 클래스에서 매서드에 의해 액세스할 수 있는 매서드를 설명하기 위해 클래스, 매서드 및 필드에 의해 사용된 한 세트의 16 플래그이다.
필드를 위해 설정될 수 있는 가능한 필드로 ACC_PUBLIC, ACC_PRIVATE, ACC_PROTECTED, ACC_STATIC, ACC_FINAL, ACC_VOLATILE, 및 ACC_TRANSIENT가 있다.
적어도 ACC_PUBLIC, ACC_PROTECTED 및 ACC_PRIVATE중의 하나는 어떠한 매서드를 위해 설정될 수 있다.
name_index
constant_pool[name_index]는 필드명인 CONSTANT_Utf8 문자열이다.
signature_index
constant_pool[signature_index]는 필드 기호인 CONSTANT_Utf8 문자열이다. 기호에 관한 추가정보를 얻으려면 섹션 "기호" 참조.
attributes_count
이 값은 이 필드에 관한 추가 속성의 수를 나타낸다.
attributes
필드는 그것과 관련된 임의의 수의 선택적 속성을 가질 수 있다. 현재, 인지된 필드 속성만이 "ConstantValue" 속성이 되고, ConstantValue 속성은 이 필드가 스태틱 상수임을 나타내고, 그 필드의 상수값을 나타낸다.
어떠한 다른 속성은 스킵된다.
2.5 매서드
각각의 매서드를 위한 정보는 즉시 클래스 파일내 method_count 필드에 이어진다. 각각의 매서드는 가변 길이 method_info 구조에 의해 설명된다. 구조는 다음의 포맷을 갖는다:
method_info {
u2 access_flags;
u2 name_index;
u2 signature_index;
u2 attributes_count;
attribute_info attributes[attribute_count];
}
access_flags
이것은 다양한 특성 및 그들이 다른 클래스에서 매서드에 의해 액세스할 수 있는 매서드를 설명하기 위해 클래스, 매서드 및 필드에 의해 사용된 한 세트의 16 플래그이다. 이 필드내에 다양한 비트를 제공하는 "Access Flags" 테이블 참조.
매서드를 위해 설정될 수 있는 가능한 필드로 ACC_PUBLIC, ACC_PRIVATE, ACC_PROTECTED, ACC_STATIC, ACC_FINAL, ACC_SYNCHRONIZED, ACC_NATIVE 및 ACC_ABSTRACT가 있다.
적어도 ACC_PUBLIC, ACC_PROTECTED 및 ACC_PRIVATE중의 하나는 어떠한 매서드를 위해 설정될 수 있다.
name_index
constant_pool[name_index]는 매서드명을 제공하는 CONSTANT_Utf8 문자열이다.
signature_index
constant_pool[signature_index]는 필드 기호를 제공하는 CONSTANT_Utf8 문자열이다. 기호에 관한 추가정보를 얻으려면 섹션 "기호" 참조.
attributes_count
이 값은 이 필드에 관한 추가 속성의 수를 나타낸다.
attributes
필드는 그것과 관련된 임의의 수의 선택적 속성을 가질 수 있다. 각각의 속성은 이름 및 다른 추가 정보를 갖는다. 현재, 인지된 필드 속성만이 "Code" 및 "Exceptions" 속성이 되고, Code 및 Exceptions 속성은 각각 이 매서드를 수행하기 위해 실행되는 바이트코드 및 매서드의 실행 결과가 되도록 선언되는 JAVA 예외들을 설명한다.
어떠한 다른 속성은 스킵된다.
2.6 속성(Attributes)
속성은 클래스 포맷내 여러 다른 위치에서 사용된다. 모든 속성은 다음과 같은 포맷을 갖는다:
GenericAttribute_info {
u2 attribute_name;
u4 attribute_length;
u1 info[attribute_length];
}
attribute_name은 클래스의 상수 풀내 16비트 인덱스이다; constant_pool[attribute_name]의 값은 속성명을 제공하는 CONSTANT_Utf8 문자열이다. 필드 attribute_length는 잇따른 정보의 길이를 바이트로 나타낸다. 이 길이는 6바이트의 attribute_name 및 attribute_length을 포함하지 않는다.
다음의 텍스트에서, 속성을 받아들일 때마다 현재 이해되는 속성명을 제공한다. 앞으로, 속성이 좀더 추가될 것이다. 클래스 파일 리더(reader)는 스킵하는 것이 요구되고, 그들이 이해할 수 없는 어떠한 속성내 정보는 무시한다.
2.6.1 SourceFile
"SourceFile" 속성은 다음의 포맷을 갖는다:
SourceFile_attribute {
u2 attribute_name_index;
u4 attribute_length;
u2 sourcefile_index;
}
attribute_name_index
constant_pool[attribute_name_index]는 CONSTANT_Utf8 문자열 "SourceFile"이다.
attribute_length
SourceFile_attribute의 길이는 2이어야 한다.
sourcefile_index
constant_pool[sourcefile_index]는 이 클래스 파일이 컴파일된 소스 파일을 제공하는 CONSTANT_Utf8 문자열이다.
2.6.2 ConstantValue
"ConstantValue" 속성은 다음의 포맷을 갖는다:
ConstantValue_attribute {
u2 attribute_name_index;
u4 attribute_length;
u2 constantvalue_index;
}
attribute_name_index
constant_pool[attribute_name_index]는 CONSTANT_Utf8 문자열 "ConstantValue"이다.
attribute_length
ConstantValue_attribute의 길이는 2이어야 한다.
sourcefile_index
constant_pool[constantvalue_index]는 이 필드를 위한 상수값을 제공한다.
상수 풀 엔트리는 다음의 테이블에 도시된 바와 같이, 필드에 적절한 형태 중의 하나가 되어야 한다.
| long | CONSTANT_Long |
| float | CONSTANT_Float |
| double | CONSTANT_Double |
| int, short, char, byte, boolean | CONSTANT_Integer |
2.6.3 코드
"Code" 속성은 다음의 포맷을 갖는다:
Code_attribute {
u2 attribute_name_index;
u4 attribute_length;
u2 max_stack;
u2 max_locals;
u4 code_length;
u1 code[code_length];
u2 exception_table_length;
{ u2 start_pc;
u2 end_pc;
u2 handler_pc;
u2 catch_type;
} exception_table[exception_table_length];
u2 attributes_count;
attribute_info attributes[attribute_count];
}
attribute_name_index
constant_pool[attribute_name_index]는 CONSTANT_Utf8 문자열 "Code"이다.
attribute_length
이 필드는 초기 6바이트를 제외한 "Code" 속성의 전체 길이를 나타낸다.
max_stack
이 매서드의 실행동안 사용될 오퍼랜드 스택상의 최대 엔트리 수. 오퍼랜드 스택에 관한 추가 정보를 얻으려면 본 명세서내 다른 장을 참조.
max_locals
이 매서드에 의해 사용된 로컬 변수 슬롯의 수. 로컬 변수에 관한 추가 정보를 얻으려면 본 명세서내 다른 장을 참조.
code_length
이 매서드를 위한 가상 컴퓨터 코드내 바이트의 수.
code
이들은 상기 매서드를 구현하는 가상 컴퓨터 코드의 실제 바이트이다. 메모리를 읽을 경우, 만일 코드의 제 1 바이트가 4 다중 경계상에서 정렬되면, 연산 코드 엔트리 tableswitch 및 tablelookup는 정렬될 것이다; 정렬 요구에 관한 추가 정보를 얻으려면 그것에 관한 설명 참조.
exception_table_length
다음의 예외 테이블내 엔트리의 수.
exception_table
예외 테이블내 각각의 엔트리는 상기 코드내 하나의 예외 처리기를 설명한다.
start_pc, end_pc
두 개 fieldsstart_pc 및 end_pc는 예외 처리기가 활동중인 코드내 범위를 나타낸다. 양쪽 필드의 값은 코드의 시작으로부터의 오프셋(offsets)이 된다. start_pc는 포함되고, end_pc는 제외된다.
handler_pc
이 필드는 예외 처리기의 시작 어드레스를 나타낸다. 필드값은 코드의 시작으로부터의 오프셋이 된다.
catch_type
만일 catch_type이 제로가 아니라면, constant_pool[catch_type]은 이러한 예외 처리기가 파악하도록 설계되는 예외 클래스가 될 것이다. 이 예외 처리기는 만일 실행된 예외가 주어진 클래스의 예가 되는 경우에만 호출되어야 한다.
만일 catch_type이 제로라면, 이 예외 처리기는 모든 예외에서 호출되어야 한다.
attributes_count
이 필드는 코드에 관한 추가 속성의 수를 나타낸다. "Code" 속성은 그 자신이 속성을 가질 수 있다.
attributes
"Code" 속성은 그것과 관련된 임의의 선택적 속성의 수를 가질 수 있다. 각각의 속성은 이름 및 다른 추가 정보를 갖는다. 현재, 정의된 코드 속성은 "LineNumberTable" 및 "LocalVariableTable"만이고, 양쪽 모두 디버깅 정보를 포함한다.
2.6.4 예외 테이블
이 테이블은 매서드가 실행하기로 선언하는 예외를 나타내는 컴파일러에 의해 사용된다.
Exceptions_attribute {
u2 attribute_name_index;
u4 attribute_length;
u2 number_of_exceptions;
u2 exception_index_table[number_of_exceptions];
}
attribute_name_index
constant_pool[attribute_name_index]는 CONSTANT_Utf8 문자열 "Exceptions"가 될 것이다.
attribute_length
이 필드는 초기 6바이트를 제외한 Exceptions_attribute의 전체 길이를 나타낸다.
number_of_exceptions
이 필드는 다음의 예외 인덱스 테이블내 엔트리의 수를 나타낸다.
exception_index_table
이 테이블내 각각의 값은 상수 풀내 인덱스이다. 각각의 테이블 요소에서, (0 ≤ I < number_of_exceptions인 경우 exception_index_table[i]!=0)이면, constant_pool[exception_index+table[i]]는 이 클래스가 실행하도록 선언하는 예외가 된다.
2.6.5 LineNumberTable
이 속성은 가상 컴퓨터 코드의 부분이 상기 소스내 주어진 위치에 대응하도록 결정하기 위해 디버거 및 예외 처리기에 의해 사용된다. LineNumberTable_attribute는 다음의 포맷을 갖는다:
LineNumberTable_attribute {
u2 attribute_name_index;
u4 attribute_length;
u2 line_number_table_length;
{ u2 start_pc;
u2 line_number;
} line_number_table[line_number_table_length];
}
u2 exception_index_table[number_of_exceptions];
}
attribute_name_index
constant_pool[attribute_name_index]는 CONSTANT_Utf8 문자열 "LineNumberTable"가 될 것이다.
attribute_length
이 필드는 초기 6바이트를 제외한 LineNumberTable_attribute의 전체 길이를 나타낸다.
line_number_table_length
이 필드는 다음의 라인 개수 테이블내 엔트리의 수를 나타낸다.
line_number_table
라인 개수 테이블내 각각의 엔트리는 소스 파일내 라인 수가 코드내 주어진 지점에서 변경되는 것을 나타낸다.
start_pc
이 필드는 소스내 새로운 라인을 위한 코드가 시작하는 코드내 위치를 나타낸다. source_pc <<SHOULD THAT BEstart_pc?>>는 코드의 시작으로부터의 오프셋이다.
line_number
파일내 주어진 위치에서 시작하는 라인 수.
2.6.6 LocalVariableTable
이 속성은 매서드의 동적 실행동안 주어진 로컬 변수의 값을 결정하기 위해 디버거에 의해 사용된다. LocalVariableTable_attribute의 포맷은 다음과 같다:
LocalVariableTable_attribute {
u2 attribute_name_index;
u4 attribute_length;
u2 local_variable_table_length;
{ u2 start_pc;
u2 length;
u2 name_index;
u2 signature_index;
u2 slot;
} local_variable_table[local_variable_table_length];
}
attribute_name_index
constant_pool[attribute_name_index]는 CONSTANT_Utf8 문자열 "LocalVariableTable"가 될 것이다.
attribute_length
이 필드는 초기 6바이트를 제외한 LineNumberTable_attribute의 전체 길이를 나타낸다.
local_variable_table_length
이 필드는 다음의 로컬 변수 테이블내 엔트리의 수를 나타낸다.
local_variable_table
로컬 변수 테이블내 각각의 엔트리는 로컬 변수가 값을 갖는 동안 그 코드 범위를 나타낸다. 그것은 또한 스택에서 변수가 발견될 수 있는 값을 나타낸다.
start_pc, length
주어진 로컬 변수는 start_pc와 start_pc+length 사이의 코드에서 값을 갖는다. 두 값 모두 코드의 시작으로부터의 오프셋이 된다.
name_index, signature_index
constant_pool[name_index] 및 constant_pool[signature_index]는 로컬 변수의 이름과 기호를 제공하는 CONSTANT_Utf8 문자열이다.
slot
주어진 변수는 매서드의 프레임내 slotth로컬 변수가 될 것이다.
3. 가상 컴퓨터 명령 세트
3.1 명령을 위한 포맷
JAVA 가상 컴퓨터 명령어는 본 명세서에서 다음 형태의 엔트리로 표현된다.
instruction name
명령의 간단한 설명
구문:
| opcode = number |
| operand1 |
| operand2 |
| ... |
스택: ...., value1, value2 => ..., value3
명령의 기능을 설명하고, 실행동안 실시될 수 있는 어떠한 예외를 나타내는 longer description.
구문 테이블내 각각의 라인은 단일 8비트 바이트를 나타낸다.
JAVA 가상 컴퓨터의 연산은 종종 스택으로부터 그들의 오퍼랜드를 취하고, 스택상에 다시 그 결과를 집어넣는다. 규칙으로서, 본 명세서에서는 스택이 연산의 소스 또는 종단이 되는 경우는 언급하지 않을 것이지만, 그렇지 않은 경우는 항상 언급할 것이다. 예를 들어, 명령 iload는 "로컬 변수로부터 정수를 로드"하라는 짧은 설명을 갖는다. 묵시적으로, 정수는 스택으로 로드된다. 명령 iadd는 "정수 덧셈"으로 설명된다; 그 소스 및 종단 모두 스택이 된다.
계산의 제어 흐름에 영향을 주지않는 명령은 다음의 명령의 연산 코드로 가상 컴퓨터 프로그램 카운터를 항상 전진시키는 것으로 가정될 수 있다. 제어 흐름에 영향을 주는 명령만이 프로그램 카운터상에서 그들이 갖는 효과를 묵시적으로 언급할 것이다.
3.2 스택상에 상수 푸쉬(push)하기
bipush
1바이트 부호 달린 정수 푸쉬
구문:
| bipush = 16 |
| byte1 |
스택: ...=> ..., value
byte1은 부호 달린 8비트 값으로 해석된다. 이 값은 정수로 확장되고, 오퍼랜드 스택으로 푸쉬된다.
sipush
2바이트 부호 달린 정수 푸쉬
구문:
| sipush = 17 |
| byte1 |
| byte2 |
스택: ... => ..., item
byte1 및 byte2는 부호 달린 16비트 값으로 어셈블된다. 이 값은 정수로 확장되고, 오퍼랜드 스택으로 푸쉬된다.
ldc1
상수 풀로부터 아이템 푸쉬
구문:
| ldc1 = 18 |
| indexbyte1 |
스택: ... => ..., item
indexbyte1은 현재 클래스의 상수 풀로의 기호되지 않은 8비트 인덱스로서 사용된다. 그 인덱스에서의 아이템은 해결되고, 스택으로 푸쉬된다. 만일 문자열이 푸쉬되고 있고, 그것을 할당하기에 충분한 메모리가 없다면, OutOfMemoryError가 실행된다.
주의: 문자열 푸쉬는 오브젝트 레퍼런스를 하게 한다.
ldc2
상수 풀로부터 아이템 푸쉬
구문:
| ldc2 = 19 |
| indexbyte1 |
| indexbyte2 |
스택: ... => ..., item
indexbyte1 및 indexbyte2는 현재 클래스의 상수 풀로 기호되지 않은 16비트 인덱스를 구성하기 위해 사용된다. 그 인덱스에서의 아이템은 해결되고 스택으로 푸쉬된다. 만일 문자열이 푸쉬되고 있고, 그것을 할당하기에 충분한 메모리가 없다면, OutOfMemoryError가 실행된다.
주의: 문자열 푸쉬는 오브젝트 레퍼런스를 하게 한다.
ldc2w
상수 풀로부터 long 또는 double 푸쉬
구문:
| ldc2w = 20 |
| indexbyte1 |
| indexbyte2 |
스택: ... => ..., constant-word1, constant-word2
indexbyte1 및 indexbyte2는 현재 클래스의 상수 풀로 기호되지 않은 16비트 인덱스를 구성하기 위해 사용된다. 그 인덱스에서의 2 워드 상수는 해결되고 스택으로 푸쉬된다.
aconst_null
비어있는 오브젝트 레퍼런스 푸쉬
구문:
| aconst_null = 1 |
스택: ... => ..., null
빈 오브젝트 레퍼런스를 스택으로 푸쉬.
iconst_m1
정수 constant-1 푸쉬
구문:
| iconst_ml = 2 |
스택: ... => ..., 1
integer-1을 스택으로 푸쉬.
iconst_<n>
정수 상수 푸쉬
구문:
| iconst_<n> |
스택: ... => ..., <n>
형태: iconst_0 = 3, iconst_1 = 4, iconst_2 = 5, iconst_3 = 6, iconst_4 = 7, iconst_5 = 8
정수 <n>을 스택으로 푸쉬.
lconst_<l>
배정도 정수 상수 푸쉬
구문:
| lconst_<l> |
스택: ... => ..., <l>-word1, <l>-word2
형태: lconst_0 = 9, lconst_1 = 10
배정도 정수 <l>을 스택으로 푸쉬.
fconst_<f>
단정도 부동소수점 푸쉬
구문:
| fconst_<f> |
스택: ... => ..., <f>
형태: fconst_0 = 11, fconst_1 = 12, fconst_2 = 13
단정도 부동소수점 수 <f>을 스택으로 푸쉬.
dconst_<d>
배정도 부동소수점 푸쉬
구문:
| dconst_<d> |
스택: ... => ..., <d>-word1, <d>-word2
형태: dconst_0 = 14, dconst_1 = 15
배정도 부동소수점 수 <d>을 스택으로 푸쉬.
3.3 스택으로 로컬 변수 로드하기
lload
로컬 변수로부터 정수 로드
구문:
| iload=21 |
| vindex |
스택: ... => ..., value
현재 JAVA 프레임내 vindex에서의 로컬 변수의 값은 오퍼랜드 스택으로 푸쉬된다.
iload_<n>
로컬 변수로부터 정수 푸쉬
구문:
| iload_<n> |
스택: ... => ..., value
형태: iload_0 = 26, iload_1 = 27, iload_2 = 28, iload_3 = 29
현재 JAVA 프레임내 <v>에서의 로컬 변수의 값은 오퍼랜드 스택으로 푸쉬된다.
이 명령은 오퍼랜드 <n>이 묵시적이라는 것을 제외하고는 <n>의 vindex를 가진 iload에서와 동일하다.
iload
로컬 변수로부터 long integer 로드
구문:
| iload=22 |
| vindex |
스택: ... => ..., value-word1, value-word2
현재 JAVA 프레임내 vindex 및 vindex+1에서의 로컬 변수의 값은 오퍼랜드 스택으로 푸쉬된다.
lload_<n>
로컬 변수로부터 long integer 로드
구문:
| iload_<n> |
스택: ... => ..., value-word1, value-word2
형태: lload_0 = 30, lload_1 = 31, lload_2 = 32, lload_3 = 33
현재 JAVA 프레임내 <n> 및 <n>+1에서의 로컬 변수의 값은 오퍼랜드 스택으로 푸쉬된다.
이 명령은 오퍼랜드 <n>이 묵시적이라는 것을 제외하고는 <n>의 vindex를 가진 lload에서와 동일하다.
fload
로컬 변수로부터 단정도 부동소수점 로드
구문:
| fload=23 |
| vindex |
스택: ... => ..., value
현재 JAVA 프레임내 vindex에서의 로컬 변수의 값은 오퍼랜드 스택으로 푸쉬된다.
fload_<n>
로컬 변수로부터 단정도 부동소수점 로드
구문:
| fload_<n> |
스택: ... => ..., value
형태: fload_0 = 34, fload_1 = 35, fload_2 = 36, fload_3 = 37
현재 JAVA 프레임내 <n>에서의 로컬 변수의 값은 오퍼랜드 스택으로 푸쉬된다.
이 명령은 오퍼랜드 <n>이 묵시적이라는 것을 제외하고는 <n>의 vindex를 가진 fload에서와 동일하다.
dload
로컬 변수로부터 double float 로드
구문:
| dload=24 |
| vindex |
스택: ... => ..., value-word1, value-word2
현재 JAVA 프레임내 vindex 및 vindex+1에서의 로컬 변수의 값은 오퍼랜드 스택으로 푸쉬된다.
dload_<n>
로컬 변수로부터 double float 로드
구문:
| dload_<n> |
스택: ... => ..., value-word1, value-word2
형태: dload_0 = 38, dload_1 = 39, dload_2 = 40, dload_3 = 41
현재 JAVA 프레임내 <n> 및 <n>+1에서의 로컬 변수의 값은 오퍼랜드 스택으로 푸쉬된다.
이 명령은 오퍼랜드 <n>이 묵시적이라는 것을 제외하고는 <n>의 vindex를 가진 dload에서와 동일하다.
aload
로컬 변수로부터 오브젝트 레퍼런스 로드
구문:
| aload=25 |
| vindex |
스택: ... => ..., value
현재 JAVA 프레임내 vindex에서의 로컬 변수의 값은 오퍼랜드 스택으로 푸쉬된다.
aload_<n>
로컬 변수로부터 오브젝트 레퍼런스 로드
구문:
| aload_<n> |
스택: ... => ..., value
형태: aload_0 = 42, aload_1 = 43, aload_2 = 44, aload_3 = 45
현재 JAVA 프레임내 <n>에서의 로컬 변수의 값은 오퍼랜드 스택으로 푸쉬된다.
이 명령은 오퍼랜드 <n>이 묵시적이라는 것을 제외하고는 <n>의 vindex를 가진 aload에서와 동일하다.
3.4 로컬 변수로 스택값 저장하기
istore
로컬 변수로 정수 저장
구문:
| istore=54 |
| vindex |
스택: ..., value => ...
값은 정수이어야 한다. 현재 JAVA 프레임내 로컬 변수 vindex는 값으로 설정된다.
istore_<n>
로컬 변수로 정수 저장
구문:
| istore_<n> |
스택: ..., value => ...
형태: istore_0 = 59, istore_1 = 60, istore_2 = 61, istore_3 = 62
값은 정수이어야 한다. 현재 JAVA 프레임내 로컬 변수 <n>은 값으로 설정된다.
이 명령은 오퍼랜드 <n>이 묵시적이라는 것을 제외하고는 <n>의 vindex를 가진 istore에서와 동일하다.
lstore
로컬 변수로 long integer 저장
구문:
| lstore=55 |
| vindex |
스택: ..., value-word1, value-word2 => ...
값은 long integer이어야 한다. 현재 JAVA 프레임내 로컬 변수 vindex+1은 값으로 설정된다.
lstore_<n>
로컬 변수로 long integer 저장
구문:
| lstore_<n> |
스택: ..., value-word1, value-word2 =>
형태: lstore_0 = 63, lstore_1 = 64, lstore_2 = 65, lstore_3 = 66
값은 정수이어야 한다. 현재 JAVA 프레임내 로컬 변수 <n> 및 <n>+1은 값으로 설정된다.
이 명령은 오퍼랜드 <n>이 묵시적이라는 것을 제외하고는 <n>의 vindex를 가진 lstore에서와 동일하다.
fstore
로컬 변수로 단정도 부동소수점 저장
구문:
| fstore=56 |
| vindex |
스택: ..., value => ...
값은 단정도 부동소수점 수이어야 한다. 현재 JAVA 프레임내 로컬 변수 vindex는 값으로 설정된다.
fstore_<n>
로컬 변수로 단정도 부동소수점 저장
구문:
| fstore_<n> |
스택: ..., value => ...
형태: fstore_0 = 67, fstore_1 = 68, fstore_2 = 69, fstore_3 = 70
값은 단정도 부동소수점 수이어야 한다. 현재 JAVA 프레임내 로컬 변수 <n>은 값으로 설정된다.
이 명령은 오퍼랜드 <n>이 묵시적이라는 것을 제외하고는 <n>의 vindex를 가진 fstore에서와 동일하다.
dstore
로컬 변수로 double float 저장
구문:
| dstore=57 |
| vindex |
스택: ..., value-word1, value-word2 => ...
값은 배정도 부동소수점 수이어야 한다. 현재 JAVA 프레임내 로컬 변수 vindex 및 vindex+1은 값으로 설정된다.
dstore_<n>
로컬 변수로 double float 저장
구문:
| dstore_<n> |
스택: ..., value-word1, value-word2 => ...
형태: dstore_0 = 71, dstore_1 = 72, dstore_2 = 73, dstore_3 = 74
값은 배정도 부동소수점 수이어야 한다. 현재 JAVA 프레임내 로컬 변수 <n> 및 <n>+1은 값으로 설정된다.
이 명령은 오퍼랜드 <n>이 묵시적이라는 것을 제외하고는 <n>의 vindex를 가진 dstore에서와 동일하다.
astore
로컬 변수로 오브젝트 레퍼런스 저장
구문:
| astore=58 |
| vindex |
스택: ..., value => ...
값은 반환 어드레스 또는 오브젝트에 대한 레퍼런스이어야 한다. 현재 JAVA 프레임내 로컬 변수 vindex는 값으로 설정된다.
astore_<n>
로컬 변수로 오브젝트 레퍼런스 저장
구문:
| astore_<n> |
스택: ..., value => ...
형태: astore_0 = 75, astore_1 = 76, astore_2 = 77, astore_3 = 78
값은 반환 어드레스 또는 오브젝트에 대한 레퍼런스이어야 한다. 현재 JAVA 프레임내 로컬 변수 <n>은 값으로 설정된다.
이 명령은 오퍼랜드 <n>이 묵시적이라는 것을 제외하고는 <n>의 vindex를 가진 astore에서와 동일하다.
iinc
로컬 변수 상수 증가
구문:
| iinc=132 |
| vindex |
| const |
스택: 변화 없음
현재 JAVA 프레임내 로컬 변수 vindex는 정수를 포함해야 한다. const가 부호 달린 8비트 양으로 처리되는 경우, const 값만큼 그 값이 증가한다.
3.5 로드, 저장 및 증가를 위한 와이더 인덱스
wide
로드, 저장 및 증가에서 로컬 변수를 액세스하기 위한 와이더 인덱스.
구문:
| wide=196 |
| vindex2 |
스택: 변화없음
이 바이트코드는 다음의 바이트코드중의 하나에 선행해야 한다: iload, lload, fload, dload, aload, istore, lstore, fstore, dstore, astore, iinc. 다음의 바이트코드의 vindex 및 이 바이트코드로부터의 vindex2는 현재 JAVA 프레임내 로컬 변수로 부호 없는 16비트 인덱스로 어셈블된다. 다음의 바이트코드는 이 와이더 인덱스 사용을 제외하고 정상적으로 연산된다.
3.6 어레이 관리하기
newarray
새로운 어레이 할당
구문:
| newarray=196 |
| atype |
스택: ..., size => result
size는 정수이어야 한다. 그것은 새로운 어레이내 요소의 수를 나타낸다.
atype은 할당될 어레이의 형태를 나타내는 내부 코드이다. atype으로 가능한 값은 다음과 같다:
T_BOOLEAN 4
T_CHAR 5
T_FLOAT 6
T_DOUBLE 7
T_BYTE 8
T_SHORT 9
T_INT 10
T_LONG 11
size 요소를 보유할 수 있는 새로운 어레이 atype이 할당되고, result는 이 새로운 오브젝트에 대한 레퍼런스가 된다. atype의 size 아이템을 포함하기에 충분히 큰 어레이의 할당이 시도된다. 어레이의 모든 요소는 제로로 초기화된다.
만일 size가 제로보다 작다면, NegativeArraySizeExecution이 실행된다. 만일 상기 어레이를 할당하기에 충분한 메모리가 없다면, OutOfMemoryError가 실행된다.
anewarray
새로운 레퍼런스 어레이를 오브젝트에 할당
구문:
| anewarray=189 |
| indexbyte1 |
| indexbyte2 |
스택: ..., size => result
size는 정수이어야 한다. 그것은 새로운 어레이내 요소의 수를 나타낸다.
indexbyte1 및 indexbyte2는 현재 클래스의 상수 풀로 인덱스를 구성하기 위해 사용된다. 그 인덱스에서의 아이템은 해결된다. 결과적인 엔트리는 클래스이어야 한다.
size 요소를 보유할 수 있는, 표시된 클래스 형태의 새로운 어레이가 할당되고, result는 이 새로운 오브젝트에 대한 레퍼런스가 된다. 주어진 클래스 형태의 size 아이템을 포함하기에 충분히 큰 어레이의 할당이 시도된다. 어레이의 모든 요소는 비어있는 것으로 초기화된다.
만일 size가 제로보다 작다면, NegativeArraySizeExecution이 실행된다. 만일 상기 어레이를 할당하기에 충분한 메모리가 없다면, OutOfMemoryError가 실행된다.
anewarray는 1차원의 오브젝트 레퍼런스 어레이를 생성하기 위해 사용된다. 예를 들어, new Thread[7]을 생성하기 위해 다음과 같은 코드가 사용된다:
bipush 7
anewarray <Class "JAVA.lang.Thread">
anewarray는 또한 제 1 차원의 다차원 어레이를 생성하기 위해 사용될 수 있다. 예를 들어, 다음과 같은 어레이 선언:
new int[6][]
이 다음과 같은 코드로 생성될 수 있다:
bipush 6
anewarray <Class "[I">
어레이 클래스명에 관한 정보를 얻으려면 "클래스 파일 포맷"장에서 CONSTANT_Class를 참조.
multianewarray
새로운 다차원 어레이 할당
구문:
| multianewarray=197 |
| indexbyte1 |
| indexbyte2 |
| dimensions |
스택: ..., size1, size2...sizen => result
각각의 size는 정수이어야 한다. 각각은 어레이의 차원으로 요소의 수를 나타낸다.
indexbyte1 및 indexbyte2는 현재 클래스의 상수 풀로 인덱스를 구성하기 위해 사용된다. 그 인덱스에서의 아이템은 해결된다. 결과적인 엔트리는 1 또는 그 이상의 차원의 어레이 클래스이어야 한다.
차원은 다음과 같은 특징으로 갖는다:
1 이상의 정수이어야 한다.
생성되는 차원수를 나타낸다. 어레이 클래스의 차원 수 이하이어야 한다.
스택에서 팝되는 요소 수를 나타낸다. 모두 제로 이상인 정수이어야 한다. 차원의 크기와 같이 사용된다.
예를 들어, new int[6][3][]을 생성하기 위해 다음과 같은 코드가 사용된다:
bipush 6
bipush 3
multianewarray <Class "[[[I"> 2
만일 스택상의 size 인수중의 하나가 제로보다 작다면, NegativeArraySizeExecution이 실행된다. 만일 상기 어레이를 할당하기에 충분한 메모리가 없다면, OutOfMemoryError가 실행된다.
result는 새로운 어레이 오브젝트에 대한 레퍼런스가 된다.
주의: 1차원을 생성하는 경우 newarray 또는 anewarray를 사용하기에 좀더 충분하다.
어레이 클래스명에서 정보를 얻으려면 "클래스 파일 포맷"장에서 CONSTANT_Class를 참조.
arraylength
어레이의 길이를 구함
구문:
| arraylength = 190 |
스택: ..., objectref => ..., length
objectref는 어레이 오브젝트에 대한 레퍼런스이어야 한다. 어레이의 길이가 결정되고, 스택의 최상위에서 objectref를 교체한다.
만일 objectref가 비어있다면, NullPointerException이 실행된다.
iaload
어레이로부터 정수 로드
구문:
| iaload = 46 |
스택: ..., arrayref, index => ..., value
arrayref는 정수 어레이에 대한 레퍼런스이어야 한다. index는 정수이어야 한다. 어레이내 위치 번호 index에서의 정수 value가 검색되고, 스택의 최상위로 푸쉬된다.
만일 arrayref가 비어있다면, NullPointerException이 실행된다. 만일 index가 어레이의 경계내에 있지 않다면, ArrayIndexOutOfBoundsException이 실행된다.
laload
어레이로부터 배정도 정수 로드
구문:
| laload = 47 |
스택: ..., arrayref, index => ..., value-word1, value-word2
arrayref는 배정도 정수 어레이에 대한 레퍼런스이어야 한다. index는 정수이어야 한다. 어레이내 위치 번호 index에서의 배정도 정수 값이 검색되고, 스택의 최상위로 푸쉬된다.
만일 arrayref가 비어있다면, NullPointerException이 실행된다. 만일 index가 어레이의 경계내에 있지 않다면, ArrayIndexOutOfBoundsException이 실행된다.
faload
어레이로부터 단정도 부동소수점 로드
구문:
| faload = 48 |
스택: ..., arrayref, index => ..., value
arrayref는 단정도 부동소수점 수 어레이에 대한 레퍼런스이어야 한다. index는 정수이어야 한다. 어레이내 위치 번호 index에서의 단정도 부동소수점 수 value가 검색되고, 스택의 최상위로 푸쉬된다.
만일 arrayref가 비어있다면, NullPointerException이 실행된다. 만일 index가 어레이의 경계내에 있지 않다면, ArrayIndexOutOfBoundsException이 실행된다.
daload
어레이로부터 double float 로드
구문:
| daload = 49 |
스택: ..., arrayref, index => ..., value-word1, value-word2
arrayref는 배정도 부동소수점 수 어레이에 대한 레퍼런스이어야 한다. index는 정수이어야 한다. 어레이내 위치 번호 index에서의 배정도 부동소수점 수 value가 검색되고, 스택의 최상위로 푸쉬된다.
만일 arrayref가 비어있다면, NullPointerException이 실행된다. 만일 index가 어레이의 경계내에 있지 않다면, ArrayIndexOutOfBoundsException이 실행된다.
aaload
어레이로부터 오브젝트 레퍼런스 로드
구문:
| aaload = 50 |
스택: ..., arrayref, index => ..., value
arrayref는 오브젝트 레퍼런스 어레이에 대한 레퍼런스이어야 한다. index는 정수이어야 한다. 어레이내 위치 번호 index에서의 오브젝트 레퍼런스가 검색되고, 스택의 최상위로 푸쉬된다.
만일 arrayref가 비어있다면, NullPointerException이 실행된다. 만일 index가 어레이의 경계내에 있지 않다면, ArrayIndexOutOfBoundsException이 실행된다.
baload
어레이로부터 부호 달린 바이트 로드
구문:
| baload = 51 |
스택: ..., arrayref, index => ..., value
arrayref는 부호 달린 바이트 어레이에 대한 레퍼런스이어야 한다. index는 정수이어야 한다. 어레이내 위치 번호 index에서의 부호 달린 바이트 value가 검색되고, 정수로 확장되며, 스택의 최상위로 푸쉬된다.
만일 arrayref가 비어있다면, NullPointerException이 실행된다. 만일 index가 어레이의 경계내에 있지 않다면, ArrayIndexOutOfBoundsException이 실행된다.
caload
어레이로부터 문자 로드
구문:
| caload = 52 |
스택: ..., arrayref, index => ..., value
arrayref는 문자 어레이에 대한 레퍼런스이어야 한다. index는 정수이어야 한다. 어레이내 위치 번호 index에서의 문자 value가 검색되고, 정수로 제로 확장되며, 스택의 최상위로 푸쉬된다.
만일 arrayref가 비어있다면, NullPointerException이 실행된다. 만일 index가 어레이의 경계내에 있지 않다면, ArrayIndexOutOfBoundsException이 실행된다.
saload
어레이로부터 단정도 로드
구문:
| saload = 53 |
스택: ..., arrayref, index => ..., value
arrayref는 단정도 정수 어레이에 대한 레퍼런스이어야 한다. index는 정수이어야 한다. 어레이의 위치 번호 index에서의 부호 달린 단정도 정수 값이 검색되고, 정수로 확장되며, 스택의 최상위로 푸쉬된다.
만일 arrayref가 비어있다면, NullPointerException이 실행된다. 만일 index가 어레이의 경계내에 있지 않다면, ArrayIndexOutOfBoundsException이 실행된다.
iastore
정수 어레이로 저장
구문:
| iastore = 79 |
스택: ..., arrayref, index, value => ...
arrayref는 정수 어레이에 대한 레퍼런스이어야 한다. index는 정수이어야 하며, value가 정수이어야 한다. 어레이내 위치 index에서 정수 value가 저장된다.
만일 arrayref가 비어있다면, NullPointerException이 실행된다. 만일 index가 어레이의 경계내에 있지 않다면, ArrayIndexOutOfBoundsException이 실행된다.
lastore
배정도 정수 어레이로 저장
구문:
| lastore = 80 |
스택: ..., arrayref, index, value-word1, value-word2 => ...
arrayref는 배정도 정수 어레이에 대한 레퍼런스이어야 하고, index는 정수이어야 하며, value는 배정도 정수이어야 한다. 어레이내 위치 index에서 배정도 정수 값이 저장된다.
만일 arrayref가 비어있다면, NullPointerException이 실행된다. 만일 index가 어레이의 경계내에 있지 않다면, ArrayIndexOutOfBoundsException이 실행된다.
fastore
단정도 부동소수점 어레이로 저장
구문:
| fastore = 81 |
스택: ..., arrayref, index, value => ...
arrayref는 단정도 부동소수점 수의 어레이에 대한 레퍼런스이어야 하고, index는 정수이어야 하며, value는 단정도 부동소수점 수이어야 한다. 어레이내 위치 index에서 단정도 부동소수점 값이 저장된다.
만일 arrayref가 비어있다면, NullPointerException이 실행된다. 만일 index가 어레이의 경계내에 있지 않다면, ArrayIndexOutOfBoundsException이 실행된다.
dastore
배정도 부동소수점 어레이로 저장
구문:
| dastore=82 |
스택: ..., arrayref, index, value-word1, value-word2 => ...
arrayref는 배정도 부동소수점 수의 어레이에 대한 레퍼런스이어야 하고, index는 정수이어야 하며, value는 배정도 부동소수점 수이어야 한다. 어레이내 위치 index에서 배정도 부동소수점 값이 저장된다.
arrayref가 비어있다면, NullPointerException이 실행된다. index가 어레이의 경계내에 있지 않다면, ArrayIndexOutOfBoundsException이 실행된다.
aastore
오브젝트 레퍼런스 어레이로 저장
구문:
| aastore=83 |
스택: ..., arrayref, index, value => ...
arrayref는 오브젝트 레퍼런스 어레이에 대한 레퍼런스이어야 하고, index는 정수이어야 하며, value는 오브젝트 레퍼런스이어야 한다. 어레이내 위치 index에서 오브젝트 레퍼런스 값이 저장된다.
arrayref가 비어있다면, NullPointerException이 실행된다. index가 어레이의 경계내에 있지 않다면, ArrayIndexOutOfBoundsException이 실행된다. value의 실제 형태는 어레이 요소의 실제 형태와 일치되어야 한다. 예를 들어, 클래스 Object 어레이의 클래스 Thread의 예시를 저장하는 것은 정당하지만, 그렇지 않으면 정당하지 않다. 호환가능하지 않은 오브젝트 레퍼런스를 저장하기 위한 시도가 이뤄지는 경우 ArrayStoreException이 실행된다.
bastore
부호 달린 바이트 어레이로 저장
구문:
| bastore = 84 |
스택: ..., arrayref, index, value => ...
arrayref는 부호 달린 바이트 어레이에 대한 레퍼런스이어야 하고, index는 정수이어야 하며, 그리고 value는 정수이다. 정수 value는 어레이내의 위치 index에 저장된다. value가 너무 커서 부호 달린 바이트가 되지 못한다면, 절단된다.
arrayref가 널이면, NullPointerException이 기동된다. index가 어레이의 경계 내부에 있지 않다면 ArrayIndexOutOfBoundsException이 기동된다.
castore
문자 어레이로 저장
구문:
| castore = 85 |
스택: ..., arrayref, index, value => ...
arrayref는 문자의 어레이여야 하고, index는 정수이어야 하며, value는 정수이다. 정수 index는 어레이의 위치 index에 저장된다. value가 너무 커서 문자가 될 수 없다면, 절단된다.
arrayref가 널이면, NullPointerException이 기동된다. index가 어레이의 경계 내부에 있지 않다면 ArrayIndexOutOfBoundsException이 기동된다.
sastore
단정도 어레이로 저장
구문:
| sastore = 86 |
스택: ..., arrayref, index, value => ...
arrayref는 단정도 어레이이어야 하고, index는 정수이어야 하며, 그리고 value는 정수이다. 정수 value는 상기 어레이의 위치 index에 저장된다. value가 너무 커서 짧게 될 수 없다면, 절단된다.
arrayref가 널이면, NullPointerException이 기동된다. index가 어레이의 경계 내부에 있지 않다면 ArrayIndexOutOfBoundsException이 기동된다.
3.7 스택 명령(Stack Instructions)
nop
하는 일 없음
구문:
| nop = 0 |
스택: 변화 없음
하는일 없음.
pop
상위 스택 워드 팝
구문:
| pop = 87 |
스택: ..., any => ...
스택으로부터 최상위 워드를 팝함.
pop2
상위 두 개의 스택 워드팝
구문:
| pop2 = 89 |
스택: ..., any2, any1 => ...
스택으로부터 두 개의 최상위 워드를 팝함.
dup
상위 스택 워드 복사
구문:
| dup = 89 |
스택: ..., any => ..., any, any
스택상의 최상위 워드를 복사함.
dup2
상위 두 개의 스택 워드 복사
구문:
| dup2 = 92 |
스택: ..., any2, any1 => ..., any2, any1,any2, any1
스택상의 최상위 두 워드를 복사함.
dup_x1
상위 스택 워드 복사하고, 두 개를 내려놓음
구문:
| dup_x1 = 90 |
스택: ..., any2, any1 => ..., any1, any2, any1
스택상의 최상위 워드를 복사하고 스택 내에 복사한 두 개의 워드를 삽입함.
dup2_x1
상위 두 개의 스택 워드를 복사하고, 두 개를 내려놓음
구문:
| dup_x1 = 93 |
스택: ..., any3, any2, any1 => ..., any2, any1, any3, any2, any1
스택상의 최상위 두 워드를 복사하고 스택 내에 복사한 두 개의 워드를 삽입함.
dup_x2
상위 스택 워드를 복사하고 세 개를 내려놓음
구문:
| dup_x2 = 91 |
스택: ..., any3, any2, any1 => ..., any1, any3, any2, any1
스택상의 최상위 워드를 복사하고 스택 내에 복사한 세 개의 워드를 삽입함.
dup2_x2
상위 두 개의 스택 워드를 복사하고 세 개를 내려놓음
구문:
| dup2_x2 = 94 |
스택: ..., any4, any3, any2, any1 => ..., any2, any1, any4, any3, any2, any1
스택상의 최상위 두 워드를 복사하고 스택 내에 복사한 세 개의 워드를 삽입함.
swap
상위 두 개의 스택 워드를 스왑함
구문:
| swap = 95 |
스택: ..., any2, any1 => ..., any2, any1
스택상의 최상위 두 성분을 스왑함.
3.8 산술 연산 명령(Arithmetic Instructions)
iadd
정수 가산
구문:
| iadd = 96 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 정수이어야 한다. 상기 값들은 가산되고 그들의 정수 합에 의해 스택상에서 교체된다.
ladd
배정도 정수 가산
구문:
| ladd = 97 |
스택: ..., value1-word1, value1-word2, value2-word2 => ..., result-word2
value1 및 value2는 정수이어야 한다. 상기 값들은 가산되고 그들의 배정도 정수 합에 의해 상기 스택상에서 교체된다.
fadd
단정도 부동소수점 가산
구문:
| fadd = 98 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 단정도 부동소수점 수이어야 한다. 상기 값들은 더해지고 그들의 단정도 부동소수점 합에 의해 상기 스택상에서 교체된다.
dadd
배정도 부동소수점 가산
구문:
| dadd = 99 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result-word1, result-word2
value1 및 value2는 배정도 부동소수점 수이어야 한다. 상기 값들은 더해지고 그들의 배정도 부동소수점 합에 의해 상기 스택상에서 교체된다.
isub
정수 감산
구문:
| isub = 100 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 정수이어야 한다. value2는 value1에서 감산되고, 양 값 모두 그들의 정수 차에 의해 상기 스택상에서 교체된다.
lsub
배정도 정수 감산
구문:
| lsub = 101 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result-word1, result-word2
value1 및 value2는 배정도 정수이어야 한다. value2는 value1에서 감산되고, 양 값은 모두 그들의 배정도 정수 차에 의해 상기 스택상에서 교체된다.
fsub
단정도 부동소수점 감산
구문:
| fsub = 102 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 단정도 부동소수점 수이어야 한다. value2는 value1 에서 감산되고, 양 값은 모두 그들의 단정도 부동소수점 차에 의해 상기 스택상에서 교체된다.
dsub
배정도 부동소수점 감산
구문:
| dsub = 103 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result-word1, result-word2
value1 및 value2는 배정도 부동소수점 수이어야 한다. value2는 value1 에서 감산되고, 양 값은 모두 그들의 배정도 부동소수점 차에 의해 상기 스택상에서 교체된다.
imul
정수 승산
구문:
| imul = 104 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 정수이어야 한다. 양 값은 모두 그들의 정수 곱에 의해 상기 스택상에서 교체된다.
lmul
배정도 정수 승산
구문:
| imul = 105 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result-word1, result-word2
value1 및 value2는 배정도 정수이어야 한다. 양 값은 모두 그들의 배정도 정수 곱에 의해 상기 스택상에서 교체된다.
fmul
단정도 부동소수점 승산
구문:
| fmul = 106 |
스택: ..., value1, value2 => ..., result
value1 및 value2 는 단정도 부동소수점 수이어야 한다. 양 값은 모두 그들의 단정도 부동소수점 곱에 의해 상기 스택상에서 교체된다.
dmul
배정도 부동소수점 승산
구문:
| dmul = 107 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result-word1, result-word2
value1 및 value2는 배정도 부동소수점 수이어야 한다. 양 값은 모두 그들의 배정도 부동소수점 곱에 의해 상기 스택상에서 교체된다.
idiv
정수 제산
구문:
| idiv = 108 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 정수이어야 한다. value1은 value2로 나누어지고, 양 값은 모두 그들의 정수 몫에 의해 상기 스택상에서 교체된다.
결과는 그것과 0 사이의 가장 가까운 정수로 절단된다. 0으로 나누고자 하는 시도는 기동되는 "/by zero" ArithmeticException으로 귀착한다.
ldiv
배정도 정수 제산
구문:
| ldiv = 109 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result-word1, result-word2
value1 및 value2는 배정도 정수이어야 한다. value1은 value2로 나누어지고, 양 값은 모두 그들의 배정도 정수 몫에 의해 상기 스택상에서 교체된다.
결과는 그것과 0 사이의 가장 가까운 정수로 절단된다. 0으로 나누고자 하는 시도는 기동되는 "/by zero" ArithmeticException으로 귀착한다.
fdiv
단정도 부동소수점 제산
구문:
| fdiv = 110 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 단정도 부동소수점 수이어야 한다. value1은 value2 로 나누어지고, 양 값은 모두 그들의 단정도 부동소수점 몫에 의해 상기 스택상에서 교체된다.
0으로 나누면 몫은 NaN이 된다.
ddiv
배정도 부동소수점 나누기
구문:
| ddiv = 111 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result-word1, result-word2
value1 및 value2는 배정도 부동소수점 수이어야 한다. value1은 value2로 나누어지고, 양 값은 모두 그들의 배정도 부동소수점 몫에 의해 상기 스택상에서 교체된다.
0으로 나누면 몫은 NaN이 된다.
irem
정수 나머지
구문:
| irem = 112 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 둘 다 정수이어야 한다. value1은 value2로 나누어지고, 양 값은 모두 그들의 정수 나머지에 의해 상기 스택상에서 교체된다.
0으로 나누고자 하는 시도는 기동되는 "/by zero" ArithmeticException으로 귀착한다.
lrem
배정도 정수 나머지
구문:
| lrem = 113 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result-word1, result-word2
value1 및 value2 는 모두 배정도 정수이어야 한다. value1은 value2로 나누어지고, 양 값은 모두 그들의 배정도 정수 나머지에 의해 상기 스택상에서 교체된다.
0으로 나누고자 하는 시도는 기동되는 "/by zero" ArithmeticException 로 귀착한다.
frem
단정도 부동소수점 나머지
구문:
| frem = 114 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 둘 다 단정도 부동소수점 수이어야 한다. value1은 value2로 나누어지고, 그 몫은 정수로 잘린다. 그 곱은 value1에서 감산된다. 그 결과, 단정도 부동소수점 수와 같이, 양 값은 상기 스택상에서 교체된다.
result = value1 - (integral_part(value/value2)*value2)이고, 여기서 integral_part()는 짝수로 되는 같은 수를 갖는 가장 근접한 정수로 사사오입한다.
0으로 나누고자 하면 결과는 NaN이 된다.
drem
배정도 부동소수점 나머지
구문:
| drem = 115 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result-word1, result-word2
value1 및 value2는 둘 다 배정도 부동소수점 수이어야 한다. value1은 value2로 나누어지고, 그 몫은 정수로 잘리고, 그다음 value2와 곱해진다. 그 곱은 value1에서 감산된다. 그 결과, 배정도 부동소수점 수와 같이, 양 값은 상기 스택상에서 교체된다.
result = value1 - (integral_part(value/value2)*value2)이고, 여기서 integral_part()는 짝수로 되는 같은 수를 갖는 가장 근접한 정수로 사사오입한다.
0으로 나누고자 하면 결과는 NaN이 된다.
ineg
정수 부정
구문:
| ineg = 116 |
스택: ..., value => ..., result
value는 정수이어야 한다. 이것은 그의 산술 연산 부정에 의해 상기 스택상에 되놓인다.
lneg
배정도 정수 부정
구문:
| lneg = 117 |
스택: ..., value1-word1, value1-word2 => ..., result-word1
value는 정수이어야 한다. 이것은 그의 산술 연산 부정에 의해 상기 스택상에 되놓인다.
fneg
단정도 부동소수점 부정
구문:
| fneg = 118 |
스택: ..., value => ..., result
value는 단정도 부동소수점 수이어야 한다. 이것은 그의 산술 연산 부정에 의해 상기 스택상에 되놓인다.
dneg
배정도 부동소수점 부정
구문:
| dneg = 119 |
스택: ..., value1-word1, value1-word2 => ..., result-word1, result-word2
value는 배정도 부동소수점 수이어야 한다. 이것은 그의 산술 연산 부정에 의해 상기 스택상에 놓는다.
3.9 논리 명령(Logical Instructions)
ishl
정수 왼쪽 시프트
구문:
| ishl = 120 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 정수이어야 한다. value1은 value2의 하위 5비트에 의해 표시된 양에 의해 왼쪽으로 시프트된다. 상기 정수 결과는 두 값 모두를 상기 스택상에 놓는다.
ishr
정수 산술 연산 오른쪽 시프트
구문:
| ishr = 122 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 정수이어야 한다. value1은 value2의 하위 5비트에 의해 표시된 양에 의해 (부호 확장을 가지고) 산술 연산적으로 오른쪽으로 시프트된다. 상기 정수 결과는 두 값을 모두 상기 스택상에 놓는다.
iushr
정수 논리 오른쪽 시프트
구문:
| iushr = 124 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 정수이어야 한다. value1은 value2의 하위 5비트에 의해 표시된 양에 의해 (부호 확장 없이) 산술 연산적으로 오른쪽으로 시프트된다. 상기 정수 결과는 두 값을 모두 상기 스택상에 놓는다.
lshl
배정도 정수 왼쪽 시프트
구문:
| lshl = 121 |
스택: ..., value1-word1, value1-word2, value2 => ..., result-word1, result-word2
value1은 배정도 정수이어야 하고 value2는 정수이어야 한다. value1은 value2의 하위 6비트에 의해 표시된 양에 의해 왼쪽으로 시프트된다. 상기 배정도 정수 결과는 두 값을 모두 상기 스택상에 놓는다.
lshr
배정도 정수 산술 연산 오른쪽 시프트
구문:
| lshr = 123 |
스택: ..., value1-word1, value1-word2, value2 => ..., result-word1, result-word2
value1은 배정도 정수이어야 하고 value2는 정수이어야 한다. value1은 value2의 하위 6비트에 의해 표시된 양에 의해 (부호 확장을 가지고) 산술 연산적으로 오른쪽으로 시프트된다. 상기 배정도 정수 결과는 두 값을 모두 상기 스택상에 놓는다.
lushr
배정도 정수 논리 오른쪽 시프트
구문:
| lushr = 125 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result-word1, result-word2
value1은 배정도 정수이어야 하고 value2는 정수이어야 한다. value1은 value2의 하위 6비트에 의해 표시된 양에 의해 (부호 확장 없이) 논리적으로 오른쪽으로 시프트된다. 상기 배정도 정수 결과는 두 값을 모두 상기 스택상에 놓는다.
iand
정수 불 AND
구문:
| iand = 126 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 정수이어야 한다. 이들은 그들의 비트방향 논리 and(논리곱)에 의해 상기 스택상에 놓여진다.
land
배정도 정수 불 AND
구문:
| land = 127 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result-word1, result-word2
value1 및 value2는 배정도 정수이어야 한다. 이들은 그들의 비트방향 논리 and(논리곱)에 의해 상기 스택상에 놓여진다.
ior
정수 불 OR
구문:
| ior = 128 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 정수이어야 한다. 이들은 그들의 비트방향 논리 or(논리합)에 의해 상기 스택상에 놓여진다.
lor
배정도 정수 불 OR
구문:
| lor = 129 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result-word1, result-word2
value1 및 value2는 배정도 정수이어야 한다. 이들은 그들의 비트방향 논리 or(논리합)에 의해 상기 스택상에 놓여진다.
ixor
정수 불 XOR
구문:
| ixor = 130 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 모두 정수이어야 한다. 이들은 그들의 비트방향 exclusive or(배타적 논리합)에 의해 상기 스택상에 놓여진다.
lxor
배정도 정수 불 XOR
구문:
| lxor = 131 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result-word1, result-word2
value1 및 value2는 모두 배정도 정수이어야 한다. 이들은 그들의 비트방향 exclusive or(배타적 논리합)에 의해 상기 스택상에 놓여진다.
3.10 변환 연산(Conversion Operations)
i2l
정수-배정도 정수 변환
구문:
| i2l = 133 |
스택: ..., value => ..., result-word1, result-word2
value는 정수이어야 한다. 이것은 배정도 정수로 변환된다. 그 결과는 스택의 value를 대체한다.
i2f
정수-단정도 부동소수점
구문:
| i2f = 134 |
스택: ..., value => ..., result
value는 정수이어야 한다. 이것은 단정도 부동소수점 수로 변환된다. 그 결과는 스택의 value를 대체한다.
i2d
정수-배정도 부동소수점
구문:
| i2d = 135 |
스택: ..., value => ..., result-word1, result-word2
value는 정수이어야 한다. 이것은 배정도 부동소수점 수로 변환된다. 그 결과는 스택의 value를 대체한다.
l2i
배정도 정수-정수
구문:
| l2i = 136 |
스택: ..., value-word1, value-word2 => ..., result
value는 배정도 정수이어야 한다. 이것은 하위측 32비트를 취해 정수로 변환된다. 그 결과는 스택의 value를 대체한다.
l2f
배정도 정수-단정도 부동소수점
구문:
| l2f = 137 |
스택: ..., value-word1, value-word2 => ..., result
value는 배정도 정수이어야 한다. 이것은 단정도 부동소수점 수로 변환된다. 그 결과는 스택의 value를 대체한다.
l2d
배정도 정수-배정도 부동소수점
구문:
| l2d = 138 |
스택: ..., value-word1, value-word2 => ..., result-word1, result-word2
value는 배정도 정수이어야 한다. 이것은 배정도 부동소수점 수로 변환된다. 그 결과는 스택의 value를 대체한다.
f2i
단정도 부동소수점-정수
구문:
| f2i = 139 |
스택: ..., value => ..., result
value는 단정도 부동소수점 수이어야 한다. 이것은 정수로 변환된다. 그 결과는 스택의 value를 대체한다.
f2l
단정도 부동소수점-배정도 정수
구문:
| f2l = 140 |
스택: ..., value => ..., result-word1, result-word2
value는 단정도 부동소수점 수이어야 한다. 이것은 배정도 정수로 변환된다. 그 결과는 스택의 value를 대체한다.
f2d
단정도 부동소수점-배정도 부동소수점
구문:
| f2d = 141 |
스택: ..., value => ..., result-word1, result-word2
value는 단정도 부동소수점 수이어야 한다. 이것은 배정도 부동소수점 수로 변환된다. 그 결과는 스택의 value를 대체한다.
d2i
배정도 부동소수점-정수
구문:
| d2i = 142 |
스택: ..., value-word1, value-word2 => ..., result
value는 배정도 부동소수점 수이어야 한다. 이것은 정수로 변환된다. 그 결과는 스택의 value를 대체한다.
d2l
배정도 부동소수점-배정도 정수
구문:
| d2l = 143 |
스택: ..., value-word1, value-word2 => ..., result-word1, result-word2
value는 배정도 부동소수점 수이어야 한다. 이것은 배정도 정수로 변환된다. 그 결과는 스택의 value를 대체한다.
d2f
배정도 부동소수점-단정도 부동소수점
구문:
| 2df = 144 |
스택: ..., value-word1, value-word2 => ..., result
value는 배정도 부동소수점 수이어야 한다. 이것은 단정도 부동소수점 수로 변환된다. 만일 오버플로우가 발생하면, 그 결과는 value와 동일한 부호를 갖는 무한대가 되어야 한다. 그 결과는 스택의 value를 대체한다.
int2byte
정수-부호 달린 바이트
구문:
| int2byte = 157 |
스택: ..., value => ..., result
value는 정수이어야 한다. 이것은 부호 달린 8-비트 결과로 절단되고, 다음으로 부호는 정수로 확장된다. 그 결과는 스택의 value를 대체한다.
int2char
정수-char
구문:
| int2char = 146 |
스택: ..., value => ..., result
value는 정수이어야 한다. 이것은 부호 없는 16-비트 결과로 절단되고, 다음으로 0가 정수로 확장된다. 그 결과는 스택의 value를 대체한다.
int2short
정수-short
구문:
| int2short = 147 |
스택: ..., value => ..., result
value는 정수이어야 한다. 이것은 부호 달린 16-비트 결과로 절단되고, 다음으로 부호는 정수로 확장된다. 그 결과는 스택의 value를 대체한다.
3.11 제어 전송 명령(Control Transfer Instructions)
ifeq
0인 경우의 분기
구문:
| ifeg = 153 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value => ...
value는 정수이어야 한다. 이것은 상기 스택으로부터 팝된다. value가 0이면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 상기 ifeq 다음에 오는 명령에서 실행은 진행된다.
ifnull
널인 경우의 분기
구문:
| ifnull = 198 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value => ...
value는 오브젝트에 대한 레퍼런스이어야 한다. 이것은 상기 스택으로부터 팝된다. value가 널이면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 실행은 상기 ifnull 다음에 오는 명령에서 진행된다.
iflt
0보다 작은 경우의 분기
구문:
| iflt = 155 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value => ...
value는 정수이어야 한다. 이것은 상기 스택으로부터 팝된다. value가 0보다 작다면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 실행은 상기 iflt 다음에 오는 명령에서 진행된다.
ifle
0보다 작거나 같은 경우의 분기
구문:
| ifle = 158 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value => ...
value는 정수이어야 한다. 이것은 상기 스택으로부터 팝된다. value가 0보다 작거나 같다면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 실행은 상기 ifle 다음에 오는 명령에서 진행된다.
ifne
0이 아닌 경우의 분기
구문:
| ifne = 154 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value => ...
value는 정수이어야 한다. 이것은 상기 스택으로부터 팝된다. value가 0이 아니라면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 실행은 상기 ifne 다음에 오는 명령에서 진행된다.
ifnonnull
널이 아닌 경우의 분기
구문:
| ifnonnull = 199 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value => ...
value는 오브젝트의 레퍼런스이어야 한다. 이것은 상기 스택으로부터 팝된다. value가 널이 아니라면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 실행은 상기 ifnonnull 다음에 오는 명령에서 진행된다.
ifgt
0보다 큰 경우의 분기
구문:
| ifft = 157 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value => ...
value는 정수이어야 한다. 이것은 상기 스택으로부터 팝된다. value가 0보다 크다면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 실행은 상기 ifgt 다음에 오는 명령에서 진행된다.
ifge
0보다 크거나 같은 경우의 분기
구문:
| ifge = 156 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value => ...
value는 정수이어야 한다. 이것은 상기 스택으로부터 팝된다. value가 0보다 크거나 같다면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 실행은 상기 ifge 다음에 오는 명령에서 진행된다.
if_icmpeq
정수가 동일한 경우의 분기
구문:
| if_icmpeg = 159 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value1, value2 => ...
value1 및 value2는 정수이어야 한다. 이들은 모두 상기 스택으로부터 팝된다. value1이 value2와 같다면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 실행은 명령 if_icmpeq 다음에 오는 명령에서 진행된다.
if_icmpne
정수가 같지 않은 경우의 분기
구문:
| if_icmpne = 160 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value1, value2 => ...
value1 및 value2는 정수이어야 한다. 이들은 모두 상기 스택으로부터 팝된다. value1이 value2와 같지 않다면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 실행은 명령 if_icmpne 다음에 오는 명령에서 진행된다.
if_icmplt
정수가 보다 작은 경우의 분기
구문:
| if_icmplt = 161 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value1, value2 => ...
value1 및 value2는 정수이어야 한다. 이들은 모두 상기 스택으로부터 팝된다. value1이 value2보다 작다면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 실행은 명령 if_icmplt 다음에 오는 명령에서 진행된다.
if_icmpgt
정수가 보다 큰 경우의 분기
구문:
| if_icmpgt = 163 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value1, value2 => ...
value1 및 value2는 정수이어야 한다. 이들은 모두 상기 스택으로부터 팝된다. 만일 value1이 value2보다 크다면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 실행은 명령 if_icmpgt 다음에 오는 명령에서 진행된다.
if_icmple
정수가 작거나 같은 경우의 분기
구문:
| if_icmple = 164 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value1, value2 => ...
value1 및 value2는 정수이어야 한다. 이들은 모두 상기 스택으로부터 팝된다. value1이 value2보다 작거나 같다면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 실행은 명령 if_icmple 다음에 오는 명령에서 진행된다.
if_icmpge
정수가 크거나 같은 경우의 분기
구문:
| if_icmpge = 162 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value1, value2 => ...
value1 및 value2는 정수이어야 한다. 이들은 모두 상기 스택으로부터 팝된다. value1이 value2보다 크거나 같다면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 이 명령의 어드레스로부터의 그 오프셋에서 실행이 진행된다. 그렇지 않으면 실행은 명령 if_icmpge 다음에 오는 명령에서 진행된다.
lcmp
배정도 정수 비교
구문:
| lcmp = 148 |
스택: ..., value1-word1, value1-word2, value2-word1, => ..., result
value1 및 value2는 배정도 정수이어야 한다. 이들은 모두 상기 스택으로부터 팝되고 비교된다. value1이 value2보다 크다면, 정수 값 1이 상기 스택상으로 푸쉬된다. value1이 value2와 같다면, value 0가 상기 스택상으로 푸쉬된다. value1이 value2보다 작다면, value -1이 상기 스택상으로 푸쉬된다.
fcmpl
단정도 부동소수점 비교(NaN 상의 1)
구문:
| fcmpl = 149 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 단정도 부동소수점 수이어야 한다. 이들은 모두 상기 스택으로부터 팝되고 비교된다. value1이 value2보다 크다면, 정수 값 1이 상기 스택상으로 푸쉬된다. value1이 value2와 같다면, value 0가 상기 스택상으로 푸쉬된다. value1이 value2보다 작다면, value -1이 상기 스택상으로 푸쉬된다.
만일 value1 또는 value2 중 하나가 NaN라면, value -1이 상기 스택상으로 푸쉬된다.
fcmpg
단정도 부동소수점 비교(NaN 상의 1)
구문:
| fcmpg = 150 |
스택: ..., value1, value2 => ..., result
value1 및 value2는 단정도 부동소수점 수이어야 한다. 이들은 모두 상기 스택으로부터 팝 되고 비교된다. value1이 value2보다 크다면, 정수 값 1이 상기 스택상으로 푸쉬된다. value1이 value2와 같다면, value 0가 상기 스택상으로 푸쉬된다. value1이 value2보다 작다면, value -1이 상기 스택상으로 푸쉬된다.
value1 또는 value2 중 하나가 NaN라면, value 1이 상기 스택상으로 푸쉬된다.
dcmpl
배정도 부동소수점 비교(NaN 상의 -1)
구문:
| dcmpl = 151 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result
value1 및 value2는 배정도 부동소수점 수이어야 한다. 이들은 모두 상기 스택으로부터 팝되고 비교된다. value1이 value2보다 크다면, 정수 값 1이 상기 스택상으로 푸쉬된다. value1이 value2와 같다면, value 0가 상기 스택상으로 푸쉬된다. value1이 value2보다 작다면, value 1이 상기 스택상으로 푸쉬된다.
value1 또는 value2 중 하나가 NaN라면, value 1이 상기 스택상으로 푸쉬된다.
dcmpg
배정도 부동소수점 비교(NaN 상의 1)
구문:
| dcmpg = 152 |
스택: ..., value1-word1, value1-word2, value2-word1, value2-word2 => ..., result
value1 및 value2는 배정도 부동소수점 수이어야 한다. 이들은 모두 상기 스택으로부터 팝되고 비교된다. value1이 value2보다 크다면, 정수 값 1이 상기 스택상으로 푸쉬된다. value1이 value2와 같다면, value 0가 상기 스택상으로 푸쉬된다. value1이 value2보다 작다면, value -1이 상기 스택상으로 푸쉬된다.
value1 또는 value2 중 하나가 NaN라면, value 1이 상기 스택상으로 푸쉬된다.
if_acmpeg
오브젝트 레퍼런스가 같은 경우의 분기
구문:
| if_acmpeg = 165 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value1, value2 => ...
value1 및 value2는 오브젝트에 대한 레퍼런스이어야 한다. 이들은 모두 상기 스택으로부터 팝된다. 참조된 오브젝트가 동일하지 않다면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다.
실행은 이 명령의 어드레스로부터의 그 오프셋에서 진행된다. 그렇지 않으면 실행은 상기 if_acmpeg 다음에 오는 명령에서 진행된다.
if_acmpne
오브젝트 레퍼런스가 같지 않은 경우의 분기
구문:
| if_acmpne = 166 |
| branchbyte1 |
| branchbyte2 |
스택: ..., value1, value2 => ...
value1 및 value2는 오브젝트에 대한 레퍼런스이어야 한다. 이들은 모두 상기 스택으로부터 팝된다. 참조된 오브젝트가 동일하지 않다면, branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다.
실행은 이 명령의 어드레스로부터의 그 오프셋에서 진행된다. 그렇지 않으면 실행은 명령 if_acmpne 다음에 오는 명령에서 진행된다.
goto
모든 경우의 분기
구문:
| goto = 167 |
| branchbyte1 |
| branchbyte2 |
스택: 변화 없음
branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 실행은 이 명령의 어드레스로부터의 그 오프셋에서 진행된다.
goto_w
모든 경우의 분기(광역 인덱스)
구문:
| goto_w = 200 |
| branchbyte1 |
| branchbyte2 |
| branchbyte3 |
| branchbyte4 |
스택: 변화 없음
branchbyte1, branchbyte2, branchbyte3 및 branchbyte4는 부호 달린 32-비트 오프셋을 구성하기 위해 사용된다.
실행은 이 명령의 어드레스로부터의 그 오프셋에서 진행된다.
jsr
서브루틴 점프
구문:
| jsr = 168 |
| branchbyte1 |
| branchbyte2 |
스택: ... => ..., return-address
branchbyte1 및 branchbyte2는 부호 달린 16-비트 오프셋을 구성하기 위해 사용된다. 상기 jsr 다음에 즉시 따라오는 명령의 어드레스가 상기 스택상으로 푸쉬된다. 이 명령의 어드레스로부터의 오프셋에서 실행이 진행된다.
jsr_w
서브루틴 점프(광역 인덱스)
구문:
| jsr_w = 201 |
| branchbyte1 |
| branchbyte2 |
| branchbyte3 |
| branchbyte4 |
스택: ... => ..., return-address
branchbyte1, branchbyte2, branchbyte3 및 branchbyte4는 부호 달린 32-비트 오프셋을 구성하기 위해 사용된다. 상기 jsr_w 다음에 즉시 따라오는 명령의 어드레스가 상기 스택상으로 푸쉬된다. 이 명령의 어드레스로부터의 오프셋에서 실행이 진행된다.
ret
서브루틴으로부터 복귀
구문:
| ret = 169 |
| vindex |
스택: 변화 없음
현재 JAVA 프레임내의 로컬 변수 vindex 는 리턴 어드레스를 포함해야 한다. 상기 로컬 변수의 내용은 상기 pc로 기록된다.
jsr이 상기 어드레스를 상기 스택상으로 푸쉬하고 ret가 그것을 로컬 변수에서 얻게됨에 유의하라. 이 부조화는 의도적인 것이다.
ret_w
서브루틴으로부터 복귀(광역 인덱스)
구문:
| ret_w = 209 |
| vindexbyte1 |
| vindexbyte2 |
스택: 변화 없음
vindexbyte1 및 vindexbyte2는 현재 JAVA 프레임내의 로컬 변수로 부호 없는 16-비트 인덱스내로 어셈블된다. 상기 로컬 변수는 리턴 어드레스를 포함해야 한다. 상기 로컬 변수의 내용은 상기 pc로 기록된다. 더 많은 정보에 대해서는 ret 명령을 참조하라.
3.12 함수 리턴(Function Return)
ireturn
함수로부터 정수 리턴
구문:
| ireturn = 172 |
스택: ..., value1 => ..., [empty]
value는 정수이어야 한다. 상기 값 value는 앞선 실행 환경의 스택상으로 푸쉬된다. 상기 오퍼랜드 스택상의 다른 값들은 버려진다. 그러면 해석기는 그의 호출자로 제어를 되돌려보낸다.
lreturn
함수로부터 배정도 정수 리턴
구문:
| lreturn = 173 |
스택: ..., value-word1, value-word2 => ..., [empty]
value는 배정도 정수이어야 한다. 상기 값 value는 앞선 실행 환경의 스택상으로 푸쉬된다. 상기 오퍼랜드 스택상의 다른 값들은 버려진다. 그러면 해석기는 그의 호출자로 제어를 되돌려보낸다.
freturn
함수로부터 단정도 부동소수점 리턴
구문:
| freturn = 174 |
스택: ..., value => ..., [empty]
value는 단정도 부동소수점 수이어야 한다. 상기 값 value는 앞선 실행 환경의 스택상으로 푸쉬된다. 상기 오퍼랜드 스택상의 다른 값들은 버려진다. 그러면 해석기는 그의 호출자로 제어를 되돌려보낸다.
dreturn
함수로부터 배정도 부동소수점 리턴
구문:
| dreturn = 175 |
스택: ..., value-word1, value-word2 => ..., [empty]
value는 배정도 부동소수점 수이어야 한다. 상기 값 value는 앞선 실행 환경의 스택상으로 푸쉬된다. 상기 오퍼랜드 스택상의 다른 값들은 버려진다. 그러면 해석기는 그의 호출자로 제어를 되돌려보낸다.
areturn
함수로부터 오브젝트 레퍼런스 리턴
구문:
| areturn = 176 |
스택: ..., value => ..., [empty]
value는 오브젝트에 대한 레퍼런스이어야 한다. 상기 값 value는 앞선 실행 환경의 스택상으로 푸쉬된다. 상기 오퍼랜드 스택상의 다른 값들은 버려진다. 그러면 해석기는 그의 호출자로 제어를 되돌려보낸다.
return
프로시저로부터 (무효) 리턴
구문:
| return = 177 |
스택: ... => ..., [empty]
오퍼랜드 스택상의 모든 값들이 버려진다. 그러면 해석기는 그의 호출자로 제어를 되돌려보낸다.
breakpoint
중지 및 브레이크포인트 처리기로 제어 전송
구문:
| breakpoint = 202 |
스택: 변화 없음
3.13 테이블 점핑(Table Jumping)
tableswitch
인덱스 및 점프에 의한 점프 테이블 액세스
구문:
| tableswitch= 170 |
| ...0-3 byte pad... |
| default-offset1 |
| default-offset2 |
| default-offset3 |
| default-offset4 |
| low1 |
| low2 |
| low3 |
| low4 |
| high1 |
| high2 |
| high3 |
| high4 |
| ...jump offsets... |
스택: ..., index => ...
tableswitch는 가변 길이 명령이다. 상기 tableswitch opcode 바로 다음으로, 다음 바이트가 4를 곱하는 어드레스에서 시작되도록 제로와 세 개의 0 사이에 패딩으로서 삽입된다. 상기 패딩 다음에 일련의 부호 달린 4-바이트 양이 온다: default-offset, low, high, 그리고 다음으로 high-low+1이 또한 4비트 오프셋을 부호를 붙인다. 상기 high-low+1 부호 달린 4-바이트 오프셋은 0-기반 점프 테이블처럼 취급된다.
index는 정수이어야 한다. index가 low 보다 작거나 또는 index가 high 보다 크다면, default-offset가 이 명령의 어드레스에 더해진다. 그렇지 않으며, low는 index에서 감산되고, 상기 jump 테이블의 index-low번째 성분이 추출되며, 그리고 이 명령의 어드레스에 더해진다.
lookupswitch
키 매치 및 점프에 의한 점프 테이블 액세스
구문:
| lookupswitch= 171 |
| ...0-3 byte pad... |
| default-offset1 |
| default-offset2 |
| default-offset3 |
| default-offset4 |
| npairsl |
| npairs2 |
| npairs3 |
| npairs4 |
| ...match-offset pairs... |
스택: ..., key => ...
lookupswitch는 가변 길이 명령이다. 상기 lookupswitch opcode 바로 직후, 4가 곱해지는 어드레서에서 다음 바이트가 시작되도록 패딩하는 것처럼 제로와 세 개의 0 사이에 삽입된다.
상기 패딩 바로 다음에 여러개의 부호 달린 4-바이트 양의 쌍이 있게된다. 첫 번째 쌍은 특별하다. 그 쌍의 상기 첫 번째 조항은 디폴트 오프셋이고, 그 쌍의 두 번째 조항은 그 다음의 쌍의 수를 가져다 준다. 각 각의 연속 쌍은 match 및 offset으로 구성되어 있다.
상기 key는 정수이어야 한다. 스택 상의 정수 key는 상기 match 각각과 비교된다. 그들 중 하나와 같다면, offset가 이 명령의 어드레스에 더해진다. key가 상기 match의 어느 것과도 매치되지 않는다면, 상기 디폴트 오프셋이 이 명령의 어드레스에 더해진다.
3.14 오브젝트 필드 조작(Manipulation Object Fields)
putfield
오브젝트내 필드 설정
구문:
| putfield = 181 |
| indexbyte1 |
| indexbyte2 |
스택: ..., objectref, value => ...
또는
스택: ..., objectref, value-word1, value-word2 => ...
indexbyte1 및 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상기 상수 풀 항목은 클래스명 및 필드명에 대한 필드 레퍼런스가 될 것이다. 상기 항목은 상기 필드 폭(바이트 단위) 및 상기 필드 오프셋(바이트 단위)을 갖는 필드 블럭 포인터로 분해된다.
objectref에 의해 참조된 오브젝트의 처음부터 오프셋에서의 필드는 상기 스택의 최상위의 값으로 세트될 것이다.
이 명령은 32-비트와 64-비트 광역 필드 모두를 처리한다.
objectref 가 널이면, NullPointerException가 발생된다.
지정된 필드가 스태틱 필드이면, IncompatibleClassChangeError가 기동된다.
getfield
오브젝트로부터 필드 패치
구문:
| getfield = 180 |
| indexbyte1 |
| indexbyte2 |
스택: ..., objectref => ..., value
또는
스택: ..., objectref => ..., value-word1, value-word2
indexbyte1 및 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상기 상수 풀 항목은 클래스명 및 필드명에 대한 필드 레퍼런스가 될 것이다. 상기 항목은 상기 필드 폭(바이트 단위) 및 상기 필드 offset(바이트 단위)을 갖는 필드 블럭 포인터로 분해된다.
objectref는 오브젝트의 레퍼런스이어야 한다. objectref에 의해 참조된 오브젝트의 처음부터 offset에서의 값은 상기 스택 최상위의 objectref를 대체한다.
이 명령은 32-비트와 64-비트 광역 필드 모두를 다룬다.
objectref가 널이면, NullPointerException이 발생된다.
지정된 필드가 스태틱 필드이면, IncompatibleClassChangeError가 기동된다.
putstatic
클래스내 스태틱 필드 설정
구문:
| putstatic = 179 |
| indexbyte1 |
| indexbyte2 |
스택: ..., value => ...
또는
스택: ..., value-word1, value-word2 => ...
indexbyte1 및 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상기 상수 풀 항목은 클래스의 스태틱 필드에 대한 필드 레퍼런스가 될 것이다. 그 필드는 상기 스택의 최상위의 값을 가지도록 설정될 것이다.
이 명령은 32-비트와 64-비트 광역 필드 모두를 처리한다.
지정된 필드가 스태틱 필드이면, IncompatibleClassChangeError가 기동된다.
getstatic
클래스로부터 스태틱 필드 입수
구문:
| getstatic = 178 |
| indexbyte1 |
| indexbyte2 |
스택: ..., => ..., value
또는
스택: ..., => ..., value-word1, value-word2
indexbyte1 및 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상기 상수 풀 항목은 클래스의 스태틱 필드에 대한 필드 레퍼런스가 될 것이다.
이 명령은 32-비트와 64-비트 광역 필드 모두를 처리한다.
지정된 필드가 스태틱 필드이면, IncompatibleClassChangeError가 발생된다.
3.15 매서드 호출(Method Invocation)
매서드 호출을 구현하는 4개의 명령이 있다.
invokevirtual 오브젝트의 런타임(가상) 형태에 기초하여 디스패치하는 오 브젝트의 예시 매서드 호출. 이것은 JAVA의 정상적인 매서 드 디스패치이다.
invokenonvirtual 오브젝트의 컴파일-시간 (비가상) 형태에 기초하여 디스패 치하는 오브젝트의 예시 매서드 호출. 이것은 예를 들어 keywordsuper 또는 슈퍼클래스 명을 매서드 한정자로 사용 할 때 사용된다.
invokestatic 명명된 클래스의 클래스(스태틱) 매서드 호출.
invokeinterface 적절한 매서드를 찾기 위해 특정 런타임 오브젝트에 의해 구현된 매서드를 검색하는 인터페이스에 의해 구현되는 매 서드 호출.
invokevirtual
예시 매서드 호출, 런타임 형태에 기초한 디스패치
구문:
| invokevirtual = 182 |
| indexbyte1 |
| indexbyte2 |
스택: ..., objectref, [arg1, [arg2 ...]], ... => ...
오퍼랜드 스택은 오브젝트의 레퍼런스 및 소수의 인수를 포함해야 한다. indexbyte1 및 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상수 풀의 그 인덱스에서의 항목은 완전한 매서드 기호와 클래스를 포함한다. 오브젝트의 매서드 테이블에 대한 포인터가 오브젝트 레퍼런스에서 복원된다. 매서드 기호는 상기 매서드 테이블에서 검색된다. 매서드 기호는 테이블의 매서드 기호 중 하나와 정확히 일치하도록 제공된다.
룩업 결과는 명명된 클래스의 매서드 테이블내의 인덱스인데, 그 형태의 매서드 테이블내를 보기 위해 오브젝트의 동적 형태와 같이 사용되며, 여기서 일치된 매서드에 대한 매서드 블럭에 대한 포인터가 발견된다. 매서드 블럭은 매서드의 형태(고유의, 동기된 등)와 오퍼랜드 스택에 예측딘 인수의 수를 나타낸다.
매서드가 동기된 것으로 표시되면 objectref와 연관된 모니터가 입력된다.
objectref 및 인수는 매서드 스택에서 팝되고, 새로운 매서드의 로컬 변수의 초기값으로 된다. 실행은 새로운 매서드의 첫번째 명령으로 계속된다.
오퍼랜드 스택의 오브젝트 레퍼런스가 널이면, NullPointerException이 기동된다. 매서드 호출 동안 스택 오버플로우가 검출되면, StackOverflowError가 기동된다.
invokenonvirtual
컴파일-시간 형태에 기초하여 디스패치하는 예시 매서드 호출
구문:
| inokenonvirtual = 183 |
| indexbyte1 |
| indexbyte2 |
스택: ..., objectref, [arg1, [arg2 ...]], ... => ...
오퍼랜드 스택은 오브젝트의 레퍼런스와 소수의 인수를 포함해야 한다. indexbyte1 및 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상수 풀의 그 인덱스에서의 항목은 완전한 매서드 기호를 포함한다. 매서드 기호는 매서드 테이블에서 검색된다. 매서드 기호는 테이블의 매서드 기호 중 하나와 정확히 일치하도록 제공된다.
룩업 결과는 매서드 블럭이다. 매서드 블럭은 매서드의 형태(고유의, 동기된 등)와 오퍼랜드 스택에서 예측된 인수(nargs)의 수를 나타낸다.
매서드가 동기된 것으로 표시되면 objectref와 연관된 모니터가 입력된다.
objectref 및 인수는 이 매서드의 스택에서 팝되고 새로운 매서드의 로컬 변수의 초기값으로 된다. 실행은 새로운 매서드의 첫번째 명령으로 계속된다.
오퍼랜드 스택상의 오브젝트 레퍼런스가 널이면, NullPointerException이 기동된다. 매서드 호출 동안 스택 오버플로우가 검출되면, StackOverflowError가 기동된다.
invokestatic
클래스 (스태틱) 매서드 호출
구문:
| invokestatic = 184 |
| indexbyte1 |
| indexbyte2 |
스택: ..., [arg1, [arg2 ...]], ... => ...
오퍼랜드 스택은 소수의 인수를 포함해야 한다. indexbyte1 및 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상수 풀의 그 인덱스에서의 항목은 완전한 매서드 기호 및 클래스를 포함한다. 매서드 기호는 표시된 클래스의 매서드 테이블에서 검색된다. 매서드 기호는 클래스의 매서드 테이블의 매서드 기호 중 하나와 정확히 일치하도록 제공된다.
룩업 결과는 매서드 블럭이다. 매서드 블럭은 매서드의 형태(고유의, 동기된 등)와 오퍼랜드 스택에서 예측된 인수(nargs)의 수를 나타낸다.
매서드가 동기된 것으로 표시되면 분류와 관련된 모니터가 들어간다.
인수는 이 매서드 스택에서 팝되고 새로운 매서드의 로컬 변수의 초기값으로 된다. 실행은 새로운 매서드의 첫번째 명령으로 계속된다.
매서드 호출 동안 스택 오버플로우가 검출되면, StackOverflowError가 기동된다.
invokeinterface
인터페이스 매서드 호출
구문:
| invokeinterface = 185 |
| indexbyte1 |
| indexbyte2 |
| nargs |
| reserved |
스택: ..., objectref, [arg1, [arg2 ...]], ... => ...
오퍼랜드 스택은 오브젝트와 nargs-1 인수에 대한 레퍼런스를 포함해야 한다. indexbyte1과 indexbyte2는 현재 클래스의 상수 풀(pool)로 인덱스를 재구성하는데 사용된다. 상수 풀의 인덱스에서의 항목은 완전한 매서드(method) 기호를 포함한다. 오브젝트의 매서드 테이블에 대한 포인터는 오브젝트 레퍼런스로부터 복원된다. 매서드 기호는 매서드 테이블에서 색인된다. 매서드 기호는 테이블의 매서드 기호 중 하나와 정확히 일치하도록 제공된다.
색인 결과는 매서드 블럭이다. 매서드 블럭은 매서드의 형태(고유의, 동기된 등등)를 나타내지만, invokevirtual과 invokenonvirtual와는 달리 가용 인수의 수(nargs)는 바이트코드로부터 취해진다.
매서드가 markedsynchronized이면, objectref와 연관된 모니터가 입력된다.
objectref와 인수가 매서드의 스택에서 팝되어 새로운 매서드의 로컬 변수의 초기값이 된다. 실행은 새로운 매서드의 첫 번째 명령으로 계속된다.
오퍼랜드 스택의 objectref가 널(null)이면, NullPointerException이 기동된다. 매서드 호출 동안 스택 오버플로우가 검출되면 StackOverflowError이 기동된다.
3.16 예외 핸들링
athrow
기동 예외 또는 오류
구문:
| athrow = 191 |
스택: ..., objectref => [undefined]
objectref는 기동되는 Throwable의 서브클래스인 오브젝트의 레퍼런스이어야 한다. 현재의 JAVA 스택 프레임은 이 클래스 또는 이 클래스의 슈퍼클래스를 캐치하는 가장 최근의 캐치 클로즈에 대하여 검색된다. 일치하는 캐치 리스트 항이 발견되면, pc는 캐치 리스트 항으로 표시된 어드레스로 세트되고, 실행을 계속한다.
적절한 캐치 클로즈가 현재의 스택 프레임에서 발견되지 않으면, 그 프레임은 팝되고, 오브젝트가 다시 기동된다. 하나가 발견되면, 그것은 이 예외에 대한 코드의 위치를 포함한다. 현재의 스택 프레임에서 적절한 캐치가 발견되지 않으면, 그 프레임은 팝되고, objectref가 다시 기동된다.
3.17 다양한 오브젝트 동작
new
새로운 오브젝트 형성
구문:
| new = 187 |
| indexbyte1 |
| indexbyte2 |
스택: ... => ..., objectref
indexbyte1과 indexbyte2는 현재 클래스의 상수 풀에 인덱스를 구성하는데 사용된다. 그 인덱스에서의 항은 클래스 포인터 class로 분해될 수 있는 클래스명이어야 한다. 다음에 그 클래스에 대한 새로운 예시가 형성되고, 오브젝트에 대한 레퍼런스가 스택에 푸쉬된다.
checkcast
오브젝트가 지정된 형태인지 확인
구문:
| checkcast = 192 |
| indexbyte1 |
| indexbyte2 |
스택: ..., objectref => ..., objectref
indexbyte1과 indexbyte2는 현재 클래스의 상수 풀에 인덱스를 구성하는데 사용된다. 상수 풀의 그 인덱스에서 스트링은 클래스 포인터 class로 분해될 수 있는 클래스명인 것으로 가정된다. objectref는 오브젝트에 대한 레퍼런스이어야 한다.
checkcast는 objectref가 클래스 class의 오브젝트에 대한 레퍼런스에 가해질 수 있는지를 판정한다. 널 objectref는 어떤 클래스에도 가해질 수 있다. 그렇지 않으면 참조된 오브젝트는 class의 예시 또는 그의 슈퍼클래스 중 하나이어야 한다. objectref가 class에 가해질 수 있으면, 실행은 다음 명령으로 진행하고, objectref는 스택에 남게 된다.
objectref가 class에 가해질 수 없으면 ClassCastException이 기동된다.
instanceof
오브젝트가 지정된 형태의 것인지 판정
구문:
| instanceof = 193 |
| indexbyte1 |
| indexbyte2 |
스택: ..., objectref => ..., result
indexbyte1과 indexbyte2는 현재 클래스의 상수 풀에 인덱스를 구성하는데 사용된다. 상수 풀의 그 인덱스에서의 스트링은 클래스 포인터 class로 분해될 수 있는 클래스명인 것으로 가정된다. objectref는 오브젝트에 대한 레퍼런스이어야 한다.
instanceof는 objectref가 클래스 class의 오브젝트에 대한 레퍼런스인 것으로 가해질 수 있는지를 판정한다. 이 명령은 objectref가 class의 예시 또는 그의 슈퍼클래스 중 하나이면 objectref를 1로 겹쳐쓴다. 그렇지 않으면 objectref는 0으로 겹쳐쓰여진다. objectref가 널이면, 0으로 겹쳐쓰여진다.
3.18 모니터
monitorenter
코드의 모니터된 영역 들어감
구문:
| monitorenter = 194 |
스택: ..., objectref => ...
objectref는 오브젝트에 대한 레퍼런스이어야 한다.
인터프리터는 로크(lock) 매커니즘을 통한 objectref에 대한 배타적인 액세스을 얻고자 한다. 다른 스레드(thread)가 이미 objectref를 로크했으면, 핸재의 스레드는 오브젝트의 로크가 풀릴 때까지 대기한다. 오브젝트가 로크되어 있지 않으면, 배타적인 로크를 얻는다.
objectref가 널이면, NullPointerException이 대신 기동된다.
monitorexit
코드의 모니터된 영역 나옴
구문:
| monitorexit = 195 |
스택: ..., objectref => ...
objectref는 오브젝트에 대한 레퍼런스이어야 한다. 오브젝트에 대한 로크는 해제하였다. 이것이 이 스레드가 그 오브젝트에 대하여 갖는 최종 로크이면(하나의 스레드는 단일 오브젝트에 대하여 다중 로크를 갖도록 허용된다), 오브젝트가 이용 가능한 것을 대기하고 있는 다른 스레드가 진행하도록 허용된다.
objectref가 널이면, NullPointerException이 대신 기동된다.
부록 A: 최적화
_quick가 끝에 붙은 다음의 의사 명령 세트들은 JAVA 가상 컴퓨터 명령의 변형이다. 이들은 바이트코드를 해석하는 속도를 개선하는데 사용된다. 이들은 가상 컴퓨터 명세 또는 명령 세트의 일부는 아니고, JAVA 가상 컴퓨터 구현의 외부에서는 볼 수 없는 것이다. 그러나, 가상 컴퓨터 구현의 내부에서 이들은 효과적인 최적화로 판명되었다.
JAVA 소스 코드로부터 JAVA 가상 컴퓨터 명령 세트로의 컴파일러는 다만 non-_quick 명령만을 제거한다. _quick 의사 명령이 사용되면, _quick 변형을 갖는 non-_quick의 예시는 각각 자체 _quick 변형에 의한 실행시 겹쳐쓰여진다. 그 명령 예시에 대한 이후의 실행은 _quick 변형일 것이다.
모든 경우에 있어서, 명령이 첨자 _quick를 갖는 대안을 가지면, 명령을 상수 풀을 참조한다. _quick 최적화가 사용되면, _quick 변형을 갖는 각각의 non-_quick 명령은 다음을 수행한다.
상수 풀의 지정된 항목을 분해한다;
상수 풀의 항목이 몇가지 이유로 분해될 수 없으면 오류를 발신한다;
그것 자체를 명령의 _quick 버전으로 변환한다. 명령 putstatic, getstatic, putfield 및 getfield는 각각 2개의 _quick 버전을 갖는다;
예정된 동작을 실행한다.
이것은 명령이 _quick 변형으로 자신을 겹쳐쓰는 부가적인 스텝을 제외하고는 _quick 최적화가 없는 명령의 동작과 동일하다.
명령의 _quick 변형은 상수 풀의 항목이 이미 분해되었고, 이 분해는 어떤 오류도 발생하지 않는다고 가정한다. 이것은 분해된 항목에 대해서 예정된 동작을 간단히 실행한다.
주: 몇가지 호출 매서드만이 오브젝트의 매서드 테이블로의 단일 바이트 오프셋을 지원할 뿐이다. 256 이상의 매서드를 갖는 오브젝트에 대하여 몇몇 호출은 이런 바이트코드만으로는 빨라질 수 없다.
이 부록은 의사 명령의 opcode 값을 제공하지 않는데, 그 이유는 이들이 보이지 않고, 변경되기 때문이다.
A.1 상수 풀 분해
클래스가 판독되면, 크기가 n인 상수의 어레이 constant_pool []이 형성되고, 클래스의 한 필드에 할당된다. constant_pool [0]은 constant_pool의 어느 필드가 이미 분해되었는지를 나타내는 동적으로 할당된 어레이에 대한 포인트로 세트된다. constant_pool [1] 내지 constant_pool [nconstants-1]은 이 상수 항목에 대응하는 "형태" 필드의 포인트로 세트된다.
상수 풀을 참조하는 명령이 실행될 때, 인덱스가 발생되고, 인덱스가 이미 분해되었는지를 확인하기 위해 constant_pool [0]이 검사된다. 그렇다면, constant_pool [index]의 값이 리턴된다. 그렇지 않으면, constant_pool [index]의 값은 실제 포인터 또는 데이터로 분해되고, constant_pool [index]에 어떤 값이 존재하든지 겹쳐쓴다.
A.2 스택으로 상수를 푸쉬(_quick 변형)
idcl_quick
상수 풀로부터 스택으로 항목 푸쉬
구문:
| idcl_quick |
| indexbyte1 |
스택: ...=>..., item
indexbyte1은 현재 클래스의 상수 풀로의 부호가 없는 8비트 인덱스로서 사용된다. 그 인덱스에서의 항목이 스택으로 푸쉬된다.
idc2_quick
상수 풀로부터 스택으로 항목 푸쉬
구문:
| idc2_quick |
| indexbyte1 |
| indexbyte2 |
스택: ...=>..., item
indexbyte1과 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 그 인덱스의 constant는 분해되고, 그 인덱스의 item은 스택으로 푸쉬된다.
idc2w_quick
상수 풀로부터 스택으로 배정도 정수 또는 배정도 부동소수점 푸쉬
구문:
| idc2w_quick |
| indexbyte1 |
| indexbyte2 |
스택: ...=>...,constant-word1,constant-word2
indexbyte1과 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 그 인덱스의 constant가 스택으로 푸쉬된다.
A.3 어레이 관리(_quick 변형)
anewarray_quick
오브젝트에 새로운 레퍼런스 어레이 할당
구문:
| anewarray_quick |
| indexbyte1 |
| indexbyte2 |
스택: ...,size=>result
size는 정수이어야 한다. 이것은 새로운 어레이에서 구성요소의 수를 나타낸다.
indexbyte1과 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 엔트리는 클래스이어야 한다.
표시된 클래스 형태와 size 구성요소를 유지할 수 있는 새로운 어레이가 할당되고, result는 이 새로운 어레이에 대한 레퍼런스이다. 지정된 클래스 형태의 size 항목을 포함할 만큼 충분히 큰 어레이의 할당이 시도된다. 어레이의 모든 구성요소는 0으로 초기화된다.
size가 0보다 적으면, NegativeArraySizeException이 기동된다. 어레이를 할당할 만큼 충분한 메모리가 존재하지 않으면, OutOfMemoryError가 기동된다.
multianewarray_quick
새로운 다차원 어레이 할당
구문:
| multianewarray_quick |
| indexbyte1 |
| indexbyte2 |
| dimensions |
스택: ...,size1,size2,...sizen=>result
각 size는 정수이어야 한다. 각각은 1차원 어레이에서 구성요소의 수를 나타낸다.
indexbyte1과 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 생성되는 엔트리는 클래스이어야 한다.
dimensions는 다음과 같은 양상을 갖는다.
이것은 ≥1인 정수이어야 한다. 이는 형성되는 차원의 수를 나타낸다. 이것은 ≤어레이 클래스의 차원 수이어야 한다.
이는 스택에서 팝되는 구성요소의 수를 나타낸다. 이 모두는 0보다 크거나 같은 정수이어야 한다. 이들은 차원의 크기로 사용된다.
스택의 size 인수 중 어느 하나가 0보다 작으면, NegativeArraySizeException이 기동된다. 어레이를 할당한 만큼 충분한 메모리가 존재하지 않으면 OutOfMemoryError가 기동된다.
result는 새로운 어레이 오브젝트에 대한 레퍼런스이다.
A.4 오브젝트 필드 조작(_quick 변형)
putfield_quick
오브젝트의 필드 설정
구문:
| putfield2_quick |
| offset |
| unused |
스택: ...,objectref,value=>...
objectref는 오브젝트에 대한 레퍼런스이어야 한다. value는 지정된 필드에 적합한 형태의 값이어야 한다. offset은 그 오브젝트의 필드에 대한 오프셋이다. value는 오프셋에서 오브젝트에 기록된다. objectref와 value는 모두 스택으로부터 팝된다.
objectref가 널이면, NullPointerException이 발생된다.
putfield2_quick
오브젝트의 배정도 정수 또는 배정도 부동소수점 필드 설정
구문:
| putfield2_quick |
| offset |
| unused |
스택: ...,objectref,value-word1,value-word2=>...
objectref는 오브젝트에 대한 레퍼런스이어야 한다. value는 지정된 필드에 적합한 형태의 값이어야 한다. offset은 그 오브젝트의 필드에 대한 오프셋이다. value는 offset에서 오브젝트에 기록된다. objectref와 value는 스택으로부터 팝된다.
objectref가 널이면, NullPointerException이 발생된다.
getfield_quick
오브젝트로부터 필드 패치
구문:
| getfield_quick |
| offset |
| unused |
스택: ...,objectref=>...,value
objectref는 오브젝트에 대한 조정자이어야 한다. objectref에 의해 참조된 오브젝트로의 offset의 값은 스택 최상위의 objectref를 대체한다.
objectref가 널이면, NullPointerException이 발생된다.
getfield2_quick
오브젝트로부터 필드 패치
구문:
| getfield2_quick |
| offset |
| unused |
스택: ...,objectref=>...,value-word1,value-word2
objectref는 오브젝트에 대한 조정자이어야 한다. objectref에 의해 참조된 오브젝트로의 오프셋의 값은 스택 최상위의 objectref를 대체한다.
objectref가 널이면, NullPointerException이 발생된다.
putstatic_quick
클래스의 스태틱 필드 설정
구문:
| putstatic_quick |
| indexbyte1 |
| indexbyte2 |
스택: ...,value=>...
indexbyte1과 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상수 풀 항목은 클래스의 스태틱 필드에 대한 필드 레퍼런스일 것이다. 값은 그 필드에 대한 적절한 형태이어야 한다. 그 필드는 값 value를 갖도록 설정될 것이다.
putstatic2_quick
클래스의 스태틱 필드 설정
구문:
| putstatic2_quick |
| indexbyte1 |
| indexbyte2 |
스택: ...,value-word1,value-word2=>...
indexbyte1과 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상수 풀 항목은 클래스의 스태틱 필드에 대한 필드 레퍼런스일 것이다. 그 필드는 배정도 정수 또는 배정도 부동 소수점 수 중 하나이어야 한다. value는 그 필드에 적당한 형태이어야 한다. 그 필드는 값 value를 갖도록 설정될 것이다.
getstatic_quick
클래스로부터 스태틱 필드 입수
구문:
| getstatic_quick |
| indexbyte1 |
| indexbyte2 |
스택: ...,=>...,value
indexbyte1과 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상수 풀 항목은 클래스의 스태틱 필드에 대한 필드 레퍼런스일 것이다. 그 필드의 값은 스택의 handle를 대체할 것이다.
getstatic2_quick
클래스로부터 스태틱 필드 입수
구문:
| getstatic2_quick |
| indexbyte1 |
| indexbyte2 |
스택: ...,=>...,value-word1,value-word2
indexbyte1과 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상수 풀 항목은 클래스의 스태틱 필드에 대한 필드 레퍼런스일 것이다. 그 필드는 배정도 정수 또는 배정도 부동 소수점 수이어야 한다. 그 필드의 값은 스택의 handle을 대체할 것이다.
A.5 매서드 호출(_quick 변형)
invokevirtual_quick
런타임 형태에 기초하여 디스패칭하는 예시 매서드 호출
구문:
| invokevirtual_quick |
| offset |
| nargs |
스택: ...,objectref,[arg1,[arg2...]]=>...
오퍼랜드 스택은 objectref, 오브젝트에 대한 레퍼런스 및 nargs-1 인수를 포함해야 한다. 오브젝트의 동적 형태에 의해 결정되는 것처럼 오브젝트의 매서드 테이블의 offset에서 매서드 블럭이 복원된다. 매서드 블럭은 매서드의 형태(고유의, 동기된 등)를 나타낸다.
매서드가 동기된 것으로 표시되면, 오브젝트와 연관된 모니터가 입력된다.
새로운 JAVA 스택 프레임에 대한 로컬 변수 어레이의 베이스는 스택의 objectref에 대한 포인트로 세트되고, objectref와 제공된 인수(arg1, arg2,...)는 새로운 프레임의 첫번째 nargs 로컬 변수를 구성한다. 매서드에 의해 사용된 로컬 변수의 전체 수가 결정되고, 로컬에 대해 충분한 공간이 남겨진 후 새로운 프레임에 대한 실행 환경이 푸쉬된다. 이 매서드 호출에 대한 오퍼랜드 스택의 베이스는 실행 환경후 첫번째 워드로 세트된다. 마직막으로 실행은 일치된 매서드의 첫번째 명령으로 계속된다.
objectref가 널이면, NullPointerException이 기동된다. 매서드 호출 동안 스택 오버플로우가 검출되면, StackOverflowError이 기동된다.
invokevirtualobject_quick
특히 어레이에 대하여 클래스 JAVA.lang.Object의 예시 매서드 호출
구문:
| invokevirtualobject_quick |
| offset |
| nargs |
스택: ...,objectref,[arg1,[arg2...]]=>...
오퍼랜드 스택은 objectref, 오브젝트 또는 어레이에 대한 레퍼런스 및 nargs-1 인수를 포함해야 한다. JAVA.lang.Object의 매서드 블럭의 offset에서의 매서드 블럭이 복원된다. 매서드 블럭은 매서드의 형태(고유의, 동기된 등)를 나타낸다.
매서드가 동기된 것으로 표시되면, handle과 연관된 모니터가 입력된다.
새로운 JAVA 스택 프레임에 대한 로컬 변수 어레이의 베이스는 스택의 objectref에 대한 포인트로 세트되고, objectref와 제공된 인수(arg1, arg2,...)는 새로운 프레임의 첫번째 nargs 로컬 변수를 구성한다. 매서드에 의해 사용된 로컬 변수의 전체 수가 결정되고, 로컬에 대해 충분한 공간이 남겨진 후 새로운 프레임의 실행 환경이 푸쉬된다. 이 매서드 호출에 대한 오퍼랜드 스택의 베이스는 실행 환경 후 첫번째 워드로 세트된다. 마지막으로, 실행은 일치된 매서드의 첫번째 명령으로 계속된다.
objectref가 널이면, NullPointerException이 기동된다. 매서드 호출 동안 스택 오버플로우가 검출되면, StackOverflowError가 기동된다.
invokenonvirtual_quick
컴파일 시간 형태에 기초하여 디스패칭하는 예시 매서드 호출
구문:
| invokenonvirtual_quick |
| indexbyte1 |
| indexbyte2 |
스택: ...,objectref,[arg1,[arg2...]]=>...
오퍼랜드 스택은 objectref, 오브젝트에 대한 레퍼런스 및 소수의 인수를 포함해야 한다. indexbyte1과 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상수 풀의 그 인덱스에 대한 항목은 매서드 슬롯 인덱스와 클래스에 대한 포인터를 포함한다. 표시된 클래스의 매서드 슬롯 인덱스에서의 매서드 블럭이 복원된다. 매서드 블럭은 매서드의 형태(고유의, 동기된 등)와 오퍼랜드 스택에 예측된 인수의 수(nargs)를 나타낸다.
매서드가 동기된 것으로 표시되면, 오브젝트와 연관된 모니터가 입력된다.
새로운 JAVA 스택 프레임에 대한 로컬 변수 어레이의 베이스는 스택의 objectref에 대한 포인트로 세트되고, objectref와 제공된 인수(arg1, arg2,...)는 새로운 프레임의 첫번째 nargs 로컬 변수를 구성한다. 매서드에 의해 사용된 로컬 변수의 전체 수가 결정되고, 로컬에 대하여 충분한 공간이 남겨진 후 새로운 프레임의 실행 환경이 푸쉬된다. 이 매서드 호출에 대한 오퍼랜드 스택의 베이스는 실행 환경후 첫번째 워드로 세트된다. 마지막으로, 실행은 일치된 매서드의 첫번째 명령으로 계속된다.
objectref가 널이면, NullPointerException이 기동된다. 매서드 호출 동안 스택 오버플로우가 검출되면, StackOverflowError가 기동된다.
invokestatic_quick
클래스(스태틱) 매서드 호출
구문:
| invokestatic_quick |
| indexbyte1 |
| indexbyte2 |
스택: ...,[arg1,[arg2...]]=>...
오퍼랜드 스택은 소수의 인수를 포함해야 한다. indexbyte1과 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상수 풀의 그 인덱스에서의 항목은 매서드 슬롯 인덱스와 클래스에 대한 포인터를 포함한다. 표시된 클래스의 매서드 슬롯 인덱스에서의 매서드 블럭이 복원된다. 매서드 블럭은 매서드의 형태(고유의, 동기된 등)와 오퍼랜드 스택에 예측된 인수의 수(nargs)를 나타낸다.
매서드가 동기된 것으로 표시되면, 매서드의 클래스와 연관된 모니터가 입력된다.
새로운 JAVA 스택 프레임에 대한 로컬 변수 어레이의 베이스는 스택의 첫번째 인수에 대한 포인트로 세트되고, 제공된 인수(arg1, arg2,...)는 새로운 프레임의 첫번째 nargs 로컬 변수를 구성한다. 매서드에 의해 사용된 로컬 변수의 전체 수가 결정되고, 로컬에 대해 충분한 공간이 남겨진 후 새로운 프레임의 실행 환경이 푸쉬된다. 이 매서드 호출에 대한 오퍼랜드 스택의 베이스는 실행 환경후 첫번째 워드로 세트된다. 마지막으로, 실행은 일치된 매서드의 첫번째 명령으로 계속된다.
오퍼랜드 스택의 오브젝트 조정자가 널이면, NullPointerException이 기동된다. 매서드 호출 동안 스택 오버플로우가 검출되면, StackOverflowError가 기동된다.
invokeinterface_quick
인터페이스 매서드 호출
구문:
| invokeinterface_quick |
| idbyte1 |
| idbyte2 |
| narg2 |
| guess |
스택: ...,objectref,[arg1,[arg2...]]=>...
오퍼랜드 스택은 objectref, 오브젝트에 대한 레퍼런스 및 nargs-1 인수를 포함해야 한다. idbyte1과 idbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상수 풀의 그 인덱스에서의 항목은 완전한 매서드 기호를 포함한다. 오브젝트의 매서드 테이블에 대한 포인터는 오브젝트 handle로부터 복원된다.
매서드 기호는 오브젝트의 매서드 테이블에서 검색된다. 용이한 매서드으로서, 슬롯 guess에서의 매서드 기호가 제일 먼저 검색된다. 이것이 실패하면, 매서드 테이블에 대한 완전한 검색이 실행된다. 매서드 기호는 테이블의 매서드 기호들 중 하나와 정확히 일치하도록 제공된다.
매서드가 동기된 것으로 표시되면, handle과 연관된 모니터가 입력된다.
새로운 JAVA 스택 프레임에 대한 로컬 변수 어레이의 베이스는 스택의 handle에 대한 포인트로 세트되고, handle과 제공된 인수(arg1, arg2,...)는 새로운 프레임의 첫번째 nargs 로컬 변수를 구성한다. 매서드에 의해 사용된 로컬 변수의 전체 수가 결정되고, 로컬에 대하여 충분한 공간이 남겨진 후 새로운 프레임의 실행 환경이 푸쉬된다. 이 매서드 호출에 대한 오퍼랜드 스택의 베이스는 실행 환경후 첫번째 워드로 세트된다. 마지막으로, 실행은 일치된 매서드의 첫번째 명령으로 계속된다.
objectref가 널이면, NullPointerException이 기동된다. 매서드 호출 동안 스택 오버플로우가 검출되면, StackOverflowError가 기동된다.
guess는 최종 추측이다. 각각의 시간 동안 추측은 사용되었던 매서드 오프셋으로 세트된다.
A.6 다양한 오브젝트 동작(_quick 변형)
new_quick
새로운 오브젝트 형성
구문:
| new_quick |
| indexbyte1 |
| indexbyte2 |
스택: ...=>...,objectref
indexbyte1과 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 그 인덱스에서의 항목은 클래스이어야 한다. 다음에, 그 클래스에 대한 새로운 예시가 형성되고, 그 오브젝트에 대한 레퍼런스 objectref가 스택에 푸쉬된다.
checkcast_quick
오브젝트가 지정된 형태인지 확인
구문:
| checkcst_quick |
| indexbyte1 |
| indexbyte2 |
스택: ...,objectref=>...,objectref
objectref는 오브젝트에 대한 레퍼런스이어야 한다. indexbyte1과 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상수 풀의 그 인덱스에서의 오브젝트는 이미 분해되었음에 틀림없다.
다음에 checkcast는 objectref가 클래스 class의 오브젝트에 대한 레퍼런스로 가해질 수 있는지 판정한다. 널 레퍼런스가 어떤 class에도 가해질 수 있고, 그렇지 않으면 objectref 형태의 슈퍼클래스가 class에 대해 검색된다. 클래스가 objectref 형태의 슈퍼클래스인 것으로 결정되거나 objectref가 널이면, objectref에 가해질 수 있다. class에 가해질 수 없으면 ClassCastException이 기동된다.
instanceof_quick
오브젝트가 지정된 형태인지 판정
구문:
| instanceof_quick |
| indexbyte1 |
| indexbyte2 |
스택: ...,objectref=>...,result
objectref는 오브젝트에 대한 레퍼런스이어야 한다. indexbyte1과 indexbyte2는 현재 클래스의 상수 풀로의 인덱스를 구성하는데 사용된다. 상수 풀의 그 인덱스에서의 클래스 class의 항목은 이미 분해되었음에 틀림없다.
instanceof는 objectref가 클래스 class의 오브젝트에 가해질 수 있는지를 판정한다. 널 objectref가 어떤 class에도 가해질 수 있고, 그렇지 않으면 objectref 형태의 슈퍼클래스가 class에 대해 검색된다. class가 objectref 형태의 슈퍼클래스인 것으로 결정되면, result는 1(참)이다. 그렇지 않으면, result는 0(거짓)이다. handle이 널이면, result는 0(거짓)이다.
JAVA 가상 컴퓨터는 물리적 계산기기와 같이 명령 세트를 갖고 다양한 저장 영역을 이용하는 스택 기반 이론적 계산기기이다. JAVA 가상 컴퓨터는 JAVA 프로그래밍 언어를 이해할 필요는 없다: 대신 클래스 파일 포맷을 이해한다. 클래스 파일은 다른 부수적인 정보뿐만 아니라, JAVA 가상 컴퓨터 명령(또는 바이트코드) 및 심볼표를 포함한다. JAVA 프로그래밍 언어(또는 다른 언어)로 쓰여진 프로그램은 JAVA 가상 컴퓨터 명령의 시퀀스를 생산하기 위해 컴파일될 수 있다.
일반적으로, 스택 기반 기기에서, 명령은 오퍼랜드 스택의 탑(top)의 데이터상에서 연산한다. 지역변수 명령으로부터의 로드와 같은 하나 또는 그 이상의 제 1 명령은 그러한 명령(들)에 바로 뒤따른 명령의 실행에서의 프리커서로서 오퍼랜드 스택으로 오퍼랜드 데이터를 푸쉬하도록 실행된다. 덧셈 연산과 같은 뒤따른 명령은 스택의 탑으로부터 오퍼랜드 데이터를 팝하고, 오퍼랜드 데이터에서 연산하며, 오퍼랜드 스택으로 결과를 푸쉬하여, 오퍼랜드 스택의 탑의 오퍼랜드 데이터를 교체한다.
적절하게 구성된 명령 디코더는 오퍼랜드 스택의 탑에서 연산하는 제 2 명령으로 단순히 프리커서로서 스택의 탑으로 오퍼랜드를 푸쉬하는 명령을 폴딩하는 것을 허용한다. 명령 디코더는 폴딩가능한 명령 시퀀스(일반적으로 2, 3 또는 4 명령)를 식별하고, 동등한 폴딩 연산(일반적으로 1 연산)으로 연산 유닛을 공급하여, 폴딩된 명령 시퀀스의 다중 명령에 대응하는 다중 연산의 실행에 요구되는 프로세싱 사이클을 감소한다. 본 발명에 따른 명령 디코더를 사용하여, 다중 로드 명령 및 저장 명령은 명령 시퀀스에서 그 사이에 나타나는 명령의 실행으로 폴딩될 수 있다. 예를 들어, (지역변수로부터 스택의 탑으로 정수 오퍼랜드를 로드하는) 한쌍의 로드 명령명령 시퀀스, (스택의 정수 오퍼랜드를 팝하고, 더하며, 결과를 스택의 탑에 위치시키는) 덧셈 명령, 및 (스택으로부터 결과를 팝하고 결과를 지역변수에 저장하는) 저장 명령을 포함하는 명령 시퀀스는 임의로 액세스가능한 지역변수 기억장치 및 스택내 소스 및 착신 어드레스를 지정하는 하나의 대응 연산으로 폴딩될 수 있다.
본 발명의 한 실시예에 따르면, 장치는 명령 기억장치, 오퍼랜드 스택, 데이터 기억장치, 실행 유닛, 및 명령 디코더를 포함한다. 명령 디코더는 그 안에 표시된 폴딩가능한 명령 시퀀스를 식별하기 위해 명령 기억장치와 연결된다. 폴딩가능한 시퀀스는 제 1 및 제 2 명령을 포함하고, 제 1 명령은 제 2 명령을 위한 단순한 제 1 소스 오퍼랜드로서 데이터 기억장치로부터 오퍼랜드 스택으로 제 1 오퍼랜드 값을 푸쉬하는 것이다. 명령 디코더는 폴딩가능한 시퀀스에 상당하는 하나의 폴딩된 연산을 실행 유닛에 공급하기 위해 연결되고, 제 1 오퍼랜드 값에 선택적인 제 1 오퍼랜드 어드레스 식별자를 데이터 기억장치내에 포함하며, 따라서 제 1 명령에 대응하는 명시 연산을 제거한다.
다른 실시예에서, 만일 명령 버퍼에 표시된 명령의 시퀀스가 폴딩가능한 시퀀스가 아닌 경우, 명령 디코더는 제 1 명령에만 대응하는 오퍼랜드 어드레스 식별자 및 연산 식별자를 연산 유닛으로 공급한다.
또다른 실시예에서, 명령 디코더는 폴딩가능한 시퀀스내 제 3 명령을 식별한다. 이 제 3 명령은 제 2 명령을 위한 단순한 제 2 소스 오퍼랜드로서 데이터 기억장치로부터 오퍼랜드 스택으로 제 2 오퍼랜드 값을 푸쉬하는 것이다. 하나의 폴딩된 연산은 폴딩가능한 시퀀스와 동등하고, 제 2 오퍼랜드 값에 선택적인 제 2 오퍼랜드 어드레스 식별자를 데이터 기억장치내에 포함하며, 따라서 제 3 명령에 대응하는 명시 연산을 제거한다.
또다른 실시예에서, 명령 디코더는 폴딩가능한 시퀀스로 제 4 명령을 식별한다. 이 제 4 명령은 오퍼랜드 스택으로부터 제 2 명령의 결과를 팝하고, 결과를 데이터 기억장치의 결과 위치에 저장하는 것이다. 하나의 폴딩된 연산은 폴딩가능한 시퀀스와 동등하고, 결과 위치에 선택적인 착신지 어드레스 식별자를 데이터 기억장치내에 포함하며, 따라서 제 4 명령에 대응하는 명시 연산을 제거한다.
또다른 실시예에서, 명령 디코더는 일반적이고 폴딩된 디코드 경로 및 스위칭 수단을 포함한다. 스위칭 수단은 그로부터 폴딩 표시에 응하여 폴딩된 디코드 경로로부터 연산, 오퍼랜드, 및 착신지 식별자를 선택, 그렇지 않으면 일반적인 디코드 경로로부터 연산, 오퍼랜드, 및 착신지 식별자를 선택하기 위한 폴딩된 디코드 경로에 응한다.
여러 대안적인 실시예에서, 장치는 가상 컴퓨터 명령 프로세서를 위한 것으로, 명령은 일반적으로 오퍼랜드 스택의 최상위 엔트리로부터의 소스 오퍼랜드이고, 최상위 엔트리로의 결과를 타겟로 한다. 그러한 대안적인 한 실시예에서, 가상 컴퓨터 명령 프로세서는 하드웨어 가상 컴퓨터 명령 프로세서이고, 명령 디코더는 디코드 논리를 포함한다. 또다르게, 가상 컴퓨터 명령 프로세서는 적시 컴파일러 구현을 포함하고, 명령 디코더는 하드웨어 프로세서에서 실행가능한 소프트웨어를 포함한다. 하드웨어 프로세서는 실행 유닛을 포함한다. 또다르게, 가상 컴퓨터 명령 프로세서는 바이트코드 인터프리터 구현을 포함하고, 명령 디코더는 하드웨어 프로세서에서 실행가능한 소프트웨어를 포함한다. 하드웨어 프로세서는 실행 유닛을 포함한다.
본 발명의 또다른 실시예에 따르면, 매서드는 (a) 가상 컴퓨터 명령 시퀀스의 제 1 명령이 제 2 명령을 위한 단순한 제 1 소스 오퍼랜드로서 데이터 기억장치로부터 오퍼랜드 스택으로 제 1 오퍼랜드 값을 푸쉬하는 명령인가를 결정하는 단계; 및 만일 (a) 결정의 결과가 긍정적이라면, 제 1 및 제 2 명령으로 이루어지는 폴딩가능한 시퀀스에 상당하는 하나의 폴딩된 연산을 실행 유닛으로 공급하는 단계를 포함한다. 하나의 폴딩된 연산은 제 1 오퍼랜드 값에 선택적인 제 1 오퍼랜드 식별자를 포함하며, 따라서 제 1 명령에 대응하는 명시 연산을 제거한다.
다른 실시예에서, 상기 매서드는 만일 (a) 결정의 결과가 부정적인 경우, 가상 컴퓨터 명령 시퀀스내 제 1 명령에 상당하는 연산을 실행 유닛에 제공하는 단계를 포함한다.
또다른 실시예에서, 매서드는 (b) 가상 컴퓨터 명령 시퀀스의 제 3 명령이 오퍼랜드 스택으로부터 제 2 명령의 결과값을 팝하고 데이터 기억장치의 결과 위치에 결과값을 저장하는 명령인가를 결정하는 단계; 및 만일 (b) 결정의 결과가 긍적적인 경우, 동등한 하나의 폴딩된 연산을 갖는 결과 위치에 선택적인 결과 식별자를 포함하여 제 3 명령에 대응하는 명시 연산을 제거하는 단계를 포함한다. 또다른 실시예에서, 매서드는 만일 (b) 결정의 결과가 부정적인 경우, 동등한 하나의 폴딩된 연산을 갖는 오퍼랜드 스택의 탑 위치에 선택적인 결과 식별자를 포함한다. 어떠한 실시예에서, (a) 결정 및 (b) 결정은 대개 동시에 수행된다.
본 발명의 또다른 실시예에 따르면, 스택 기반 가상 컴퓨터 구현은 오퍼랜드 스택상의 불필요한 일시적 기억장치를 제거하기 위해 임의로 액세스가능한 오퍼랜드 스택 표시, 임의로 액세스가능한 지역변수 기억장치 표시, 및 가상 컴퓨터 명령을 선택적으로 디코드하고 그 선택된 시퀀스와 함께 폴딩하는 가상 컴퓨터 명령 디코더를 포함한다.
여러 대안적인 실시예에서, 스택 기반 가상 컴퓨터 구현은 (1) 하드웨어 스택 캐시, 하드웨어 명령 디코더, 및 실행 유닛을 포함하거나 또는 (2) 컴퓨터 읽기가능한 매체에 내장되고 하드웨어 프로세서에서 실행가능한 소프트웨어를 포함하는 하드웨어 가상 컴퓨터 명령 프로세서가 된다. 하드웨어 가상 컴퓨터 명령 프로세서 실시예에서, (a) 임의로 액세스가능한 오퍼랜드 스택 지역변수 기억장치 표시는 적어도 부분적으로 하드웨어 스택 캐시에 존재하고, (b) 가상 컴퓨터 명령 디코더는 하드웨어 가상 컴퓨터 명령 프로세서 연산 및 가상 컴퓨터 명령의 선택된 시퀀스에 상당하는 하나의 하드웨어 가상 컴퓨터 명령 프로세서 연산으로서 하드웨어 스택 캐시내 위치에 각각 선택적인 연산 코드, 오퍼랜드, 및 결과 식별자를 실행 유닛에 제공하기 위해 연결된 하드웨어 명령 디코더를 포함한다. 소프트웨어 실시예에서, (a) 임의로 액세스가능한 오퍼랜드 스택 지역변수 기억장치 표시는 적어도 부분적으로 하드웨어 프로세서의 레지스터에 존재하고, (b) 가상 컴퓨터 명령 디코더는 적어도 부분저긍로 소프트웨어로 구현되며, (c) 가상 컴퓨터 명령 디코더는 하드웨어 프로세서 연산 및 가상 컴퓨터 명령의 선택된 시퀀스에 상당하는 하나의 하드웨어 프로세서 연산으로서 레지스터내 위치에 각각 선택적인 연산 코드, 오퍼랜드, 및 결과 식별자를 제공하기 위해 연결된다.
본 발명의 또다른 실시예에 따르면, 하드웨어 가상 컴퓨터 명령 디코더는 일반적인 디코드 경로, 폴딩 디코드 경로, 및 스위칭 수단을 포함한다. 폴딩 디코드 경로는 가상 컴퓨터 명령의 시퀀스를 디코드하기 위한 것이고, 만일 시퀀스가 폴딩가능하면, (a) 하나의 연산 식별자, (b) 하나 또는 그 이상의 오퍼랜드 식별자, 및 (c) 가상 컴퓨터 명령의 시퀀스에 동등한 착신지 식별자를 공급하는 것이다. 스위칭 수단은 그로부터의 폴딩 표시에 응하여 폴딩된 디코드 경로로부터 연산, 오퍼랜드, 및 착신지 식별자를 선택하고, 그렇지 않으면 일반적인 디코드 경로로부터 연산, 오퍼랜드, 및 착신지 식별자를 선택하는 것이다.
Claims (30)
- 명령이 일반적으로 오퍼랜드 스택의 최상위 엔트리로부터 오퍼랜드를 소스하고, 오퍼랜드 스택의 최상위 엔트리로 결과를 타겟하는 가상 컴퓨터 명령 프로세서에 있어서,명령 기억장치;오퍼랜드 스택;데이터 기억장치;실행 유닛; 및그 안에 표시된 폴딩가능한 명령 시퀀스를 식별하기 위해 명령 기억장치와 연결되고, 폴딩가능한 시퀀스에 상당하는 하나의 폴딩된 연산을 실행 유닛에 공급하기 위해 연결되며, 제 1 오퍼랜드 값에 선택적인 제 1 오퍼랜드 어드레스 식별자를 데이터 기억장치내에 포함하여, 제 1 명령에 대응하는 명시 연산을 회피는 명령 디코더로 이루어지며,상기 폴딩가능한 시퀀스는 제 1 및 제 2 명령을 포함하고, 제 1 명령은 제 2 명령을 위한 단순한 제 1 소스 오퍼랜드로서 데이터 기억장치로부터 오퍼랜드 스택으로 제 1 오퍼랜드 값을 푸쉬하는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,데이터 기억장치는 지역변수 기억장치를 포함하는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,데이터 기억장치는 상수 기억장치를 포함하는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,오퍼랜드 스택 및 데이터 기억장치는 스택 캐시를 포함하는 기억장치 계층구조로 표현되고, 스택 캐시는 적어도 오퍼랜드 스택 및 데이터 기억장치내 엔트리 일부를 캐시하는 것을 특징으로 하는 장치.
- 제 4 항에 있어서,명령 디코더는 만일 제 1 오퍼랜드 값이 기억장치 계층구조의 스택 캐시부에 표현되지 않은 경우 상등한 폴딩된 연산의 공급을 불가능하게 하고, 대신 제 1 명령에만 대응하는 오퍼랜드 어드레스 식별자 및 연산 식별자를 실행 유닛으로 공급하는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,만일 명령 버퍼에 표현된 명령의 시퀀스가 폴딩가능한 시퀀스가 아닌 경우, 명령 디코더는 제 1 명령에만 대응하는 오퍼랜드 어드레스 식별자 및 연산 식별자를 실행 유닛으로 공급하는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,명령 디코더는 폴딩가능한 시퀀스내 제 3 명령을 식별하고, 이 제 3 명령은 제 2 명령을 위한 단순한 제 2 소스 오퍼랜드로서 데이터 기억장치로부터 오퍼랜드 스택으로 제 2 오퍼랜드 값을 푸쉬하는 것이며,폴딩가능한 시퀀스와 상등한 하나의 폴딩된 연산은 제 2 오퍼랜드 값에 선택적인 제 2 오퍼랜드 어드레스 식별자를 데이터 기억장치내에 포함하여, 제 3 명령에 대응하는 명시 연산을 회피하는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,명령 디코더는 폴딩가능한 시퀀스로 제 4 명령을 식별하며, 상기 제 4 명령은 오퍼랜드 스택으로부터 제 2 명령의 결과를 팝하고, 결과를 데이터 기억장치의 결과 위치에 저장하는 것이며,폴딩가능한 시퀀스와 상등한 하나의 폴딩된 연산은 결과 위치에 선택적인 착신지 어드레스 식별자를 데이터 기억장치내에 포함하여, 제 4 명령에 대응하는 명시 연산을 회피하는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,명령 디코더는 폴딩가능한 시퀀스내 제 3 및 제 5 명령을 식별하고, 상기 제 3 및 제 5 명령은 각각 제 2 명령을 위한 단순한 각각의 제 2 및 제 3 소스 오퍼랜드로서 데이터 기억장치로부터 오퍼랜드 스택으로 제 2 및 제 3 오퍼랜드 값을 푸쉬하는 것이며,폴딩가능한 시퀀스와 상등한 하나의 폴딩된 연산은 각각 제 2 및 제 3 오퍼랜드 값에 선택적인 제 2 및 제 3 오퍼랜드 어드레스 식별자를 데이터 기억장치내에 포함하여, 제 3 및 제 5 명령에 대응하는 명시 연산을 회피하는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,명령 디코더는 폴딩가능한 시퀀스로 제 4 및 제 6 명령을 식별하며, 상기 제 4 및 제 6 명령은 각각 오퍼랜드 스택으로부터 제 2 명령의 제 1 및 제 2 결과를 팝하고, 제 1 및 제 2 결과를 데이터 기억장치의 제 1 및 제 2 결과 위치에 저장하는 것이며,폴딩가능한 시퀀스와 상등한 하나의 폴딩된 연산은 제 1 및 제 2 결과 위치에 선택적인 제 1 및 제 2 착신지 어드레스 식별자를 데이터 기억장치내에 포함하여, 제 4 및 제 6 명령에 대응하는 명시 연산을 회피하는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,폴딩가능한 시퀀스는 2 또는 그 이상의 명령으로 이루어지는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,폴딩가능한 시퀀스는 4 명령으로 이루어지는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,폴딩가능한 시퀀스는 5 명령으로 이루어지는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,폴딩가능한 시퀀스는 5 초과의 명령으로 이루어지는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,명령 디코더는:일반적 및 폴딩된 디코드 경로; 및그로부터의 폴딩 표시에 응하여 폴딩된 디코드 경로로부터의 연산, 오퍼랜드, 및 착신지 식별자를 선택하고, 그렇지 않으면 일반적인 디코드 경로로부터 연산, 오퍼랜드, 및 착신지 식별자를 선택하기 위한 폴딩된 디코드 경로에 응하는 스위칭 수단으로 이루어지는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,가상 컴퓨터 명령 프로세서는 하드웨어 가상 컴퓨터 명령 프로세서이고, 명령 디코더는 디코드 논리로 이루어지는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,가상 컴퓨터 명령 프로세서는 적시 컴파일러 구현을 포함하고, 명령 디코더는 하드웨어 프로세서에서 실행가능한 소프트웨어로 이루어지며, 하드웨어 프로세서는 실행 유닛을 포함하는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,가상 컴퓨터 명령 프로세서는 바이트코드 인터프리터 구현을 포함하고, 명령 디코더는 하드웨어 프로세서에서 실행가능한 소프트웨어로 이루어지며, 하드웨어 프로세서는 실행 유닛을 포함하는 것을 특징으로 하는 장치.
- 일반적으로 오퍼랜드 스택의 최상위 엔트리로부터 오퍼랜드를 소스하고, 오퍼랜드 스택의 최상위 엔트리로 결과를 타겟하는 가상 컴퓨터 명령 프로세서에서 가상 컴퓨터 명령을 디코드하는 방법에 있어서,(a) 가상 컴퓨터 명령 시퀀스의 제 1 명령이 제 2 명령을 위한 단순한 제 1 소스 오퍼랜드로서 데이터 기억장치로부터 오퍼랜드 스택으로 제 1 오퍼랜드 값을 푸쉬하는 명령인가를 결정하는 단계; 및만일 (a) 결정 단계의 결과가 긍정적이라면, 제 1 및 제 2 명령으로 이루어지는 폴딩가능한 시퀀스에 상당하는 하나의 폴딩된 연산을 실행 유닛으로 공급하는 단계로 이루어지고, 하나의 폴딩된 연산은 제 1 오퍼랜드 값에 선택적인 제 1 오퍼랜드 식별자를 포함하여, 제 1 명령에 대응하는 명시 연산을 회피하는 것을 특징으로 하는 방법.
- 제 19 항에 있어서,만일 (a) 결정 단계의 결과가 부정적인 경우, 가상 컴퓨터 명령 시퀀스내 제 1 명령에 상등하는 연산을 실행 유닛에 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 19 항에 있어서,(b) 가상 컴퓨터 명령 시퀀스의 제 3 명령이 오퍼랜드 스택으로부터 제 2 명령의 결과값을 팝하고 데이터 기억장치의 결과 위치에 결과값을 저장하는 명령인가를 결정하는 단계; 및만일 (b) 결정 단계의 결과가 긍적적인 경우, 동등한 하나의 폴딩된 연산을 갖는 결과 위치에 선택적인 결과 식별자를 포함하여, 제 3 명령에 대응하는 명시 연산을 회피하는 단계로 이루어지는 것을 특징으로 하는 방법.
- 제 21 항에 있어서,만일 (b) 결정 단계의 결과가 부정적인 경우, 동등한 하나의 폴딩된 연산을 갖는 오퍼랜드 스택의 탑 위치에 선택적인 결과 식별자를 포함하는 것을 특징으로 하는 방법.
- 제 19 항에 있어서,(a) 결정 단계는:(a1) 제 1 명령이 제 1 오퍼랜드 값을 데이터 기억장치로부터 오퍼랜드 스택으로 푸쉬하는가를 결정하는 단계; 및(a2) 제 2 명령이 오퍼랜드 스택상의 제 1 오퍼랜드 값에서 작동하고, 제 1 오퍼랜드 값이 더 이상 오퍼랜드 스택의 최상위 엔트리에 표시되지 않도록 제 2 명령의 결과값을 오퍼랜드 스택으로 푸쉬하는가를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 23 항에 있어서,(a1) 결정 단계 및 (a2) 결정 단계를 대체로 동시에 수행하는 것을 특징으로 하는 방법.
- 제 23 항에 있어서,(a) 결정 단계 및 (b) 결정 단계를 대체로 동시에 수행하는 것을 특징으로 하는 방법.
- 임의로 액세스가능한 오퍼랜드 스택;임의로 액세스가능한 지역변수 기억장치; 및오퍼랜드 스택상의 불필요한 일시적 기억장치를 제거하기 위해 가상 컴퓨터 명령을 선택적으로 디코드하고 그 선택된 시퀀스와 함께 폴딩하는 가상 컴퓨터 명령 디코더로 이루어지는 것을 특징으로 하는 스택 기반 가상 컴퓨터.
- 제 26 항에 있어서,하드웨어 스택 캐시, 하드웨어 명령 디코더, 및 실행 유닛을 포함하는 하드웨어 가상 컴퓨터 명령 프로세서로 이루어지며;임의로 액세스가능한 오퍼랜드 스택 지역변수 기억장치 표현은 적어도 부분적으로 하드웨어 스택 캐시에 존재하고, 가상 컴퓨터 명령 디코더는 하드웨어 가상 컴퓨터 명령 프로세서 연산 및 가상 컴퓨터 명령의 선택된 시퀀스에 상당하는 하나의 하드웨어 가상 컴퓨터 명령 프로세서 연산으로서 하드웨어 스택 캐시내 위치에 각각 선택적인 연산 코드, 오퍼랜드, 및 결과 식별자를 실행 유닛에 제공하기 위해 연결되는 것을 특징으로 하는 스택 기반 가상 컴퓨터.
- 제 26 항에 있어서,컴퓨터 읽기가능한 매체에 내장되고 하드웨어 프로세서에서 실행가능한 소프트웨어로 이루어지며;임의로 액세스가능한 오퍼랜드 스택 지역변수 기억장치 표시는 적어도 부분적으로 하드웨어 프로세서의 레지스터에 존재하고, 가상 컴퓨터 명령 디코더는 적어도 부분적으로 소프트웨어로 구현되며, 가상 컴퓨터 명령 디코더는 하드웨어 프로세서 연산 및 가상 컴퓨터 명령의 선택된 시퀀스에 상당하는 하나의 하드웨어 프로세서 연산으로서 레지스터내 위치에 각각 선택적인 연산 코드, 오퍼랜드, 및 결과 식별자를 제공하기 위해 연결되는 것을 특징으로 하는 스택 기반 가상 컴퓨터 구현.
- 일반적인 디코드 경로;가상 컴퓨터 명령의 시퀀스를 디코드하기 위한 폴딩 디코드 경로; 및그로부터의 폴딩 표시에 응하여 폴딩된 디코드 경로로부터 연산, 오퍼랜드, 및 착신지 식별자를 선택하고, 그렇지 않으면 일반적인 디코드 경로로부터 연산, 오퍼랜드, 및 착신지 식별자를 선택하기 위한 폴딩된 디코드 경로에 응하는 스위칭 수단으로 이루어지며,상기 폴딩 디코드 경로에서, 만일 시퀀스가 폴딩가능한 경우에는 가상 컴퓨터 명령 시퀀스에 상등하는, 하나의 연산 식별자; 하나 또는 그 이상의 오퍼랜드 식별자; 및 착신지 식별자를 함께 제공하는 것을 특징으로 하는 하드웨어 가상 컴퓨터 명령 디코더.
- 명령 캐시 및 명령 버퍼를 포함하는 명령 캐시 유닛;정수 실행 유닛;일반적인 디코드 경로, 명령 버퍼로부터의 가상 컴퓨터 명령의 시퀀스를 디코드하기 위한 폴딩 디코드 경로, 및 그로부터의 폴딩 표시에 응하여 폴딩된 디코드 경로로부터 연산, 오퍼랜드, 및 착신지 식별자를 선택하고, 그렇지 않으면 일반적인 디코드 경로로부터 연산, 오퍼랜드, 및 착신지 식별자를 선택하기 위한 폴딩된 디코드 경로에 응하는 스위칭 복합 수단으로 이루어지는 명령 디코드 유닛;선택된 연산, 오퍼랜드, 및 착신지 식별자에 따라 실행하기 위해 스위치 복합 수단과 연결된 정수 유닛; 및선택된 오퍼랜드 및 착신지 식별자에 의해 식별된 데이터 기억장치 위치 및 오퍼랜드 스택를 표현하기 위해 정수 실행 유닛과 연결된 스택 관리 유닛으로 이루어지며,상기 폴딩 디코드 경로에서, 만일 시퀀스가 폴딩가능한 경우에는 가상 컴퓨터 명령 시퀀스에 상등하는, 하나의 연산 식별자, 오퍼랜드 식별자, 및 착신지 식별자를 함께 제공하는 것을 특징으로 하는 하드웨어 가상 컴퓨터 명령 프로세서.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1052796P | 1996-01-24 | 1996-01-24 | |
| US60/010,527 | 1996-05-02 | ||
| US64398496A | 1996-05-07 | 1996-05-07 | |
| US643,984 | 1996-05-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990081956A true KR19990081956A (ko) | 1999-11-15 |
| KR100529416B1 KR100529416B1 (ko) | 2006-01-27 |
Family
ID=26681282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980705674A KR100529416B1 (ko) | 1996-01-24 | 1997-01-23 | 스택기반컴퓨터를위한명령폴딩방법및장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US6026485A (ko) |
| EP (1) | EP0976030B1 (ko) |
| JP (2) | JP3801643B2 (ko) |
| KR (1) | KR100529416B1 (ko) |
| DE (1) | DE69738810D1 (ko) |
| WO (1) | WO1997027536A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100904318B1 (ko) * | 2004-06-29 | 2009-06-23 | 인텔 코오퍼레이션 | 단일 명령, 다중 데이터 실행 엔진에 대한 조건형 명령 |
Families Citing this family (186)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6532531B1 (en) * | 1996-01-24 | 2003-03-11 | Sun Microsystems, Inc. | Method frame storage using multiple memory circuits |
| JPH1091443A (ja) * | 1996-05-22 | 1998-04-10 | Seiko Epson Corp | 情報処理回路、マイクロコンピュータ及び電子機器 |
| AU731871B2 (en) * | 1996-11-04 | 2001-04-05 | Sun Microsystems, Inc. | Method and apparatus for thread synchronization in object-based systems |
| DE69839913D1 (de) * | 1997-10-02 | 2008-10-02 | Koninkl Philips Electronics Nv | Datenverarbeitungsgerät zur verarbeitung von befeh |
| WO1999018485A2 (en) * | 1997-10-02 | 1999-04-15 | Koninklijke Philips Electronics N.V. | Variable instruction set computer |
| EP1359501A3 (en) * | 1997-10-02 | 2007-11-21 | Koninklijke Philips Electronics N.V. | A processing device for executing virtual machine instructions |
| US5933635A (en) * | 1997-10-06 | 1999-08-03 | Sun Microsystems, Inc. | Method and apparatus for dynamically deoptimizing compiled activations |
| JPH11296381A (ja) * | 1998-04-08 | 1999-10-29 | Matsushita Electric Ind Co Ltd | 仮想マシン及びコンパイラ |
| US6237086B1 (en) * | 1998-04-22 | 2001-05-22 | Sun Microsystems, Inc. | 1 Method to prevent pipeline stalls in superscalar stack based computing systems |
| US6434741B1 (en) | 1998-04-30 | 2002-08-13 | Hewlett-Packard Company | Method and apparatus for debugging of optimized code using emulation |
| US6075942A (en) * | 1998-05-04 | 2000-06-13 | Sun Microsystems, Inc. | Encoding machine-specific optimization in generic byte code by using local variables as pseudo-registers |
| US6397242B1 (en) | 1998-05-15 | 2002-05-28 | Vmware, Inc. | Virtualization system including a virtual machine monitor for a computer with a segmented architecture |
| US6230311B1 (en) * | 1998-06-12 | 2001-05-08 | International Business Machines Corporation | Apparatus and method for disabling methods called on an object |
| US7028163B2 (en) * | 1998-06-22 | 2006-04-11 | Samsung Electronics, Co., Ltd. | Apparatus for controlling multi-word stack operations using a multi-bank stack in digital data processors |
| US6314445B1 (en) * | 1998-08-03 | 2001-11-06 | International Business Machines Coproration | Native function calling |
| US6205578B1 (en) * | 1998-08-14 | 2001-03-20 | Ati International Srl | Interpreter for stack-based languages |
| US6349383B1 (en) * | 1998-09-10 | 2002-02-19 | Ip-First, L.L.C. | System for combining adjacent push/pop stack program instructions into single double push/pop stack microinstuction for execution |
| US8631066B2 (en) | 1998-09-10 | 2014-01-14 | Vmware, Inc. | Mechanism for providing virtual machines for use by multiple users |
| US6289446B1 (en) * | 1998-09-29 | 2001-09-11 | Axis Ab | Exception handling utilizing call instruction with context information |
| JP2000122875A (ja) * | 1998-10-19 | 2000-04-28 | Internatl Business Mach Corp <Ibm> | 例外処理方法およびシステム |
| US7516453B1 (en) * | 1998-10-26 | 2009-04-07 | Vmware, Inc. | Binary translator with precise exception synchronization mechanism |
| US6434575B1 (en) * | 1998-11-12 | 2002-08-13 | International Business Machines Corporation | Method of instrumenting garbage collection generating a trace file making a single pass analysis of object heap |
| US6233725B1 (en) * | 1998-12-03 | 2001-05-15 | International Business Machines Corporation | Method and apparatus to coordinate and control the simultaneous use of multiple just in time compilers with a java virtual machine |
| US6321377B1 (en) * | 1998-12-03 | 2001-11-20 | International Business Machines Corporation | Method and apparatus automatic service of JIT compiler generated errors |
| US6826749B2 (en) | 1998-12-08 | 2004-11-30 | Nazomi Communications, Inc. | Java hardware accelerator using thread manager |
| US7225436B1 (en) | 1998-12-08 | 2007-05-29 | Nazomi Communications Inc. | Java hardware accelerator using microcode engine |
| US20050149694A1 (en) * | 1998-12-08 | 2005-07-07 | Mukesh Patel | Java hardware accelerator using microcode engine |
| US6332215B1 (en) * | 1998-12-08 | 2001-12-18 | Nazomi Communications, Inc. | Java virtual machine hardware for RISC and CISC processors |
| US6487652B1 (en) * | 1998-12-08 | 2002-11-26 | Sun Microsystems, Inc. | Method and apparatus for speculatively locking objects in an object-based system |
| US6415436B1 (en) * | 1998-12-11 | 2002-07-02 | Hewlett-Packard Company | Mechanism for cross validating emulated states between different emulation technologies in a dynamic compiler |
| TW477936B (en) * | 1998-12-29 | 2002-03-01 | Ind Tech Res Inst | Instruction folding method and device used in a stack machine |
| US6327702B1 (en) * | 1998-12-30 | 2001-12-04 | Microsoft Corporation | Generating a compiled language program for an interpretive runtime environment |
| US8225002B2 (en) | 1999-01-22 | 2012-07-17 | Network Disk, Inc. | Data storage and data sharing in a network of heterogeneous computers |
| US6487630B2 (en) | 1999-02-26 | 2002-11-26 | Intel Corporation | Processor with register stack engine that dynamically spills/fills physical registers to backing store |
| FR2790844B1 (fr) * | 1999-03-09 | 2001-05-25 | Gemplus Card Int | Procede et dispositif de surveillance du deroulement d'un programme, dispositif programme permettant la surveillance de son programme |
| US6330635B1 (en) * | 1999-04-16 | 2001-12-11 | Intel Corporation | Multiple user interfaces for an integrated flash device |
| US6507946B2 (en) * | 1999-06-11 | 2003-01-14 | International Business Machines Corporation | Process and system for Java virtual method invocation |
| JP3648100B2 (ja) * | 1999-07-26 | 2005-05-18 | 理想科学工業株式会社 | 丁合装置 |
| US6418310B1 (en) * | 1999-08-05 | 2002-07-09 | Ericsson Inc. | Wireless subscriber terminal using java control code |
| DE19950249C1 (de) * | 1999-10-18 | 2001-02-01 | Siemens Ag | Elektronisches Gerät mit Softwareschutz |
| US7219335B1 (en) * | 1999-12-08 | 2007-05-15 | Intel Corporation | Method and apparatus for stack emulation during binary translation |
| AU2001250039A1 (en) * | 2000-03-16 | 2001-09-24 | World Wireless Communications, Inc. | An improved method of connecting devices to the internet |
| US6675375B1 (en) * | 2000-04-28 | 2004-01-06 | Sun Microsystems, Inc. | Method and apparatus for optimized multiprocessing in a safe language |
| US20020194267A1 (en) * | 2000-06-23 | 2002-12-19 | Daniel Flesner | Portal server that provides modification of user interfaces for access to computer networks |
| US6766460B1 (en) | 2000-08-23 | 2004-07-20 | Koninklijke Philips Electronics N.V. | System and method for power management in a Java accelerator environment |
| US6782407B1 (en) | 2000-09-26 | 2004-08-24 | Koninklijke Philips Electronics N.V. | System and method for low overhead boundary checking of java arrays |
| US6704926B1 (en) * | 2000-09-28 | 2004-03-09 | International Business Machines Corporation | Bimodal Java just-in-time complier |
| US7340592B1 (en) | 2000-09-29 | 2008-03-04 | Intel Corporation | Executing a translated block of instructions and branching to correction code when expected top of stack does not match actual top of stack to adjust stack at execution time to continue executing without restarting translating |
| GB2367653B (en) * | 2000-10-05 | 2004-10-20 | Advanced Risc Mach Ltd | Restarting translated instructions |
| GB2367654B (en) | 2000-10-05 | 2004-10-27 | Advanced Risc Mach Ltd | Storing stack operands in registers |
| US20020069402A1 (en) * | 2000-10-05 | 2002-06-06 | Nevill Edward Colles | Scheduling control within a system having mixed hardware and software based instruction execution |
| KR20020028814A (ko) * | 2000-10-10 | 2002-04-17 | 나조미 커뮤니케이션즈, 인코포레이티드 | 마이크로코드 엔진을 이용한 자바 하드웨어 가속기 |
| US6996813B1 (en) | 2000-10-31 | 2006-02-07 | Sun Microsystems, Inc. | Frameworks for loading and execution of object-based programs |
| GB2369464B (en) | 2000-11-27 | 2005-01-05 | Advanced Risc Mach Ltd | A data processing apparatus and method for saving return state |
| US7076771B2 (en) | 2000-12-01 | 2006-07-11 | Arm Limited | Instruction interpretation within a data processing system |
| JP2002169696A (ja) | 2000-12-04 | 2002-06-14 | Mitsubishi Electric Corp | データ処理装置 |
| US6968557B1 (en) * | 2000-12-18 | 2005-11-22 | Stratum8 Corporation | Reducing stack memory resources in a threaded computer system |
| US6990567B1 (en) * | 2000-12-22 | 2006-01-24 | Lsi Logic Corporation | Use of internal general purpose registers of a processor as a Java virtual machine top of stack and dynamic allocation of the registers according to stack status |
| US7873814B1 (en) | 2000-12-22 | 2011-01-18 | Lsi Corporation | Microcode based hardware translator to support a multitude of processors |
| US7284274B1 (en) * | 2001-01-18 | 2007-10-16 | Cigital, Inc. | System and method for identifying and eliminating vulnerabilities in computer software applications |
| US7055019B2 (en) * | 2001-02-13 | 2006-05-30 | Ellipsis Digital Systems, Inc. | Matched instruction set processor systems and method, system, and apparatus to efficiently design and implement matched instruction set processor systems by mapping system designs to re-configurable hardware platforms |
| US7020874B2 (en) * | 2001-03-26 | 2006-03-28 | Sun Microsystems, Inc. | Techniques for loading class files into virtual machines |
| US7096466B2 (en) | 2001-03-26 | 2006-08-22 | Sun Microsystems, Inc. | Loading attribute for partial loading of class files into virtual machines |
| US6957428B2 (en) | 2001-03-27 | 2005-10-18 | Sun Microsystems, Inc. | Enhanced virtual machine instructions |
| US7543288B2 (en) | 2001-03-27 | 2009-06-02 | Sun Microsystems, Inc. | Reduced instruction set for Java virtual machines |
| KR20040034601A (ko) * | 2001-04-23 | 2004-04-28 | 아트멜 코포레이숀 | 바이트 컴파일된 자바 코드를 실행하는 마이크로 프로세서 |
| CA2346762A1 (en) * | 2001-05-07 | 2002-11-07 | Ibm Canada Limited-Ibm Canada Limitee | Compiler generation of instruction sequences for unresolved storage devices |
| US6804681B2 (en) * | 2001-05-08 | 2004-10-12 | Sun Microsystems, Inc. | Identifying and tracking object references in a java programming environment |
| US7065747B2 (en) * | 2001-05-08 | 2006-06-20 | Sun Microsystems, Inc. | Identifying references to objects during bytecode verification |
| GB2376097B (en) | 2001-05-31 | 2005-04-06 | Advanced Risc Mach Ltd | Configuration control within data processing systems |
| GB2376098B (en) | 2001-05-31 | 2004-11-24 | Advanced Risc Mach Ltd | Unhandled operation handling in multiple instruction set systems |
| GB2376100B (en) * | 2001-05-31 | 2005-03-09 | Advanced Risc Mach Ltd | Data processing using multiple instruction sets |
| GB2376099B (en) * | 2001-05-31 | 2005-11-16 | Advanced Risc Mach Ltd | Program instruction interpretation |
| US7231460B2 (en) * | 2001-06-04 | 2007-06-12 | Gateway Inc. | System and method for leveraging networked computers to view windows based files on Linux platforms |
| DE10127195A1 (de) * | 2001-06-05 | 2002-12-19 | Infineon Technologies Ag | Prozessor mit interner Speicherkonfiguration |
| US6934726B2 (en) * | 2001-06-20 | 2005-08-23 | Sun Microsystems, Inc. | Storing and retrieving of field descriptors in Java computing environments |
| US20030023958A1 (en) * | 2001-07-17 | 2003-01-30 | Patel Mukesh K. | Intermediate language accelerator chip |
| WO2003014921A1 (en) * | 2001-07-02 | 2003-02-20 | Nazomi Communications, Inc. | Intermediate language accelerator chip |
| US6832307B2 (en) * | 2001-07-19 | 2004-12-14 | Stmicroelectronics, Inc. | Instruction fetch buffer stack fold decoder for generating foldable instruction status information |
| US7228533B2 (en) * | 2001-08-24 | 2007-06-05 | Sun Microsystems, Inc. | Frameworks for generation of Java macro instructions for performing programming loops |
| US20030041319A1 (en) * | 2001-08-24 | 2003-02-27 | Sun Microsystems, Inc. | Java bytecode instruction for retrieving string representations of java objects |
| US7058934B2 (en) * | 2001-08-24 | 2006-06-06 | Sun Microsystems, Inc. | Frameworks for generation of Java macro instructions for instantiating Java objects |
| US7039904B2 (en) | 2001-08-24 | 2006-05-02 | Sun Microsystems, Inc. | Frameworks for generation of Java macro instructions for storing values into local variables |
| US6988261B2 (en) * | 2001-08-24 | 2006-01-17 | Sun Microsystems, Inc. | Frameworks for generation of Java macro instructions in Java computing environments |
| US8769508B2 (en) | 2001-08-24 | 2014-07-01 | Nazomi Communications Inc. | Virtual machine hardware for RISC and CISC processors |
| US7131121B2 (en) * | 2001-11-14 | 2006-10-31 | Axalto, Inc. | Method and apparatus for linking converted applet files without relocation annotations |
| US20040215444A1 (en) * | 2002-03-25 | 2004-10-28 | Patel Mukesh K. | Hardware-translator-based custom method invocation system and method |
| US7379860B1 (en) | 2002-03-29 | 2008-05-27 | Cypress Semiconductor Corporation | Method for integrating event-related information and trace information |
| US6973644B2 (en) * | 2002-04-12 | 2005-12-06 | The Mathworks, Inc. | Program interpreter |
| US6950838B2 (en) * | 2002-04-17 | 2005-09-27 | Sun Microsystems, Inc. | Locating references and roots for in-cache garbage collection |
| US6990610B2 (en) * | 2002-05-15 | 2006-01-24 | Hewlett-Packard Development Company, L.P. | Combining commands to form a test command |
| US7290080B2 (en) * | 2002-06-27 | 2007-10-30 | Nazomi Communications Inc. | Application processors and memory architecture for wireless applications |
| US7131118B2 (en) * | 2002-07-25 | 2006-10-31 | Arm Limited | Write-through caching a JAVA® local variable within a register of a register bank |
| EP1387277B1 (en) * | 2002-07-31 | 2009-07-15 | Texas Instruments Incorporated | Write back policy for memory |
| EP1387274A3 (en) * | 2002-07-31 | 2004-08-11 | Texas Instruments Incorporated | Memory management for local variables |
| EP1387258A3 (en) * | 2002-07-31 | 2008-01-02 | Texas Instruments Incorporated | Processor-processor synchronization |
| US7747989B1 (en) | 2002-08-12 | 2010-06-29 | Mips Technologies, Inc. | Virtual machine coprocessor facilitating dynamic compilation |
| US7051322B2 (en) * | 2002-12-06 | 2006-05-23 | @Stake, Inc. | Software analysis framework |
| US7051324B2 (en) * | 2003-01-16 | 2006-05-23 | International Business Machines Corporation | Externalized classloader information for application servers |
| JP3902147B2 (ja) * | 2003-03-04 | 2007-04-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンパイラ装置、コンパイル方法、コンパイラプログラム、及び記録媒体 |
| GB2399897B (en) * | 2003-03-26 | 2006-02-01 | Advanced Risc Mach Ltd | Memory recycling in computer systems |
| GB0315165D0 (en) * | 2003-05-02 | 2003-08-06 | Transitive Ltd | Improved architecture for generating intermediate representations for program code conversion |
| GB2401217B (en) * | 2003-05-02 | 2005-11-09 | Transitive Ltd | Improved architecture for generating intermediate representations for program code conversion |
| US8719242B2 (en) * | 2003-08-29 | 2014-05-06 | Sap Ag | System and method for a database access statement interceptor |
| US7114153B2 (en) * | 2003-09-10 | 2006-09-26 | Qualcomm Inc. | Method and apparatus for continuation-passing in a virtual machine |
| US20050066305A1 (en) * | 2003-09-22 | 2005-03-24 | Lisanke Robert John | Method and machine for efficient simulation of digital hardware within a software development environment |
| US7523157B2 (en) * | 2003-09-25 | 2009-04-21 | International Business Machines Corporation | Managing a plurality of processors as devices |
| US20050071828A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for compiling source code for multi-processor environments |
| US7496917B2 (en) * | 2003-09-25 | 2009-02-24 | International Business Machines Corporation | Virtual devices using a pluarlity of processors |
| US7478390B2 (en) * | 2003-09-25 | 2009-01-13 | International Business Machines Corporation | Task queue management of virtual devices using a plurality of processors |
| US7516456B2 (en) * | 2003-09-25 | 2009-04-07 | International Business Machines Corporation | Asymmetric heterogeneous multi-threaded operating system |
| US7444632B2 (en) * | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
| US7415703B2 (en) * | 2003-09-25 | 2008-08-19 | International Business Machines Corporation | Loading software on a plurality of processors |
| US7389508B2 (en) * | 2003-09-25 | 2008-06-17 | International Business Machines Corporation | System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment |
| US7549145B2 (en) * | 2003-09-25 | 2009-06-16 | International Business Machines Corporation | Processor dedicated code handling in a multi-processor environment |
| US20050138340A1 (en) * | 2003-12-22 | 2005-06-23 | Intel Corporation | Method and apparatus to reduce spill and fill overhead in a processor with a register backing store |
| GB2412192B (en) * | 2004-03-18 | 2007-08-29 | Advanced Risc Mach Ltd | Function calling mechanism |
| US7802080B2 (en) | 2004-03-24 | 2010-09-21 | Arm Limited | Null exception handling |
| US7930526B2 (en) | 2004-03-24 | 2011-04-19 | Arm Limited | Compare and branch mechanism |
| US7363475B2 (en) * | 2004-04-19 | 2008-04-22 | Via Technologies, Inc. | Managing registers in a processor to emulate a portion of a stack |
| US7941807B2 (en) * | 2004-04-30 | 2011-05-10 | International Business Machines Corporation | Transitional resolution in a just in time environment |
| US7421539B1 (en) * | 2004-05-18 | 2008-09-02 | Sun Microsystems, Inc. | Method and system for concurrent garbage collection and mutator execution |
| US7350059B2 (en) * | 2004-05-21 | 2008-03-25 | Via Technologies, Inc. | Managing stack transfers in a register-based processor |
| WO2005121959A2 (en) * | 2004-06-08 | 2005-12-22 | Dartdevices Corporation | Architecture, apparatus and method for device team recruitment and content renditioning for universal device interoperability platform |
| EP1622009A1 (en) * | 2004-07-27 | 2006-02-01 | Texas Instruments Incorporated | JSM architecture and systems |
| US7506338B2 (en) * | 2004-08-30 | 2009-03-17 | International Business Machines Corporation | Method and apparatus for simplifying the deployment and serviceability of commercial software environments |
| KR100597413B1 (ko) * | 2004-09-24 | 2006-07-05 | 삼성전자주식회사 | 자바 바이트코드 변환 방법 및 상기 변환을 수행하는 자바인터프리터 |
| JP4602047B2 (ja) * | 2004-10-29 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 情報処理装置 |
| JP4486483B2 (ja) * | 2004-11-26 | 2010-06-23 | 古野電気株式会社 | Ｔｄｍａ通信装置 |
| US20060200811A1 (en) * | 2005-03-07 | 2006-09-07 | Cheng Stephen M | Method of generating optimised stack code |
| US7478224B2 (en) * | 2005-04-15 | 2009-01-13 | Atmel Corporation | Microprocessor access of operand stack as a register file using native instructions |
| KR100725393B1 (ko) * | 2005-05-19 | 2007-06-07 | 삼성전자주식회사 | 자바 가상 머신에서 바이트 코드의 수행 시간을 줄이는시스템 및 방법 |
| US7669191B1 (en) * | 2005-06-14 | 2010-02-23 | Xilinx, Inc. | Compile-time dispatch of operations on type-safe heterogeneous containers |
| US7823151B2 (en) * | 2005-06-15 | 2010-10-26 | Intel Corporation | Method of ensuring the integrity of TLB entries after changing the translation mode of a virtualized operating system without requiring a flush of the TLB |
| US7702855B2 (en) * | 2005-08-11 | 2010-04-20 | Cisco Technology, Inc. | Optimizing cached access to stack storage |
| US7743370B1 (en) * | 2005-10-17 | 2010-06-22 | Unisys Corporation | System and methods for determination of independence of sub-graphs in a graph-based intermediate representation of program instructions |
| US8612970B2 (en) * | 2005-11-30 | 2013-12-17 | Red Hat, Inc. | Purpose domain for low overhead virtual machines |
| US8429629B2 (en) | 2005-11-30 | 2013-04-23 | Red Hat, Inc. | In-kernel virtual machine for low overhead startup and low resource usage |
| US8104034B2 (en) * | 2005-11-30 | 2012-01-24 | Red Hat, Inc. | Purpose domain for in-kernel virtual machine for low overhead startup and low resource usage |
| US7502029B2 (en) * | 2006-01-17 | 2009-03-10 | Silicon Integrated Systems Corp. | Instruction folding mechanism, method for performing the same and pixel processing system employing the same |
| US8099724B2 (en) * | 2006-02-28 | 2012-01-17 | Oracle America, Inc. | Fast patch-based method calls |
| US20070288909A1 (en) * | 2006-06-07 | 2007-12-13 | Hong Kong Applied Science and Technology Research Institute Company Limited | Hardware JavaTM Bytecode Translator |
| US7756911B2 (en) * | 2006-06-09 | 2010-07-13 | International Business Machines Corporation | Method and system for executing a task and medium storing a program therefor |
| US8429634B2 (en) * | 2006-07-26 | 2013-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory circuit, and machine language program generation device, and method for operating semiconductor device and memory circuit |
| DE102006041002B4 (de) * | 2006-08-31 | 2009-01-02 | Infineon Technologies Ag | Verfahren, um ein Programm an einen Zwischenspeicher anzupassen, und Schaltungsanordnung |
| US8613080B2 (en) | 2007-02-16 | 2013-12-17 | Veracode, Inc. | Assessment and analysis of software security flaws in virtual machines |
| US7698534B2 (en) * | 2007-02-21 | 2010-04-13 | Arm Limited | Reordering application code to improve processing performance |
| DE102007039425A1 (de) * | 2007-08-21 | 2009-02-26 | Beckhoff Automation Gmbh | Steuerknoten und Steuerung |
| US7836282B2 (en) * | 2007-12-20 | 2010-11-16 | International Business Machines Corporation | Method and apparatus for performing out of order instruction folding and retirement |
| CN101236489B (zh) * | 2008-02-26 | 2011-04-20 | 北京深思洛克软件技术股份有限公司 | 虚拟硬件系统及其指令执行方法、以及虚拟机 |
| US8522015B2 (en) * | 2008-06-27 | 2013-08-27 | Microsoft Corporation | Authentication of binaries in memory with proxy code execution |
| CN102105905B (zh) * | 2008-08-07 | 2013-07-17 | 三菱电机株式会社 | 半导体集成电路装置及空调用遥控器 |
| US7853827B2 (en) * | 2008-08-29 | 2010-12-14 | International Business Machines Corporation | Isotropic processor |
| US10802990B2 (en) * | 2008-10-06 | 2020-10-13 | International Business Machines Corporation | Hardware based mandatory access control |
| US8321878B2 (en) | 2008-10-09 | 2012-11-27 | Microsoft Corporation | Virtualized storage assignment method |
| US20100186024A1 (en) * | 2009-01-21 | 2010-07-22 | Telefonaktiebolaget Lm Ericsson (Publ) | System and Method of Invoking Multiple Remote Operations |
| US8209523B2 (en) * | 2009-01-22 | 2012-06-26 | Intel Mobile Communications GmbH | Data moving processor |
| US8312219B2 (en) * | 2009-03-02 | 2012-11-13 | International Business Machines Corporation | Hybrid caching techniques and garbage collection using hybrid caching techniques |
| US7712093B1 (en) | 2009-03-19 | 2010-05-04 | International Business Machines Corporation | Determining intra-procedural object flow using enhanced stackmaps |
| US9003377B2 (en) | 2010-01-07 | 2015-04-07 | Microsoft Technology Licensing, Llc | Efficient resumption of co-routines on a linear stack |
| EP2482184A1 (en) * | 2011-02-01 | 2012-08-01 | Irdeto B.V. | Adaptive obfuscated virtual machine |
| US9396117B2 (en) * | 2012-01-09 | 2016-07-19 | Nvidia Corporation | Instruction cache power reduction |
| US9286063B2 (en) | 2012-02-22 | 2016-03-15 | Veracode, Inc. | Methods and systems for providing feedback and suggested programming methods |
| US9547358B2 (en) | 2012-04-27 | 2017-01-17 | Nvidia Corporation | Branch prediction power reduction |
| US9552032B2 (en) | 2012-04-27 | 2017-01-24 | Nvidia Corporation | Branch prediction power reduction |
| WO2013187864A1 (en) * | 2012-06-11 | 2013-12-19 | Empire Technology Development Llc | Modulating dynamic optimizations of a computer program |
| US9734059B2 (en) | 2012-11-21 | 2017-08-15 | Advanced Micro Devices, Inc. | Methods and apparatus for data cache way prediction based on classification as stack data |
| US9189399B2 (en) | 2012-11-21 | 2015-11-17 | Advanced Micro Devices, Inc. | Stack cache management and coherence techniques |
| RU2522019C1 (ru) | 2012-12-25 | 2014-07-10 | Закрытое акционерное общество "Лаборатория Касперского" | Система и способ обнаружения угроз в коде, исполняемом виртуальной машиной |
| US9886277B2 (en) * | 2013-03-15 | 2018-02-06 | Intel Corporation | Methods and apparatus for fusing instructions to provide OR-test and AND-test functionality on multiple test sources |
| US8943462B2 (en) * | 2013-06-28 | 2015-01-27 | Sap Se | Type instances |
| US10649775B2 (en) * | 2013-07-15 | 2020-05-12 | Texas Instrum Ents Incorporated | Converting a stream of data using a lookaside buffer |
| EP3058457A4 (en) | 2013-10-15 | 2017-07-12 | Mill Computing, Inc. | Computer processor with deferred operations |
| CN104318135B (zh) * | 2014-10-27 | 2017-04-05 | 中国科学院信息工程研究所 | 一种基于可信执行环境的Java代码安全动态载入方法 |
| US9460284B1 (en) * | 2015-06-12 | 2016-10-04 | Bitdefender IPR Management Ltd. | Behavioral malware detection using an interpreter virtual machine |
| US10564929B2 (en) * | 2016-09-01 | 2020-02-18 | Wave Computing, Inc. | Communication between dataflow processing units and memories |
| US20170123799A1 (en) * | 2015-11-03 | 2017-05-04 | Intel Corporation | Performing folding of immediate data in a processor |
| US11036509B2 (en) | 2015-11-03 | 2021-06-15 | Intel Corporation | Enabling removal and reconstruction of flag operations in a processor |
| GB2552153B (en) | 2016-07-08 | 2019-07-24 | Advanced Risc Mach Ltd | An apparatus and method for performing a rearrangement operation |
| US10191745B2 (en) * | 2017-03-31 | 2019-01-29 | Intel Corporation | Optimized call-return and binary translation |
| US10915320B2 (en) | 2018-12-21 | 2021-02-09 | Intel Corporation | Shift-folding for efficient load coalescing in a binary translation based processor |
| US11526357B2 (en) | 2019-01-21 | 2022-12-13 | Rankin Labs, Llc | Systems and methods for controlling machine operations within a multi-dimensional memory space |
| WO2020154219A1 (en) * | 2019-01-21 | 2020-07-30 | John Rankin | Systems and methods for controlling machine operations |
| KR102263692B1 (ko) * | 2019-12-30 | 2021-06-14 | 충남대학교 산학협력단 | 이더리움 스마트계약 가상머신 바이트코드 보안성 향상 방법 |
| US11809839B2 (en) | 2022-01-18 | 2023-11-07 | Robert Lyden | Computer language and code for application development and electronic and optical communication |
| CN115686759B (zh) * | 2023-01-04 | 2023-04-07 | 恒丰银行股份有限公司 | 一种计算虚拟机唯一识别码的方法及系统 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3735363A (en) * | 1971-04-07 | 1973-05-22 | Burroughs Corp | Information processing system employing stored microprogrammed processors and access free field memories |
| US3889243A (en) * | 1973-10-18 | 1975-06-10 | Ibm | Stack mechanism for a data processor |
| JPS5569855A (en) * | 1978-11-20 | 1980-05-26 | Panafacom Ltd | Data processing system |
| US4439828A (en) * | 1981-07-27 | 1984-03-27 | International Business Machines Corp. | Instruction substitution mechanism in an instruction handling unit of a data processing system |
| US4530049A (en) * | 1982-02-11 | 1985-07-16 | At&T Bell Laboratories | Stack cache with fixed size stack frames |
| US5043870A (en) * | 1982-02-24 | 1991-08-27 | At&T Bell Laboratories | Computer with automatic mapping of memory contents into machine registers during program execution |
| US4849880A (en) * | 1985-11-18 | 1989-07-18 | John Fluke Mfg. Co., Inc. | Virtual machine programming system |
| US4811208A (en) * | 1986-05-16 | 1989-03-07 | Intel Corporation | Stack frame cache on a microprocessor chip |
| US5313614A (en) * | 1988-12-06 | 1994-05-17 | At&T Bell Laboratories | Method and apparatus for direct conversion of programs in object code form between different hardware architecture computer systems |
| US5187793A (en) * | 1989-01-09 | 1993-02-16 | Intel Corporation | Processor with hierarchal memory and using meta-instructions for software control of loading, unloading and execution of machine instructions stored in the cache |
| US4951194A (en) * | 1989-01-23 | 1990-08-21 | Tektronix, Inc. | Method for reducing memory allocations and data copying operations during program calling sequences |
| US5107457A (en) * | 1989-04-03 | 1992-04-21 | The Johns Hopkins University | Stack data cache having a stack management hardware with internal and external stack pointers and buffers for handling underflow and overflow stack |
| US5359507A (en) * | 1989-04-07 | 1994-10-25 | Mitsubishi Denki Kabushiki Kaisha | Sequence controller |
| JP2818249B2 (ja) * | 1990-03-30 | 1998-10-30 | 株式会社東芝 | 電子計算機 |
| US5471591A (en) * | 1990-06-29 | 1995-11-28 | Digital Equipment Corporation | Combined write-operand queue and read-after-write dependency scoreboard |
| US5448707A (en) * | 1991-10-29 | 1995-09-05 | Intel Corporation | Mechanism to protect data saved on a local register cache during inter-subsystem calls and returns |
| US5522051A (en) * | 1992-07-29 | 1996-05-28 | Intel Corporation | Method and apparatus for stack manipulation in a pipelined processor |
| US5471602A (en) * | 1992-07-31 | 1995-11-28 | Hewlett-Packard Company | System and method of scoreboarding individual cache line segments |
| US5367650A (en) * | 1992-07-31 | 1994-11-22 | Intel Corporation | Method and apparauts for parallel exchange operation in a pipelined processor |
| AU6701594A (en) * | 1993-05-07 | 1994-12-12 | Apple Computer, Inc. | Method for decoding sequences of guest instructions for a host computer |
| US5548776A (en) * | 1993-09-30 | 1996-08-20 | Intel Corporation | N-wide bypass for data dependencies within register alias table |
| US5499352A (en) * | 1993-09-30 | 1996-03-12 | Intel Corporation | Floating point register alias table FXCH and retirement floating point register array |
| JPH07114473A (ja) * | 1993-10-19 | 1995-05-02 | Fujitsu Ltd | コンパイラの命令列最適化方法 |
| US5604877A (en) * | 1994-01-04 | 1997-02-18 | Intel Corporation | Method and apparatus for resolving return from subroutine instructions in a computer processor |
| DE4435183C2 (de) * | 1994-09-30 | 2000-04-20 | Siemens Ag | Verfahren zum Betrieb eines Magnetresonanzgeräts |
| US5748964A (en) * | 1994-12-20 | 1998-05-05 | Sun Microsystems, Inc. | Bytecode program interpreter apparatus and method with pre-verification of data type restrictions |
| US5600726A (en) * | 1995-04-07 | 1997-02-04 | Gemini Systems, L.L.C. | Method for creating specific purpose rule-based n-bit virtual machines |
| US5634118A (en) * | 1995-04-10 | 1997-05-27 | Exponential Technology, Inc. | Splitting a floating-point stack-exchange instruction for merging into surrounding instructions by operand translation |
| US5862370A (en) * | 1995-09-27 | 1999-01-19 | Vlsi Technology, Inc. | Data processor system with instruction substitution filter for deimplementing instructions |
| US5765035A (en) * | 1995-11-20 | 1998-06-09 | Advanced Micro Devices, Inc. | Recorder buffer capable of detecting dependencies between accesses to a pair of caches |
| US5657486A (en) * | 1995-12-07 | 1997-08-12 | Teradyne, Inc. | Automatic test equipment with pipelined sequencer |
| US5699537A (en) * | 1995-12-22 | 1997-12-16 | Intel Corporation | Processor microarchitecture for efficient dynamic scheduling and execution of chains of dependent instructions |
| US5761408A (en) * | 1996-01-16 | 1998-06-02 | Parasoft Corporation | Method and system for generating a computer program test suite using dynamic symbolic execution |
-
1997
- 1997-01-23 KR KR1019980705674A patent/KR100529416B1/ko not_active IP Right Cessation
- 1997-01-23 JP JP52705397A patent/JP3801643B2/ja not_active Expired - Lifetime
- 1997-01-23 DE DE69738810T patent/DE69738810D1/de not_active Expired - Lifetime
- 1997-01-23 US US08/786,351 patent/US6026485A/en not_active Expired - Lifetime
- 1997-01-23 WO PCT/US1997/001221 patent/WO1997027536A1/en active IP Right Grant
- 1997-01-23 US US08/788,807 patent/US6021469A/en not_active Expired - Lifetime
- 1997-01-23 EP EP97904872A patent/EP0976030B1/en not_active Expired - Lifetime
- 1997-01-23 US US08/786,955 patent/US6125439A/en not_active Expired - Lifetime
-
2006
- 2006-02-28 JP JP2006051700A patent/JP4171496B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100904318B1 (ko) * | 2004-06-29 | 2009-06-23 | 인텔 코오퍼레이션 | 단일 명령, 다중 데이터 실행 엔진에 대한 조건형 명령 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6026485A (en) | 2000-02-15 |
| JP2000515269A (ja) | 2000-11-14 |
| US6125439A (en) | 2000-09-26 |
| JP4171496B2 (ja) | 2008-10-22 |
| EP0976030B1 (en) | 2008-07-02 |
| US6021469A (en) | 2000-02-01 |
| KR100529416B1 (ko) | 2006-01-27 |
| WO1997027536A1 (en) | 1997-07-31 |
| EP0976030A1 (en) | 2000-02-02 |
| JP3801643B2 (ja) | 2006-07-26 |
| DE69738810D1 (de) | 2008-08-14 |
| JP2006216069A (ja) | 2006-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466722B1 (ko) | 어레이경계검사방법및장치와,이를포함하는컴퓨터시스템 | |
| KR19990081956A (ko) | 스택 기반 컴퓨터를 위한 명령 폴딩 방법 및 장치 | |
| KR100513138B1 (ko) | 네트워크 또는 로컬 메모리로부터 수신된 명령 세트를실행하는 프로세서 및 컴퓨터 시스템 | |
| KR100584964B1 (ko) | 스택 메모리 구조에서의 캐싱 장치 | |
| US7930689B2 (en) | Method and system for accessing indirect memories | |
| US6076141A (en) | Look-up switch accelerator and method of operating same | |
| US5970242A (en) | Replicating code to eliminate a level of indirection during execution of an object oriented computer program | |
| Yellin et al. | The java virtual machine specification | |
| US6065108A (en) | Non-quick instruction accelerator including instruction identifier and data set storage and method of implementing same | |
| Tan et al. | Design and implementation of a Java processor | |
| US20090089550A1 (en) | Jek dynamic instrumentation | |
| KR19990081957A (ko) | 스택 메모리 구조에서의 캐싱 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121019 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141022 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161019 Year of fee payment: 12 |
|
| EXPY | Expiration of term |