JP2002169696A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 非ネイティブコードを少ないハードウェア量
で高速に実行することが可能なデータ処理装置を提供す
る。 【解決手段】 データ処理装置は、非ネイティブコード
をプロセッサのネイティブコードに変換するハードウェ
アトランスレータ１２０と、ソフトウェアトランスレー
タと、プロセッサに対する非ネイティブコードを逐次解
釈し、プロセッサのネイティブコードを用いて実行する
ソフトウェアインタープリタとを含み、これらを所定の
基準にしたがって選択して動作させる回路１２１、１２
２などを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ処理装置に
関わるもので、特に、データ処理装置に搭載されている
プロセッサのネイティブコードに加えて、非ネイティブ
コードを実行するための機能を備えたデータ処理装置に
関わるものである。

【０００２】

【従来の技術】プロセッサはあるアーキテクチャに基づ
いて設計され製作される。アーキテクチャでは命令体
系、命令形式などが決定され、そうした命令形式の命令
を効率よく実行するようにハードウェアが製作される。
データ処理装置において実行させるプログラムは、この
ように搭載されているプロセッサの命令コード（「ネイ
ティブコード」と呼ぶ。）で記述しておくのが通常であ
る。

【０００３】ところがこれに反して、搭載されているプ
ロセッサ以外のプロセッサの命令コード（「非ネイティ
ブコード」と呼ぶ。）で記述されているプログラムを実
行させたいという場合もある。ひとつの例は、新しいプ
ロセッサ用のプログラム開発が間に合わない際に、古い
プロセッサ用のプログラムを新しいプロセッサで実行さ
せたいという場合である。別の例は、Ｊａｖａ（「Ｊａ
ｖａ」はSun Microsystems, Incの商標である。）バイ
トコードのように、仮想的なプロセッサ（「Ｊａｖａ仮
想マシン」と呼ばれる。）用の言語で記述されたひとつ
のプログラムを、それぞれ異なるプロセッサを搭載した
複数種類の装置で実行させたいという場合である。

【０００４】非ネイティブコードをプロセッサで実行す
るための手段として従来から用いられている手法には、
ソフトウエアインタープリタ、ソフトウェアトランスレ
ータ、ハードウェアトランスレータがある。

【０００５】ソフトウェアインタープリタを用いる手法
では、以下の一連の処理ステップをプロセッサ上でソフ
トウェアインタープリタと呼ばれるソフトウェアを実行
することにより行なう。

【０００６】（１） 非ネイティブコードのメモリから
の読み出し （２） 読み出した非ネイティブコードに対する処理ル
ーチンへのディスパッチ （３） 読み出した非ネイティブコードに対する処理ル
ーチンの実行 （４） 非ネイティブコードのプログラムカウンタの更
新 このソフトウエアインタープリタ自体は、搭載されてい
るプロセッサのネイティブコードで記述されている。

【０００７】ソフトウェアは柔軟性が高く、処理速度を
考慮しなければ実際上どのような処理でも実現できるた
め、このソフトウェアインタープリタは容易に実現可能
である。しかしその半面、ステップ（３）での実際の処
理以外に、（１）、（２）および（４）の追加処理が必
要となるため、実行速度が低下するという問題がある。

【０００８】一方、「トランスレータ」とは、非ネイテ
ィブコードのプログラムを、同等内容のネイティブコー
ドのプログラムに変換する装置のことをいう。変換をハ
ードウエアで行なうものがハードウエアトランスレータ
であり、ソフトウエアで行なうものがソフトウエアトラ
ンスレータである。

【０００９】ハードウエアトランスレータについては、
たとえば、米国特許第５８７５３３６号に述べられてい
る。ハードウェアトランスレータは、非ネイティブコー
ドの各命令の動作をシミュレーションするためにハード
ウェアにより、非ネイティブコードの各コードと同等内
容の処理を実現するネイティブコードを生成する。しか
しこの際、以下の要因によって変換後のネイティブコー
ドの実行速度が低下するという問題がある。

【００１０】第１に、トランスレータでは、非ネイティ
ブコードの読出のために、演算結果だけでなく非ネイテ
ィブコードのＰＣ（プログラムカウンタ）値または必要
に応じてフラグまでシミュレーションしなければならな
い。そのため、１つの非ネイティブコードの動作を多数
のネイティブコードで置き換えることになってしまう。

【００１１】第２に、プロセッサに備えられるレジスタ
数として非ネイティブコードが想定している数よりも、
プロセッサに備えられているレジスタの数のほうが多い
場合であっても、それを利用することができない。たと
えば、トランスレータでは、非ネイティブコードのメモ
リオペランドはネイティブコードにおいてもやはりメモ
リオペランドに変換され、レジスタには割当てられな
い。

【００１２】変換後のネイティブコードの実行速度が低
下するという問題に対する解決策の一つが米国特許第５
８９８８８５号において提案されている。この手法は、
非ネイティブコードがＪａｖａバイトコードのようなス
タックマシンのコードであることを前提としている。提
案された手法では、スタックへデータをプッシュする非
ネイティブコードにそのデータをポップする非ネイティ
ブコードが連続するような場合に、それらをまとめて実
行できるようなネイティブコードを生成する。これによ
り、メモリへのアクセス回数が減少するので、実行速度
の高速化を図ることができる。米国特許第６０２６４８
５号にも類似の技術の提案がある。

【００１３】しかし、この方法は、その性質上、プッシ
ュの直後にそのデータのポップがなければ適用すること
ができないという制限がある。

【００１４】ソフトウエアトランスレータにより変換す
る場合も、上記のような速度低下という問題はある。し
かし、ハードウエアトランスレータとは異なりソフトウ
エアトランスレータでは命令単位ではなくより大きなプ
ログラム単位（サブルーチン単位やクラス単位）での変
換処理を行うことができるという柔軟性があるため、無
駄なメモリアクセスなどをなくすことが可能で、速度低
下をある程度に押さえることができる。しかし、実行時
の速度低下が少ないネイティブコードを生成しようとす
れば、変換処理が複雑となり、変換処理時間が増大する
という問題がある。

【００１５】このような変換処理時間のオーバーヘッド
を押さえるため、ソフトウエアトランスレータでは、一
度変換して生成したネイティブコードをメモリに保持し
ておく手法が用いられる。再度同じプログラム部分が実
行されるときには、変換処理を行なうことはせず、メモ
リに保持されている変換後のネイティブコードが再利用
される。しかしこうした、非ネイティブコードのプログ
ラムを変換した後のネイティブコードを保持するために
大容量のメモリを新たに必要とし、メモリのコストが増
大してしまうという別な問題が発生する。

【００１６】変換後のネイティブコードを保持するため
のメモリ容量の増大を防ぐために、変換後のネイティブ
コード保持用のＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）を一定サイズとしておき、ソフトウエア
キャッシュとして用いる手法を考えることができる。こ
の手法では、サブルーチン（またはメソッド）単位に非
ネイティブコードをネイティブコードに変換してこのＲ
ＡＭに追加保持していく。このＲＡＭが一杯になったと
きには、実行が終わってそれ以後に実行する可能性が低
いサブルーチン（あるいはメソッド）のネイティブコー
ドをＲＡＭから解放する。解放してできた空きＲＡＭ領
域に新たな変換後のネイティブコードからなるサブルー
チン（あるいはメソッド）を保持する。

【００１７】このようなソフトウエアキャッシュを併用
するソフトウエアトランスレータは、メモリ容量増大の
防止に対してはある程度効果が期待される。しかし、メ
モリに全ての変換後の命令を保持する場合と比較して、
変換処理の回数が増えるため、そのオーバヘッドの増大
が問題となる。変換処理時間を短く押さえるために変換
処理の内容を単純化し非ネイティブコード単位で変換す
ると、変換後生成されたネイティブコードの実行速度が
低くなってしまうということになるのは既に述べたとお
りである。

【００１８】

【発明が解決しようとする課題】以上のように、ソフト
ウェアインタープリタでは実行速度が極端に遅くなると
いう問題がある。一方、ハードウエアトランスレータで
もソフトウェアインタープリタほどではないにしろ、実
行速度の低下を防止することがある程度以上は困難であ
る。また非ネイティブコード全てをトランスレートする
ためにはハードウェア量が増大してしまうという問題が
ある。また、ソフトウエアトランスレータには実行速度
の向上とメモリ増加の防止とが両立しにくいという問題
がある。

【００１９】本発明は上記のような従来の方法に残る課
題を解決するためになされたもので、非ネイティブコー
ドを少ないハードウェア量で高速に実行することが可能
な、非ネイティブコードのトランスレータを有するデー
タ処理装置を提供することを目的とする。

【００２０】

【課題を解決するための手段】請求項１に記載の発明に
かかるデータ処理装置は、所定の命令群をネイティブコ
ードとするプロセッサ、プロセッサに対する非ネイティ
ブコードをプロセッサの１または２以上のネイティブコ
ードに変換するハードウェアトランスレータ、プロセッ
サ上で動作し、プロセッサに対する非ネイティブコード
をプロセッサの１または２以上のネイティブコードに変
換するソフトウェアトランスレータ、ソフトウェアトラ
ンスレータの出力するネイティブコードを記憶するため
の記憶手段、プロセッサ上で動作し、プロセッサに対す
る非ネイティブコードを逐次解釈し、プロセッサのネイ
ティブコードを用いて実行するソフトウェアインタープ
リタ、ならびに所定の基準にしたがって、ハードウェア
トランスレータによって出力されるネイティブコードの
実行、ソフトウェアトランスレータによって出力される
ネイティブコードの実行、ならびにソフトウェアインタ
ープリタの実行による非ネイティブコードの逐次解釈お
よび実行のいずれかを選択してプロセッサを動作させる
ための選択手段とを含む。

【００２１】変換後のネイティブコードを記憶するため
の記憶手段を必要としないが、処理速度の点で劣るハー
ドウェアトランスレータおよびソフトウェアインタープ
リタと、記憶手段を必要とするが処理速度の点で優るソ
フトウェアトランスレータとを、所定の基準にしたがっ
て選択し使い分けることができる。そのため、非ネイテ
ィブコードを、比較的少ない容量の記憶手段を用いて実
行できる。ソフトウェアトランスレータを用いると処理
が高速に行なえるので、全体としての処理の高速化が可
能となる。また、ハードウェアトランスレータのハード
ウェア量を増大させるような命令についてはソフトウェ
アインタープリタで実行できるので、ハードウェアトラ
ンスレータは、限定された数の非ネイティブコードを変
換するだけでよい。そのハードウェアは比較的単純とな
る。またソフトウェアインタープリタで実行される命令
は限定されるので、その処理が遅くとも全体の処理速度
にはそれほどの影響は生じない。

【００２２】請求項２に記載の発明にかかるデータ処理
装置は、請求項１に記載の発明の構成に加えて、選択手
段は、非ネイティブコードの種類または実行頻度、若し
くは記憶手段の状態に依存して、ハードウェアトランス
レータによって出力されるネイティブコードの実行、ソ
フトウェアトランスレータによって出力されるネイティ
ブコードの実行、ならびにソフトウェアインタープリタ
の実行による非ネイティブコードの逐次解釈および実行
のいずれかを選択してプロセッサを動作させるための手
段を含む。

【００２３】非ネイティブコードの種類、実行頻度、記
憶手段の状態に依存していずれかを選択するため、非ネ
イティブコードの実行時の結果に基づいて適切にどのト
ランスレータまたはインタープリタを選択するかを決定
できる。そのため、ハードウェア量をより少なく、およ
び／または全体の処理速度をより高くすることができ
る。

【００２４】請求項３に記載の発明にかかるデータ処理
装置は、請求項１に記載の発明の構成に加えて、選択手
段は、所定の基準にしたがって、ネイティブコードによ
って構成されるメソッドが呼出されるごとに、ハードウ
ェアトランスレータによって出力されるネイティブコー
ドの実行、ソフトウェアトランスレータによって出力さ
れるネイティブコードの実行、ならびにソフトウェアイ
ンタープリタの実行による非ネイティブコードの逐次解
釈および実行のいずれかを選択してプロセッサを動作さ
せるための手段を含む。

【００２５】メソッドの呼出し時ごとに、ハードウェア
トランスレータ、ソフトウェアトランスレータおよびソ
フトウェアインタープリタのいずれかを動的に選択でき
る。データ処理装置の状況、プログラムの実行状況など
にあわせてデータ処理装置自体がいずれを選択するかを
決定できるため、ハードウェア量をより少なく、および
／または全体の処理速度をより高くすることができる。

【００２６】請求項４に記載の発明にかかるデータ処理
装置は、請求項１に記載の発明の構成に加えて、ソフト
ウェアトランスレータは、非ネイティブコードに含まれ
るメモリオペランドの少なくとも一部を、プロセッサに
備えられたレジスタに割り付けるように非ネイティブコ
ードをネイティブコードに変換するためのコード変換手
段を含む。

【００２７】メモリアクセスがレジスタへのアクセスに
置換されるため、時間を要するメモリアクセスが減少
し、変換後のプログラムの実行を高速化できる。

【００２８】請求項５に記載の発明にかかるデータ処理
装置は、請求項４に記載の発明の構成に加えて、非ネイ
ティブコードは、所定のスタックマシンのネイティブコ
ードであり、コード変換手段は、メモリオペランドのう
ちのスタックオペランドのうち、スタックトップ側のス
タックオペランドが、プロセッサに備えられたレジスタ
に保持されるように、データ処理装置に接続されるメモ
リと、プロセッサのレジスタとの間で実行時にデータの
保存と復帰とを行なうようなネイティブコードを生成す
るための手段を含む。

【００２９】スタックオペランドがメモリではなくレジ
スタに割当てられる。その結果、時間を要するメモリア
クセスが減少し、変換後のプログラムの実行を高速化で
きる。

【００３０】請求項６に記載の発明にかかるデータ処理
装置は、請求項５に記載の発明の構成に加えて、コード
変換手段は、スタックへのデータの転送のみを行なう非
ネイティブコードを検出してその転送元と転送先とを対
応付けて記憶するための手段をさらに含み、生成するた
めの手段は、データの転送のみを行なう非ネイティブコ
ードの検出メモリオペランドのうちのスタックオペラン
ドのうち、スタックトップ側のスタックオペランドが、
プロセッサに備えられたレジスタに保持されるように、
データ処理装置に接続されるメモリと、プロセッサのレ
ジスタとの間で実行時にデータの保存と復帰とを行なう
ように、かつ、転送先をオペランドとして使用するコー
ドについては、転送先に代えて、記憶するための手段に
記憶された転送元をオペランドとするように、ネイティ
ブコードを生成するための手段を含む。

【００３１】変換後のネイティブコードの数が、このよ
うな処理を行なわない場合と比較して減少する。実行す
べきコード数が減少するので、変換後のプログラムの実
行を高速化できる。

【００３２】

【発明の実施の形態】以下に述べる本発明の実施の形態
にかかるデータ処理装置はいずれも、ソフトウエアによ
りＪａｖａバイトコードをネイティブコードに変換する
ソフトウエアトランスレータ、ハードウエアによりＪａ
ｖａバイトコードをネイティブコードに変換するハード
ウエアトランスレータ、ソフトウエアでＪａｖａバイト
コードを実行時に解析してシミュレートするソフトウエ
アインタープリタと、対象のＪａｖａバイトコードの内
容に依存してこれら３つの手段を動的に切り替えるトラ
ンスレータを備えたものである。本発明がこれらの実施
の形態に限定されるわけではないことは当業者には明ら
かである。たとえば、以下の各実施の形態の説明では、
非ネイティブコードとしてＪａｖａバイトコードを想定
するが、それ以外のコードを非ネイティブコードとして
実行する場合も同様の考えでトランスレータを実現する
ことができる。

【００３３】第１の実施の形態 図１は、本発明の一実施の形態にかかるデータ処理装置
の概略構成を示したものである。図１を参照して、この
データ処理装置は、互いにバス１０７に接続されたプロ
セッサ１０１、ＲＡＭ１０２と、所定アドレスに非ネイ
ティブコードを格納するＲＯＭ（Ｒｅａｄ−Ｏｎｌｙ
Ｍｅｍｏｒｙ）１０３とを含む。

【００３４】単一の半導体チップで構成されたプロセッ
サ１０１は、プロセッサ１０１の本体であり従来のプロ
セッサと同等の機能を持つ演算部１０６と、演算部１０
６とバス１０７との間に挿入され、バス１０７から受取
った命令がＲＯＭ１０３の所定アドレスから読出された
非ネイティブコードであればそれを演算部１０６のネイ
ティブコードに変換して演算部１０６に与え、ＲＯＭ１
０３の所定アドレスから読出された非ネイティブコード
でなければ、そのまま演算部１０６に与える処理を行な
うための多機能命令デコーダ１０５とを含む。

【００３５】ＲＡＭ１０２は、演算部１０６のネイティ
ブコードのメソッドと、このメソッドが使用するデータ
とを格納するためのものである。

【００３６】ＲＯＭ１０３は、非ネイティブコードで記
述されたプログラムおよび後述する非ネイティブコード
のメソッド呼出し処理ルーチンをプロセッサ１０１で実
行するプログラム（プロセッサ１０１にソフトウェアト
ランスレータを動作させるためのプログラム、およびプ
ロセッサ１０１にソフトウェアインタープリタを動作さ
せるためのプログラムを含む）を記憶する、コンピュー
タ（プロセッサ１０１）に読取り可能な記憶媒体であ
る。本実施の形態の装置では、非ネイティブコードとし
て、Ｊａｖａ仮想マシンの命令セットであるＪａｖａバ
イトコードを使用する。メソッド呼出し処理ルーチン自
体はネイティブコードからなっている。

【００３７】演算部１０６は三菱電機株式会社製３２ビ
ットマイクロプロセッサであるＭ３２Ｒの演算部の機能
を持つ。図２〜図４にこの演算部１０６の命令セットを
示す。Ｍ３２Ｒプロセッサについては、「三菱３２ビッ
トシングルチップマイクロコンピュータＭ３２Ｒファミ
リソフトウエアマニュアル（Rev.１.１）」に詳細に説
明されている。なお本実施の形態ではＭ３２Ｒを使用し
ているが、これに限定されるものではなく、他のプロセ
ッサの演算部であっても以下の説明から容易に同様のト
ランスレータを備えたデータ処理装置が実現可能である
ことは当業者には明らかである。

【００３８】図５を参照して、バス１０７は、データバ
ス１０７Ａとアドレスバス１０７Ｂとを含む。多機能命
令デコーダ１０５は、データバス１０７Ａに接続され、
データバス１０７Ａから与えられた非ネイティブコード
を演算部１０６のネイティブコードに変換するためのハ
ードウェアトランスレータ１２０と、ハードウェアトラ
ンスレータ１２０の出力を受ける第１の入力と、データ
バス１０７Ａに接続された第２の入力とを有し、制御信
号の値によっていずれか一方の入力の信号を選択して演
算部１０６に与えるためのマルチプレクサ１２１と、ア
ドレスバス１０７Ｂに接続され、アドレスバス１０７Ｂ
上のアドレスを非ネイティブコードの格納領域を規定す
るアドレスと比較して、アドレスバス１０７Ｂ上のアド
レスが非ネイティブコードの格納領域のアドレスであれ
ばハードウェアトランスレータ１２０の出力を選択する
ように、それ以外の場合にはデータバス１０７Ａからの
入力を選択するように、マルチプレクサ１２１を制御す
る制御信号を出力するための比較回路１２２とを含む。

【００３９】多機能命令デコーダ１０５は、ＲＯＭ１０
３中の、プログラムカウンタが指すアドレス（アドレス
バス１０７Ｂ上）から読み出した命令が非ネイティブコ
ードであればそれを演算部１０６のネイティブコードに
変換して結果を演算部１０６に渡す。この処理は後述す
る図１０を参照して説明する。

【００４０】図６は本実施の形態におけるＪａｖａバイ
トコードの変換例を説明するための変換対象とするメソ
ッドのＪａｖａバイトコードを示したものである。Ｊａ
ｖａでは、ソースプログラムから、Ｊａｖａの実行環境
となる仮想マシン用の中間コードに変換を行ない、この
中間コードを各マシンに用意された仮想マシン実行環境
で実行する。この中間コードはバイト単位で可変長であ
るため、Ｊａｖａバイトコードと呼ばれる。なお、Ｊａ
ｖａ仮想マシンおよびＪａｖａバイトコードについて
は、文献「T. Lindholm, F.Yellin, The Ｊａｖａ(TM）
仮想マシン仕様」アジソン・ウェスレイ・パブリッシャ
ーズ・ジャパン、星雲社に詳しく述べられている。

【００４１】図７は第１の実施の形態によるデータ処理
装置のプログラム実行手順を示したフローチャートであ
る。Ｊａｖａバイトコードで記述されたプログラムを実
行するには、実行前準備処理３０１の後、最初に実行す
るＪａｖａバイトコードのメソッドを呼出し実行する
（３０２）。なおここで、Ｊａｖａバイトコードではサ
ブルーチンのことをメソッドと呼んでいるので、以下の
説明でもサブルーチンのことは一般的にメソッドと呼
ぶ。

【００４２】図８は図７のステップ３０２におけるＪａ
ｖａバイトコードのメソッドの呼出し実行処理の手順を
示したフローチャートである。以下の説明では、ソフト
ウエアトランスレータによる実行の場合は、Ｊａｖａバ
イトコードのメソッドをネイティブコードのサブルーチ
ンに変換した場合、変換結果のネイティブコードをＲＡ
Ｍ１０３に設定されたソフトウエアキャッシュ内に格納
しておくことを前提としている。この場合、同じ非ネイ
ティブコードを呼出した場合、変換後のネイティブコー
ドをソフトウェアキャッシュから読出して実行すること
により、変換処理を軽減し実行速度を向上させている。

【００４３】したがって非ネイティブコードのサブルー
チンの呼出し処理では、最初に以前にこのメソッドが呼
び出されたときの変換結果がＲＡＭ１０３に残っている
かどうかが調べられ（４０１）、残っていれば変換した
結果のネイティブコードのサブルーチンをＲＡＭ１０３
から呼出して実行する（４０５）。

【００４４】このメソッドの変換結果がＲＡＭ１０３に
残っていない場合は、ステップ４０２においてハードウ
エアトランスレータ、ソフトウエアトランスレータおよ
びソフトウェアインタプリタのどれを使用してこのメソ
ッドを実行するかを選択する処理を行ない、選択された
実行方法にステップ４０３で分岐する。

【００４５】ハードウエアトランスレータによる実行の
場合は、非ネイティブコードをサブルーチンコールする
（４０６）。あとは多機能命令デコーダ１０５がプログ
ラムカウンタのアドレスから読み出した非ネイティブコ
ードをネイティブコードに変換して演算部１０６がそれ
を実行する（図１０）。

【００４６】ソフトウェアインタプリタによる実行が選
択された場合には、読出されたコードを引数としてソフ
トウェアインタプリタサブルーチンをコールする処理を
行なう（４０７）。このサブルーチンは非ネイティブコ
ードを一コードずつ解釈して実行する。

【００４７】ソフトウェアトランスレータによる処理が
選択された場合には、ステップ４０４で、呼び出そうと
している非ネイティブコードのサブルーチンをネイティ
ブコードのサブルーチンに変換する処理を行なう。変換
した結果はＲＡＭ１０３に一時ストアされ、この後、Ｒ
ＡＭ１０３をアクセスして変換した結果のネイティブコ
ードのサブルーチンを呼び出す処理が実行される（４０
５）。

【００４８】図９は図８のステップ４０２におけるサブ
ルーチン実行方法選択処理の処理手順を示したフローチ
ャートである。ここでは、ソフトウエアキャッシュの状
態と、実行しようとしているサブルーチンの実行頻度と
からハードウエアトランスレータで実行するか、ソフト
ウエアトランスレータで実行するかを切り替えている。
すなわち、実行しようとしているサブルーチンが呼び出
された回数があらかじめ設定された一定の回数を超えて
いる場合にはソフトウエアトランスレータで実行し、そ
うでない場合にはハードウエアトランスレータで実行す
る。この実施の形態では、この回数は、変換後のネイテ
ィブコードを格納しているソフトウエアキャッシュに空
きがある場合（この場合を「Ｎ」とする。）とない場合
（この場合を「Ｍ」とする。）とで分けている。

【００４９】図９を参照して、このルーチンの最初では
ソフトウェアキャッシュに空きがあるか否かを判定する
（４１７）。空きがある場合には制御はステップ４１８
に進み、空きがない場合には制御はステップ４２０に進
む。

【００５０】ステップ４１８では、呼び出そうとしてい
るルーチンの呼出し回数が前述したＮより大きいか否か
を判定する。大きい場合には制御はステップ４２２に、
それ以外の場合には制御はステップ４１９に進む。

【００５１】ステップ４１９では、ハードウェアトラン
スレータを使用することとし、図示しない、分岐制御の
ためのフラグをセットして処理を終了する。

【００５２】ソフトウェアキャッシュに空きがない場合
には、ステップ４２０で呼び出そうとしているサブルー
チンの呼出し回数が前述したＭより大きいか否かについ
て判定する。呼出し回数がＭより大きい場合には制御は
ステップ４２２に、それ以外の場合には制御はステップ
４１９に、それぞれ進む。

【００５３】ソフトウェアキャッシュに空きがあり、か
つサブルーチンの呼出し回数がＮより大きい場合、およ
びソフトウェアキャッシュに空きがなく、かつサブルー
チンの呼出し回数がＭより大きい場合には、ステップ４
２２において、ソフトウェアキャッシュ中のネイティブ
コードのサブルーチンの一部を解放して、ソフトウェア
キャッシュ中に空き領域を作成することを試みる。

【００５４】続くステップ４２３で、ステップ４２２の
処理の結果空き領域が作成されたか否かについての判定
を行なう。空き領域が作成された場合にはソフトウェア
トランスレータを使用することが決定され（４２１）、
作成できなかった場合にはソフトウェアインタープリタ
を使用することが決定される（４２４）。いずれの場合
にも、処理の分岐のためのフラグに適切な値が設定され
て処理を終了する。

【００５５】図１０は多機能命令デコーダ１０５の処理
を示したフローチャートである。図５および図１０を参
照して、アドレスバス１０７Ｂ上に出力されたプログラ
ムカウンタのアドレス範囲があらかじめ設定された非ネ
イティブコードの格納された空間内であるかどうかを比
較回路１２２により判定し（４３２）、そうであればプ
ログラムカウンタの指すアドレスから読み出したコード
を非ネイティブコードとしてハードウェアトランスレー
タ１２０によりネイティブコードに変換する処理を行な
う（４３４）。結果のネイティブコードを演算部１０６
に渡す（４３５）。図５の例では、データバス１０７Ａ
上のコードをハードウェアトランスレータ１２０により
ネイティブコードに変換し、その結果をマルチプレクサ
１２１で選択して演算部１０６に与える。

【００５６】ステップ４３２において、プログラムカウ
ンタのアドレス範囲が非ネイティブコードの格納された
空間内でないと判定された場合には、プログラムカウン
タから読出されたコードはネイティブコードであるか
ら、そのまま演算部１０６に渡す（４３３）。図５の例
では、マルチプレクサ１２１により、ハードウェアトラ
ンスレータ１２０の出力ではなくデータバス１０７Ｂ上
のコードを選択して演算部１０６に渡す。

【００５７】図１０のステップ４３４における非ネイテ
ィブコードのネイティブコードへの変換処理の概略は以
下のとおりである。すなわち、通常の非ネイティブコー
ドの場合には、一つの非ネイティブコードに対して、１
または複数の、順次に実行されるネイティブコードを予
め対応付けておく。さらに非ネイティブコードのオペラ
ンドと、ネイティブコード内のオペランドとの対応関係
を予め定めておく。この際、非ネイティブコードがＪａ
ｖａのような仮想マシンである場合、スタックをメモリ
のスタック領域またはレジスタに割当てるようにする。
そして、非ネイティブコードの１命令を実行することに
相当する処理を行なうためのネイティブコードの数に応
じて、プログラムカウンタの値を適切な数だけ加算す
る。これが変換処理の基本である。

【００５８】図１１と図１２とには、例外として、複雑
な処理を要する（すなわち変換後のネイティブコードの
サイズが大きくなる）非ネイティブコードに対する変換
処理と、メソッド呼び出しを行う非ネイティブコードin
vokestaticに対する変換処理とを示している。invokest
aticなど、非ネイティブコード（Ｊａｖａバイトコー
ド）については図６４を参照。

【００５９】複雑な非ネイティブコード（faddなど）の
場合には、図１１に示すような処理で変換が行われる。
すなわち、変換しようとする非ネイティブコードの処理
を実行するためのソフトウエアルーチン（あらかじめＲ
ＯＭ１０３内に格納してある。）を呼び出すようなネイ
ティブコードを生成する（４３６）。invokestaticに対
しても図１２に示されるように同様にその処理ルーチン
を呼び出すが、ここで、この処理ルーチンはさらに図８
で示された非ネイティブコードのメソッド呼出し実行処
理を行うようになっている。したがって、一旦図１２の
処理が実行されると、その中で図８の処理が繰り返し実
行されることで非ネイティブコードのプログラムが実行
されていくことになる。このように非ネイティブコード
の別のメソッドをコールする命令が一つのメソッドに存
在する場合も含め、本実施の形態では、メソッドが呼び
出される毎に図８に示す処理ルーチンが実行され、特
に、ハードウェアトランスレータ、ソフトウェアトラン
スレータおよびソフトウェアインタープリタの選択が行
なわれる。

【００６０】なお、ソフトウエアトランスレータを使用
する場合も同様に、メソッド呼出しを行うＪａｖａバイ
トコードに対応して変換後に生成されるネイティブコー
ドは、図８で示された非ネイティブコードのメソッド呼
出し実行処理を行うようになっている。図８が繰り返し
実行されることで非ネイティブコードのプログラムが実
行されていくことになる。

【００６１】ソフトウエアインタープリタを使用する場
合も同様に、メソッド呼び出しを行うＪａｖａバイトコ
ードに対応して、図８に示された非ネイティブコードの
メソッド呼出し実行処理を行い、図８の処理が繰り返し
実行されることで非ネイティブコードのプログラムが実
行されていくことになる。

【００６２】なお、図８で示される非ネイティブコード
のメソッド呼出し実行処理を行うルーチンは予めＲＯＭ
１０３に格納されている。

【００６３】図１３は図７のステップ３０１における実
行前処理の手順を示したフローチャートである。実行準
備処理の内容は、プログラムが使用するスタック領域の
ＲＡＭ１０２への割当て（５０１）と、スタックポイン
タをレジスタに設定する処理（５０２）とである。スタ
ック領域の最終アドレスに４を加えた値をプロセッサ１
０における演算部１０６のＳＰレジスタに設定する。

【００６４】図１４はＪａｖａバイトコードのメソッド
をネイティブコードのサブルーチンに変換する処理（図
８のステップ４０４）の手順を示したフローチャートで
ある。図１４を参照して、まず変換開始処理を行い（６
０１）、レジスタ割り当てを行い（６０２）、メソッド
変換処理を行う（６０３）。これら各処理について図１
５〜図２０を参照して以下に述べる。

【００６５】図１５は変換開始処理６０１の手順を示し
たフローチャートである。図１５を参照して、ステップ
７０１で、変換対象のＪａｖａバイトコードの先頭アド
レス、すなわちメソッドの実行開始アドレスを変数jpcs
tartに代入し、最終アドレス＋１を変数jpcendに代入す
る。

【００６６】続いて、ローカル変数とスタックオペラン
ドとをメモリに割当てる（７０２）。集合ＲＥＧに、割
当て可能なレジスタの番号を代入する（７０３）。スタ
ック深さリストを空にする（７０４）。繰返し制御変数
ｉ（ｉ＝０〜ｎＳｔａｃｋ−１）に対して変数ＲＳｉを
０にする（７０５）。同様に繰返し制御変数ｊ（ｊ＝０
〜ｎＬｏｃａｌ−１）に対して変数ＲＬｊを０にする
（７０６）。ただしここでｎＳｔａｃｋはスタックオペ
ランドの数であり、ｎＬｏｃａｌはローカル変数の数で
ある。

【００６７】図１６は図１４に示すレジスタ割当て処理
６０２の手順を示したフローチャートである。図１６に
示す処理では、アドレスjpcをjpcstartからjpcendまで
変化させて、メソッド中のＪａｖａバイトコードについ
て順にステップ８０４〜８１２を繰り返し処理する。

【００６８】まずステップ８０１で、スタック深さの登
録リストを空にする。jpc=jpcstartの時点、すなわちメ
ソッド実行開始時点でのスタック深さは０であるので、
ステップ８０２ではＪａｖａバイトコードのアドレスjp
cstartとそのアドレスでのスタック深さとを互いに対応
付けて[０,０]のような形でスタック深さリスト（図示
せず）に登録している。この処理の内容は後述する。ス
テップ８０３でjpcをjpcstartの値に初期化する。

【００６９】ステップ８０４からステップ８１３までが
アドレスjpcをjpcstartからjpcendまで変化させて行な
う繰り返し処理である。

【００７０】ステップ８０４〜８０６ではjpc実行時の
スタックの深さjs（アドレスjpcのＪａｖａバイトコー
ドが実行終了した時点でのスタックポインタが示すスタ
ックの位置）を求めている。ステップ８０４で、アドレ
スjpcに対応付けて登録されたスタック深さがあるか否
かを判定する。なければ、ステップ８０５でjsにjsnext
を代入してステップ８０７に進む。あれば、ステップ８
０６でjpcに対応付けて登録されているスタック深さをj
sに代入し、ステップ８０７に進む。

【００７１】ステップ８０７で次のアドレスjpcnextを
求める。具体的には、ステップ８０７でアドレスjpcに
あるＪａｖａバイトコードをjinstに代入し、jinstのコ
ードサイズを変数jinstsizeに代入し、jpc+jinstsizeを
jpcnextに代入する。ステップ８０７で求められるjinst
がjpcにおけるＪａｖａバイトコード、jinstsizeがその
Ｊａｖａバイトコードのサイズ（バイト単位）である。

【００７２】jpcでのスタック深さがjpcであるとき、ji
nst実行後のスタック深さは 「js − jinstがスタックからポップするオペランド
数」＋「jinstがスタックにプッシュするオペランド
数」 として求められる。そこで、ステップ８０８ではjinst
がスタックからポップするオペランド数を変数consume
に、jinstがスタックにプッシュするオペランド数を変
数produceに、それぞれ代入する。続いてステップ８０
９で、js-consume+produceを変数jsnextに代入する。

【００７３】ステップ８１０ではこのようにして求めた
jsnextをjinstの次に実行する可能性のあるアドレス
（次のＪａｖａバイトコードのアドレスと、分岐先のア
ドレス）に対応して、スタック深さとして記録させてお
く。ステップ８１１ではjinstが参照するオペランドの
参照カウントを記録している。ステップ８１２でjpcを
求めた次のアドレスに更新する。さらにステップ８１３
でjpc<jpcendか否かを判定し、jpcがjpcendになるまで
ステップ８０４からステップ８１２までの処理をループ
させている。

【００７４】ステップ８１１で求められた参照カウント
情報を元にステップ８１４でレジスタ割り当てを行って
いる。

【００７５】図１７は、図１６のステップ８０２、８１
０における、アドレスとスタック深さの登録処理の手順
を示したフローチャートである。最初に、登録しようと
しているアドレスを変数jpcrecordに代入し、登録しよ
うとしているスタック深さを変数jsrecordに代入する。
続いてアドレスjpcrecordに対応したスタック深さが既
に登録されているかどうかをチェックし（９０２）、さ
れていないならアドレスjpcrecordとスタック深さjsrec
ordとの対応を登録する（９０５）。登録済みなら登録
済みの値と今登録しようとしている値jsrecordとを比較
する（９０３）。両者が一致するなら処理を終了する。
両者が一致しなければ、実行する経路によってスタック
深さが異なるということであるが、このようなケースで
はスタックオペランドをレジスタに対応付けて割当てる
ことはできない（９０４）。したがってこの場合には図
示しない、対応付け不可のフラグを設定しておく。

【００７６】図１８は図１６のステップ８１１における
オペランド参照カウントの記録処理の手順を示したフロ
ーチャートである。最初に変数jsminにjs - consumeの
値を代入する（１００１）。ポップするスタックオペラ
ンドについて参照カウントRSiを+１し（１００２）、プ
ッシュするスタックオペランドについて参照カウントRS
iを+１している（１００３）。また、ローカル変数を参
照するか否かを判定し（１００４）、参照するならば
（１００４の判定結果が「ＹＥＳ」）、そのローカル変
数の参照カウントRLiを+１する（１００５）。

【００７７】図１９は図１６のステップ８１４における
レジスタ割当ての決定処理の手順を示したフローチャー
トである。最初に、図１７のステップ９０４でスタック
オペランドのレジスタ割当てができないメソッドと判定
されたか否かをフラグを参照することにより判定する
（１１０１）。割当てが可能なメソッドであれば、参照
カウントRSiとRLiをソートして（１１０４）、大きい順
にレジスタを割当てる（１００５）。スタックオペラン
ドをレジスタに対応付けて割当てることができないメソ
ッドであることが判明している場合には（１１０１の判
定結果が「ＹＥＳ」）、ローカル変数についてのみ同様
にしてレジスタに割当てる（１１０２、１１０３）。

【００７８】図２０は図１４のステップ６０３における
メソッド変換処理の手順を示したフローチャートであ
る。まずメソッドのエントリにおいてネイティブコード
を生成する。これに付いては後述する図３７の（１）に
示している（１２０１）。次に変数jpcの初期化処理と
してjpcstartの値を代入する（１２０２）。

【００７９】以下、メソッド中のＪａｖａバイトコード
について順にステップ１２０３〜１２０７を繰返し行
う。すなわち、アドレスjpcにあるＪａｖａバイトコー
ドをjinstに代入する（１２０３）。次に変数jinstsize
にjinstのコードサイズを代入する（１２０４）。そし
てjpcとjinstsizeとを加算した結果をjpcnextに代入す
ることで次のコードのアドレスを求める（１２０５）。
さらに、アドレスjpcに対応して登録されている、図１
６に示した処理で求められたスタック深さを変数jsに代
入する（１２０６）。そして、このようにして求められ
たjpc、jinstおよびjsをもとにネイティブコードを生成
している（１２０７）。続いてステップ１２０８でjpcn
extを変数jpcに代入し、さらにステップ１２０９でjpc
の値がjpcendより小さければ制御をステップ１２０３に
戻して以上の処理を繰返し、jpcの値がjpcendより小さ
ければ処理を終了する。

【００８０】ステップ１２０７ではＪａｖａバイトコー
ドの種類に応じて図２１〜図２８のようなネイティブコ
ードが生成される。これら図および以下の全図におい
て、「TX」はＸ番地のＪａｖａバイトコードに対して生
成されたネイティブコードのアドレスを指す。各Ｊａｖ
ａバイトコードが対象とするオペランドがレジスタに割
当てられているかメモリに割当てられているかに応じて
生成するバイトコードを変化させている。

【００８１】なお、図２７における「エピローグのコー
ド」については、以降の実際の変換例の説明において詳
細が示される。図２８における引数をプッシュするコー
ドについても、以降の実際の変換例の説明において詳細
が示される。図２８において、methodIdは、呼び出そう
とするメソッドを表す文字列が格納されている領域のア
ドレスである。callJavaMethodは、レジスタR０が指す
領域に格納された文字列で指定されるメソッドを呼び出
すための処理を図８の手順に従って行うようなルーチン
である。

【００８２】図２９はネイティブコードのサブルーチン
におけるＭ３２Ｒのレジスタの使用方法を示したもので
ある。本実施の形態ではサブルーチンの引数はスタック
に格納して渡すようにしているが、一部の引数をたとえ
ばr０-r３レジスタに格納して渡すようにすることも可
能である。

【００８３】図３０〜図３３はネイティブコードのサブ
ルーチンにおけるスタックの使用方法を示したものであ
る。図３０はサブルーチンが呼び出された時点でのスタ
ックの状態である。引数がスタック上に格納されてい
る。図３１は、サブルーチンの最初のエントリコードを
実行した後の状態である。図３０の状態から、さらに、
ローカル変数用の領域とスタックオペランド用の領域が
確保され、サブルーチン実行前後で保存しなければなら
ないレジスタ（r８-r１４）の値がプッシュされる。図
中、nStackはスタックオペランドの数、nLocalはローカ
ル変数の数、nArgは引数の数である。なお、nLocalには
引数の数も含まれている。これらを図６の例に当てはめ
るとnStack=６、nLocal=３、nArg=２であり、スタック
使用状況は図３２、図３３のようになる。

【００８４】以下、図６で示したＪａｖａバイトコード
のメソッドを図１４の処理手順に従ってネイティブコー
ドのサブルーチンに変換する処理について説明する。

【００８５】ステップ６０１の実行後、すべてのオペラ
ンドは図３３で示すメモリ領域に割当てられる。この割
当ての状態を図３４に示す。たとえばローカル変数[０]
（第１引数）は、スタックポインタからのオフセットが
６０バイトにある４バイトのメモリ領域に割当てられて
いる。

【００８６】次にステップ６０２では、図１６で示す処
理が実行される。図３５および図３６はこの処理を実行
中の様子を示したものである。

【００８７】ステップ８０１の開始直前にはオペランド
の参照カウントＲＳ０〜ＲＳ５、ＲＬ０〜ＲＬ２はすべ
て０に設定されている。（ＲＳ０〜ＲＳ５はスタックオ
ペランド[０]〜[５]の参照カウントであり、ＲＬ０〜Ｒ
Ｌ２はローカル変数[０]〜[２]の参照カウントであ
る。）ステップ８０１、８０２により、[アドレス０、
スタック深さ０]がスタック深さリストに登録される。
（スタック深さリストは図示していないが、たとえば登
録された順番をインデックスとしアドレス値とする配列
と、登録された順番をインデックスとしスタック深さを
値とするような配列とで容易に実現することができ
る。）次にステップ８０３により、jpc=０、jsnext=０
に設定される。以上が状態（１）に示した段階である。

【００８８】状態（２）は、その後ステップ８０４〜８
１３を実行してステップ８１３のyesの側に達した時点
での状態を示している。まず、jpcは以前の状態（１）
での値０を引き継いでいる。次に、スタック深さリスト
に[アドレス０、スタック深さ０]が登録されているた
め、ステップ８０４、８０６を実行してjs=０となる。
ステップ８０７で求められるjinstはiload＿０、jinsts
izeは１、jpcnextは１となる。iload＿０命令はローカ
ル変数[０]の値をスタックにプッシュするものであるた
め、ステップ８０８で求められるconsume, produce は
それぞれ０、１である。したがって、ステップ８０９で
求められるjsnextはjs-consume+produce=０-０+１=１と
なる。iload＿０の次に実行する可能性のあるのは次の
アドレスjpcnext(=１）のＪａｖａバイトコードだけで
あるため、ステップ８１０では、[アドレス１、スタッ
ク深さ１]が登録される。iload＿０が参照するのはロー
カル変数[０]（読み出し）とスタックオペランド[０]
（書き込み）であるため、ステップ８１１ではこれらに
対応する参照カウントＲＬ０とＲＳ０がそれぞれ+１さ
れて、それぞれ１、１になる。

【００８９】同様に、その後ステップ８０４〜８１３を
実行して再び８１３のyesの側に達する処理を繰り返す
ことで、状態（３）（４）...のように進行していく。

【００９０】状態（８）では、ifge ２１命令が次に実
行する可能性のあるのは、次のアドレス（jpcnext）で
ある９番地か、分岐先のアドレスである２１番地のいず
れかであるため、[アドレス９,スタック深さ１]と[アド
レス２１、スタック深さ１]のふたつがスタック深さリ
ストに登録されている。

【００９１】状態（１８）では、goto ２８命令が次に
実行する可能性のあるのは、分岐先のアドレスである２
８番地であるため、[アドレス２８,スタック深さ２]が
登録されている。

【００９２】状態（２３）では、invokestatic命令が次
に実行する可能性のあるのは、次のアドレスである２８
番地であるため、[アドレス２８,スタック深さ２]を登
録しようとするが、アドレス２８に対するスタック深さ
は状態（１８）において既に登録済みであるため、登録
済みのスタック深さと登録しようとするスタック深さと
の一致比較が行われる（ステップ９０２）。この場合は
一致するため、ステップ９０４はスキップされてアドレ
スとスタック深さの登録処理は終了する。

【００９３】状態（２５）では、ireturn命令が次に実
行する可能性のあるアドレスは実行時にだけ決定しこの
時点では不明であるため、スタック深さリストには何も
登録されない。

【００９４】以上のようにして、最後の状態（２５）の
ＲＳ０〜ＲＳ５、ＲＬ０〜ＲＬ２で示されるようなオペ
ランドの参照カウントカウントが求められる。また、状
態（１）〜（２５）の「登録される命令アドレスとスタ
ック深さ」欄で示されるようなスタック深さがスタック
深さリストに登録されることになる。

【００９５】ステップ８１４では、図１９に示される処
理が行われる。ステップ１１０１ではステップ１１０４
に進む。ステップ１１０４ではここまでで求められてい
るオペランド参照カウントＲＳ０〜ＲＳ５、ＲＬ０〜Ｒ
Ｌ２を降順にソートする。この例ではＲＳ１、ＲＳ０、
ＲＳ２、ＲＳ３、ＲＳ４、ＲＬ０、ＲＬ２、ＲＳ５、Ｒ
Ｌ１の順になる。ステップ１１０５においてこの順には
じめの６つのオペランドにレジスタR８〜R１３を割当て
ることで、図３４に示すようなレジスタ割当て結果とな
る。すなわち、スタックオペランド[１]にレジスタR８
が、スタックオペランド[０]にレジスタR９が、スタッ
クオペランド[２]にレジスタR１０が、スタックオペラ
ンド[３]にレジスタR１１が、スタックオペランド[４]
にレジスタR１２が、ローカル変数[０]にレジスタR１３
が、それぞれ割当てられる。

【００９６】以上でステップ６０２を終了し、次にステ
ップ６０３の処理に移る。ステップ６０３では図２０に
示す処理が行われる。図３７および図３８はこの処理を
実行するにつれて生成されるネイティブコードを示した
ものである。なおこの図において、S<0>〜S<5>、L<0>〜
L<2>の記号は、図３４に示したオペランドを示してい
る。たとえば「ldi S<0>, #1」とは、「ldi R9, #1」の
意味であり、「ld S<3>,@L<1>」とは「ld R10, @(56,s
p)」の意味である。

【００９７】まず、ステップ１２０１では、状態（１）
で示すようなネイティブコードが生成される。このネイ
ティブコードの内容は、これを実行することによって、
図３２から図３３へスタックレイアウトを変更するため
のコードと、ローカル変数のうち、引数であってレジス
タに割当てられているもの（この例ではL<0>）について
メモリからレジスタに値を読み込んでおくためのコード
である。なお、nLocal、nStack、nArgについては、図３
０〜図３３で使用したのと同じ意味である。

【００９８】ステップ１２０２においてjpc=０となる。
ステップ１２０３において求められるアドレス０にある
Ｊａｖａバイトコードjinstはiload＿０である。ステッ
プ１２０４において求められるjinstsizeは１である。
ステップ１２０５において求められるjpcnextは１であ
る。図３５の（１）に示すようにアドレス０に対応付け
てスタック深さ０が登録されているため、ステップ１２
０６において求められるjsは０となる。ステップ１２０
７では、変換しようとするＪａｖａバイトコードjinst
に応じて、図２１〜図２８に示されるようなネイティブ
コードの生成が行われる。今の例の場合は、jinstはilo
ad＿０であるので図２２に示すようなネイティブコード
が生成される。スタック深さjs=0におけるオペランドは
S<0>とL<0>であるが、図３４に示すように、オペランド
S<0>はレジスタR９に、オペランドL<0>はレジスタR１３
に割当てられているので、図２２の最初の行で示される
mv S<0>, L<0>（すなわちmv R９, R１３）というネイテ
ィブコードが生成される。以上が図３７の（２）で示す
ネイティブコードが生成されるまでの処理である。

【００９９】以下同様にして、図３７〜図３８の（３）
〜（２５）で示すネイティブコードが生成される。ここ
で、（２５）のireturn命令に対して生成されるエピロ
ーグのネイティブコードは、スタックレイアウトを図３
３から図３２へ戻すような処理を行っている。

【０１００】以上のように、本発明の第１の実施の形態
による非ネイティブコードのプログラム実行方式によれ
ば、ローカル変数とオペランドスタックとがレジスタに
割当てられた結果、従来これらがメモリに割当てられて
いた場合に比べて、変換後のネイティブコード数が減少
するととともに、メモリアクセス頻度も減少し、その結
果実行速度も向上する。

【０１０１】第２の実施の形態 本発明の第２の実施の形態におけるデータ処理装置の構
成は多くの部分が第１の実施の形態と共通である。

【０１０２】まず図１〜図１８までは第１および第２の
実施の形態は同じであるが、図１６のステップ８１４に
おけるレジスタ決定処理は、この第２の実施の形態の装
置では、図１９ではなく、図３９のフローチャートで示
す手順に従って行われる。

【０１０３】スタックオペランドに対してはＮＳ個のレ
ジスタを割当てる。今の例ではR８-R１１の４つのレジ
スタを割当てるものであり、ＮＳ=４である。たとえば
レジスタＲ８はスタックオペランド[４n]（n=０,
１,..）に割当てられることになるが、実行中はスタッ
ク深さをjsとして、スタックオペランド[b]〜スタック
オペランド[js-１]がレジスタに保持されるようなネイ
ティブコードが生成される。すなわちレジスタR８は、
４n < jsであるような最大のnに対するスタックオペラ
ンド[４n]を実行中は保持することになる。レジスタＲ
８に割当てられているが保持されていないスタックオペ
ランドは、メモリ中にいったん保存される。ローカル変
数に付いては第１の実施の形態と同様に割当てられる。
すなわちローカル変数の参照カウントをソートし（２７
０１）大きい順にレジスタに割当てる（２７０４）。

【０１０４】また図２０に示す処理の流れ自体は第１の
実施の形態の場合と同じであるが、ステップ１２０７に
おけるjinstのＪａｖａバイトコードに対するネイティ
ブコードの生成処理は、図２１〜図２８ではなく、jins
tの種類に応じて図４０〜図４２のフローチャートで示
す手順に従って行われる。

【０１０５】またＭ３２Ｒレジスタの使用方法は図２９
ではなく図４３で示すようになる。図４０は図２０のス
テップ１２０７において分岐しないＪａｖａバイトコー
ドに対して行われるネイティブコード生成処理である。
ステップ２８０１では、使用されるスタックオペランド
を求めており、[low]〜[high-１]が使用されることにな
る。ステップ２８０２ではこれらのオペランドのうちS<
js>〜S<high-１>について、割当てられたレジスタをこ
れらオペランド用にリザーブする処理を行う。レジスタ
に保持されているのはオペランド[b]〜[js-１]であるの
で、これ以外のレジスタを使用する場合、[b-１]以下の
オペランドに付いてはメモリからレジスタにロードする
処理（２８０３、２８０４）を、[js]以上のオペランド
に付いてはレジスタをリザーブする処理（２８０２）を
行っている。

【０１０６】ステップ２８０５では第１の実施の形態の
図２１〜図２８（スタックオペランドがレジスタの場
合）で示したネイティブコードが生成される。ステップ
２８０６、２８０７、２８０９の処理は、実行経路の合
流地点（すなわち分岐先となるラベルのあるアドレス）
において、スタックオペランドのスタックトップ側のＮ
Ｓ（４）個のエントリに割当てられたレジスタに値が保
持されているようにするための処理である。スタックオ
ペランドに割当てられたレジスタには必ずしも値を保持
しているとは限らない（スタックトップ〜スタックオペ
ランド[b]がレジスタに保持されているが、bの値は合流
点に到達する実行経路ごとに異なる可能性がある）。し
たがってそのままでは、複数の経路の実行パスが合流す
る地点において、レジスタの状態が不明となりそれ以降
のネイティブコードの生成においてレジスタを利用する
ことができなくなってしまう。そこで、実行の合流地点
においては、必ずスタックオペランドのスタックトップ
側のＮＳ個のスタックオペランドを割り当てられたレジ
スタに値を保持するようにしている。

【０１０７】図４１は、図２０のステップ１２０７にお
いてifgeに対して行われるネイティブコード生成処理で
ある。ifgeについては図６３の（８）を参照されたい。
ifgeはS<js-１>を参照するので、まずこれがレジスタに
保持されていないなら（２９０１）、レジスタにロード
する（２９０２）。最終的には条件分岐するコードを生
成する（２９０６）が、その前に、２９０４、２９０５
での合流用ネイティブコードを挿入する必要がある。こ
の合流用ネイティブコードにおいて、レジスタS<js-１>
にスタックオペランド[js-５]の値を保持するようにな
る可能性があるので、前もってS<js-１>をレジスタr０
に移しておく（２９０３）。ステップ２９０４でアドレ
スjpcnextに対応付けて登録されたスタック深さを変数j
pnextに代入する。ステップ２９０５では、S<jsnext-1>
から下のＮＳ個のスタックオペランドをレジスタに保存
するためのネイティブコードを生成する。ステップ２９
０６ではレジスタｒ０を元に条件分岐する命令を生成す
る。

【０１０８】図４２はステップ１２０７においてコード
gotoに対して行われるネイティブコード生成処理であ
る。コードgotoについては、図６３の（１８）を参照さ
れたい。まず合流用ネイティブコードを生成する（３０
０１、３００２）。すなわち、この例では、分岐先のス
タック深さを表すjsをjsnextに代入し（３００１）、S<
jsnext-1>から下のＮＳ個のスタックオペランドをレジ
スタに保持するネイティブコードを生成する（３００
２）。

【０１０９】次に分岐命令（この例では「bra TX」）
を生成する（３００３）。次のアドレスにおいてはスタ
ックトップのＮＳ個がレジスタに保持された状態を示す
ため、ｂを設定しなおす（３００４、３００５）。すな
わち、jpcnextに対応付けて登録されたスタック深さを
変数jsnextに代入する（３００４）。次に、０とjsnext
-NSとのうち大きい方の値をｂに代入する（３００
５）。

【０１１０】図４４は図４０のステップ２８０２の処理
を示している。この処理ではS<p>〜S<q>レジスタのオー
バーフロー対処のためのネイティブコードを生成する。
そのため、i=p〜qについてステップ３１０２〜３１０５
を繰り返している。

【０１１１】最初に、繰返し制御変数ｉにｐの値を代入
する（３１０１）。繰返し部分では、S<i>レジスタがス
タックオペランド[i-NS]の値を保持しているかどうかを
調べる。[b]〜[js-１]が対応するレジスタに保持されて
いるわけなので、i-NSがb〜js-１の範囲にあれば保持さ
れていることになる。この判定をステップ３１０２およ
び３１０３で行なう。ステップ３１０２においてｉがｑ
以下か否かを判定する。ｉがｑより大きければ処理を終
了する。ｉがｑ以下であれば、ステップ３１０３で、ｉ
−ＮＳがｂより小さいか否かを判定する。ｉ−ＮＳがｂ
より小さければ制御はステップ３１０４に進む、それ以
外の場合にはステップ３１０４、３１０５の処理を行な
わずステップ３１０６に進む。

【０１１２】ｉ−ＮＳがレジスタに保持されていたら、
メモリに保存するために「st S<i-NS>, @SAVE<i-NS>」
というネイティブコードを生成する（３１０４）。次に
ｉ−ＮＳがもうレジスタに保持されていないことを示す
ため、ｂをｉ−ＮＳ＋１に変更する（３１０５）。

【０１１３】図４５は図４０に示すステップ２８０４の
処理を示している。i=bottom〜topについて３２０４を
繰り返す。ステップ３２０１、３２０３、３２０５の処
理がその繰返し制御のための処理である。

【０１１４】すなわち、bottomがtop以下か否かを判定
し、以下であればステップ３２０２に進み、bottomがto
pより大きければ処理を終了する。

【０１１５】ステップ３２０２で、ｉにbottomの値を代
入する。ステップ３２０３では、ｉがtop以下か否かを
判定する。iがtop以下であれば制御はステップ３２０４
に進む。それ以外の場合にはステップ３２０６でbottom
までレジスタに保持されていることを示すため、ｂにbo
ttomの値を代入して処理を終了する。

【０１１６】ステップ３２０４では、S<i>を復帰するた
めに「ld S<i>, @SAVE<i>」というネイティブコードを
生成する。ステップ３２０５でｉに１を加算して、制御
をステップ３２０３に戻す。以上の処理により、S<bott
om>〜S<top>レジスタのアンダフロー対処のためのネイ
ティブコードが生成された。

【０１１７】以下、図６で示したＪａｖａバイトコード
のメソッドを、第２の実施の形態における図１４の処理
手順に従ってネイティブコードのサブルーチンに変換す
る例について説明する。

【０１１８】レジスタ決定処理８１４までは第１の実施
の形態と同様に進行する。すなわち、ステップ６０１の
実行後、すべてのオペランドは図４６の変換開始処理直
後の欄で示すようにメモリに割当てられる。これは第１
の実施の形態の図３４と同様である。また、ステップ６
０２では、第１の実施の形態と同様に、図１６で示した
処理に従って図３５で示すように処理が進行し、最後の
状態（２５）のＲＳ０〜ＲＳ５、ＲＬ０〜ＲＬ２で示さ
れるようなオペランドの参照カウントカウントが求めら
れ、状態（１）〜（２５）の「登録される命令アドレス
とスタック深さ」欄で示されるようなスタック深さが登
録されることになる。

【０１１９】ステップ８１４において、図３９に示され
る処理が行われる。ステップ２７０１ではステップ２７
０２に進む。ステップ２７０２では、スタックオペラン
ドを４つのレジスタR８〜R１１に割り付ける。この例で
は、スタックオペランド[０]とスタックオペランド[４]
とがレジスタR８に、スタックオペランド[１]とスタッ
クオペランド[５]とがレジスタR９に、スタックオペラ
ンド[２]がレジスタR１０に、スタックオペランド[３]
がレジスタR１１に、それぞれ割り付けられる。ステッ
プ２７０３ではローカル変数の参照カウントＲＬ０〜Ｒ
Ｌ２が降順にソートされる。この例ではＲＬ０、ＲＬ
２、ＲＬ１の順になる。ステップ２７０４においてこの
順にはじめの２つのローカル変数にレジスタR１２、R１
３を割当てることで、図４６に示すようなレジスタ割当
て結果となる。

【０１２０】以上でステップ６０２を終了し、次にステ
ップ６０３の処理に移る。ステップ６０３では図２０に
示す処理が行われる。図４７および図４８はこの処理を
実行するにつれて生成されるネイティブコードを示した
ものである。なおこの図において、S<0>〜S<5>、L<0>〜
L<2>の記号は、図４６に示すオペランドを示している。
たとえばldi S<0>, #１とは、ldi R８, #１の意味であ
り、ld S<3>, @L<1>とはld R１０, @(５６,sp)の意味で
ある。

【０１２１】まず、ステップ１２０１では、状態（１）
で示すようなネイティブコードが生成される。このコー
ドの内容は、これを実行することによって、図３２から
図３３へスタックレイアウトを変更するためのコード
と、ローカル変数のうち、引数であってレジスタに割当
てられているもの（この例ではL<0>とL<2>）についてメ
モリからレジスタに値を読み込んでおくためのコードで
ある。

【０１２２】次にステップ１２０２においてjpc=０とな
る。ステップ１２０３において求められるアドレス０に
あるＪａｖａバイトコードjinstはiload＿０である。ス
テップ１２０４において求められるjinstsizeは１であ
る。ステップ１２０５において求められるjpcnextは１
である。図３５の（１）に示すようにアドレス０に対応
付けてスタック深さ０が登録されているため、ステップ
１２０６において求められるjsは０となる。ステップ１
２０７では、変換しようとするＪａｖａバイトコードji
nstに応じて、図４０〜図４２に示すような処理が行わ
れる。今の例の場合は、jinstはiload＿０であるので、
図４０に示す処理が行われる。

【０１２３】図４０のステップ２８０１で求められるlo
w、highはそれぞれ０、１である。ステップ２８０２で
は図４４に示す処理が行われるが、この場合はjs=０、b
=０、low=０、high=１であるため、ステップ３１０１、
３１０２（Yes）、３１０３、３１０４（No）、３１０
７、３１０２（No）と進行し、ネイティブコードを生成
することなく終了する。次にステップ２８０３の判定が
行われ、No側に進行する。ステップ２８０５の処理は、
第１の実施の形態と同様の処理であり、図２１〜図２８
に示されている。今の例の場合は、図２２に示すような
ネイティブコードが生成される。ここではスタック深さ
js=０におけるオペランドはS<0>とL<0>であるが、図４
６に示すように、オペランドS<0>はレジスタR８に、オ
ペランドL<0>はレジスタR１２に割当てられているの
で、図２２の最初の行で示される「mvS<0>, L<0>」（す
なわちmv R８, R１２）というネイティブコードが生成
される。ステップ２８０６ではjpcnext（=１）にラベル
があるかどうか調べられるが、今の場合はラベルはない
のでNoへ進んで図４０の処理は終了する。以上が図４７
の（２）で示すネイティブコードが生成されるまでの処
理である。

【０１２４】以下同様にして、図４７の（３）〜（７）
で示すネイティブコードが生成される。

【０１２５】図４７の（８）の変換処理では、ステップ
１２０７において図４１に示す処理が行われる。js=
２、b=０なのでステップ２９０１でNoへ進み、ステップ
２９０３で「mv r０, S<1>」というネイティブコードが
生成される。図３５の（８）で示すようにアドレス９に
対してはスタック深さ１が登録されているので、ステッ
プ２９０４で求められるjsnextは１である。ステップ２
９０５では図４９で示す処理が行われる。さらにステッ
プ３３０１では図４５に示す処理が行われる（bottom=M
AX(０,jsnext-NS)=０、top=b-１=-１）が、ステップ３
２０１における判定結果はＮＯとなり、処理を終了す
る。ステップ２９０６で「bge r0, T21」というネイテ
ィブコードが生成される。以上が（８） で示すネイテ
ィブコードが生成されるまでの処理である。

【０１２６】図４７の（９）〜（１１）に関しては
（２）と同様の処理により、図４７に示すネイティブコ
ードが生成される。

【０１２７】図４７の（１２）の変換処理では、ステッ
プ１２０７では図４０に示す処理が行われる。ステップ
２８０１で求められるlow、highはそれぞれ４、５であ
る。ステップ２８０２では図４４に示す処理が行われる
が、この場合はp=４、q=４、b=０、low=４、high=５で
あるため、ステップ３１０３におけるi-NS=0となってス
テップ３１０４が実行される。すなわちスタックオペラ
ンド[０]をメモリに保存するためのネイティブコードが
生成される。今の例では、「st S<0>, @SAVE<0>」とい
うネイティブコードが生成される。ここで、SAVE<0>
は、レジスタ割当て処理を行う前にS<0>に対して割当て
られていたメモリ領域を表している。今の例では、（４
０,sp）である。ネイティブコード生成後、ステップ３
１０６においてbは１に更新される。ステップ３１０７
から、３１０２での判定がＮＯとなり図４４の処理は終
了する。

【０１２８】図４０に戻り、ステップ２８０３からはNo
の側に進む。ステップ２８０５の処理は、第１の実施の
形態と同様の処理であるが、今の場合はＪａｖａバイト
コードがiconst＿３であるので、図２１に示したネイテ
ィブコードが生成される。ここではスタック深さjs=４
におけるオペランドはS<4>であるが、オペランドS<4>は
レジスタR８に割当てられているので、図２１のオペラ
ンド割当てがレジスタの場合のネイティブコード、すな
わち「ldi S<3>, #3」というネイティブコードが生成さ
れる。以上が図４７の（１２）で示すネイティブコード
が生成される処理である。

【０１２９】図４７の（１３）の変換処理においては、
（１２）と同様にして図で示されるネイティブコードが
生成される。ここではステップ３１０６においてbは２
に更新される。

【０１３０】図４７の（１４）〜（１６）では、（２）
と同様にして図で示されるネイティブコードが生成され
る。

【０１３１】図４７の（１７）の変換処理においては、
ステップ１２０７では図４０に示す処理が行われる。ス
テップ２８０１で求められるlow、highはそれぞれ１、
３である。ステップ２８０２では図４４に示す処理が行
われるが、この場合はp=３、q=２、b=２、low=１、high
=３であるため、ステップ３１０２における判定結果が
ＮＯとなり図４４の処理は終了する。ステップ２８０３
ではステップ２８０４に進む。ステップ２８０４では図
４５に示す処理が行われる（top=b-１=１、bottom=low=
１）。ステップ３２０１、３２０２、３２０３からi=１
となってステップ３２０４が実行される。すなわちスタ
ックオペランド[１]をメモリからレジスタに復帰するた
めのネイティブコードが生成される。今の例では、「ld
S<1>, @SAVE<1>」といネイティブコードが生成され
る。ここで、SAVE<1>は、レジスタ割当て処理を行う前
にS<1>に対して割当てられていたメモリ領域（４４,s
p）を表している。

【０１３２】さらにステップ３２０５、３２０３（No）
と処理は進み、ステップ３２０６でb=１に変更されて図
４５の処理は終了する。ステップ２８０５の処理は、第
１の実施の形態と同様の処理であるが、今の場合はＪａ
ｖａバイトコードがimulであるので、図２４に示したネ
イティブコードが生成される。ここではスタック深さjs
=３におけるオペランドはS<2>、S<3>であるが、それぞ
れレジスタR10、R11に割当てられているので、図２４の
オペランド割当てが両方ともレジスタの場合のネイティ
ブコード、すなわち「mul S<2>, S<3>」というネイティ
ブコードが生成される。以上が図４７の（１７）で示す
ネイティブコードが生成される処理である。

【０１３３】図４７の（１８）の変換処理において、ス
テップ１２０７では図４２に示す処理が行われる。ステ
ップ３００１で求められるjsnextは２である。ステップ
３００２では図４９に示す処理が行われる。ステップ３
３０１では図４５に示す処理が行われる（top=b-１=
０、bottom=MAX(０,jsnext-NS)=０）。ステップ３２０
１、３２０２、３２０３からi=０となってステップ３２
０４が実行される。すなわちスタックオペランド[０]を
メモリからレジスタに復帰するためのネイティブコード
が生成される。今の例では、「ld S<0>, @SAVE<0>」と
いうネイティブコードが生成される。

【０１３４】さらに制御はステップ３２０５、３２０３
（No）と進み、ステップ３２０６でb=０に変更されて図
４５の処理は終了する。ステップ３００３において「br
a T28」というネイティブコードが生成される。図３５
の（８）で示すようにアドレス２１に対してスタック深
さ１が登録されているので、ステップ３００４において
求められるjsnextは１である。ステップ３００５でb=MA
X(０, jsnext-NS）=０に変更される。以上が図４７の
（１８）で示すネイティブコードが生成される処理であ
る。

【０１３５】以下同様にして、図４７および図４８に示
すネイティブコードが生成される。以上のように、本発
明の第２の実施の形態による非ネイティブコードのプロ
グラム実行方式によれば、ローカル変数とオペランドス
タックとがレジスタに割当てられた結果、従来これらが
メモリに割当てられていた場合に比べて、変換後のネイ
ティブコード数が減少するととともに、メモリアクセス
頻度も減少し、その結果実行速度も向上することにな
る。

【０１３６】第３の実施の形態 本発明の第３の実施の形態に係るデータ処理装置の構成
は多くの部分が第２の実施の形態の装置と共通である。

【０１３７】まず図１〜図１８と図３９とは、第３の実
施の形態の装置で行なわれる処理は第２の実施の形態の
装置で行なわれる処理と同じである。

【０１３８】Ｍ３２Ｒレジスタの使用方法は図４３と同
じである。また図２０の処理の流れ自体は同じである
が、ステップ１２０７におけるjinstのＪａｖａバイト
コードに対するネイティブコードの生成処理は、図４０
〜図４２に示されるものではなく、対象とするＪａｖａ
バイトコードの種類ごとに図５０〜図６２のフローチャ
ートに示す手順で行われる。

【０１３９】図５０は、スタックへのデータ転送だけを
行うようなＪａｖａバイトコードに対する処理である。
具体的な例ではiconst＿<n>とiload＿<n>が相当する。
この場合は、転送を行うネイティブコードを生成する代
わりに、ステップ３６０１において転送元の場所（ある
いは、転送元が即値の場合にはその即値）をP<i>に記録
しておくだけである。ここで、P<i> (i=０〜nStack-
１）は、即値か転送元の場所かを記録できるようなデー
タ構造である。P<i>は表１のいずれかの値をとる。以下
の説明や図中では、P<i>の値とその意味とはそれぞれ下
に示すような関係であるものとする。

【０１４０】

【表１】

【０１４１】ステップ３６０２は、実行の合流地点（す
なわち分岐先となるラベルのあるアドレス）において、
スタックオペランドのスタックトップ側のＮＳ(４）個
のエントリに割当てられたレジスタに値が保持されてい
るようにするための処理である。スタックオペランドに
割当てられたレジスタには必ずしも値を保持していると
は限らない。したがってそのままでは、複数の経路の実
行パスが合流する地点において、レジスタの状態が不明
となりそれ以降のネイティブコードの生成においてレジ
スタを利用することができなくなってしまう。そこで、
実行の合流地点においては、必ずスタックオペランドの
スタックトップ側のＮＳ個のスタックオペランドを割り
当てられたレジスタに値を保持するようにしている。そ
のためのネイティブコードは、次のような場合に挿入さ
れることになる。

【０１４２】実行が次のアドレスに継続するようなＪａ
ｖａバイトコードがラベルの直前にある場合（すなわち
次のアドレスにラベルがある場合）、そのＪａｖａバイ
トコードに対するネイティブコードの直後（ラベルの
前）に挿入される（ステップ３６０２、３７０２、３８
０６、４００３による）。このネイティブコードの挿入
処理は図５６に示してある。

【０１４３】分岐を行なうようなＪａｖａバイトコード
において、分岐するネイティブコードを生成する直前に
挿入される（ステップ４１０１〜４１０２、４２０３〜
４２０５、４２０８〜４２１０、４２１５〜４２１７に
よる）。

【０１４４】このネイティブコードの挿入処理は図５１
および図５３に示してある。図５１はスタックオペラン
ドへの即値またはローカル変数の転送がペンディングに
なっている場合に、実際の転送を行なうネイティブコー
ドを生成する処理である。ステップ４４０１、４４０
２、４４１１の制御によって、i=０〜kについてステッ
プ４４０３〜４４１０の処理を繰り返し行なう。すなわ
ち、P<i>が即値かL<n>である場合について、S<i>レジス
タをリザーブするための処理を行ない（ステップ４４０
４と４４０８）、次にS<i>レジスタに即値あるいはL<n>
の値をロードするネイティブコードを生成している（４
４０５、４４０９）。次にS<i>レジスタに有効値が保持
されたことを示すため、P<i>の値をS<i>に変更する（４
４０６、４４１０）。

【０１４５】S<k>レジスタをリザーブするためのネイテ
ィブコード生成処理（ステップ３５０４と３７０７）は
図５２に示すフローチャートに従って行なわれる。まず
S<k>レジスタがスタックオペランド[k-NS]の値を保持し
ているかどうかを調べる（４６０２）。保持していなけ
ればS<k>レジスタは空いている。保持しているようであ
れば、S<k>レジスタ(S<k-NS>レジスタと同じ）の値を保
存するために、「st S<k-NS>、@SAVE<k-NS>」というネ
イティブコードを生成する（４６０３）。次にS<k-NS>
レジスタの値が保存されたことを示すため、P<k-NS>の
値をSAVE<k-NS>に変更する（４６０４）。

【０１４６】図５３はスタックオペランド[k]からスタ
ックボトム側のＮＳ個のオペランドのうち、SAVE<i>に
格納されているオペランドを、それらに対して割当てら
れたレジスタにロードするネイティブコードを生成する
処理である。i=k-NS（ただしk<NSのときは０）〜kにつ
いてステップ４５０３〜４５０５の処理を繰り返し行な
う。すなわち、P<i>がSAVE<i>であれば（４５０４）、
「ld S<i>, @SAVE<i>」というネイティブコードを生成
し（４５０４）、S<i>レジスタに有効値が保持されたこ
とを示すため、P<i>の値をS<i>に変更する（４５０
５）。

【０１４７】図５４はiaddに対するネイティブコードの
生成処理である。iaddはスタックオペランド[js-２]に
書き込みを行なう（jsはiadd実行時のスタック深さ）の
で、これに対して割当てられたS<js-２>のレジスタをリ
ザーブするためのネイティブコードの生成処理をまず行
なう（３７０１）。次にステップ３７０２では、P<js-
２>とP<js-１>に記録された転送元のデータを加算してS
<js-２>レジスタに格納するようなネイティブコードの
生成を行なう。ここで生成するネイティブコードはP<js
-２>とP<js-１>の値の組み合わせに応じて図５５のよう
になる。特別な場合としてケース１と６のようにネイテ
ィブコードを生成しないこともある。これらの場合はP<
js-２>には即値を記録しておくが、これ以外のケースで
はS<js-２>に有効な値が保持されたことを示すため、P<
js-２>をS<js-２>に変更する。ステップ３７０３以降の
処理は図５６の通り（図５０のステップ３６０２と同
じ）である。

【０１４８】図５６はjpcnextでの合流のためのネイテ
ィブコード挿入処理である。jpcnextにラベルがある場
合、すなわちプログラム実行経路がjpcnextにおいて合
流する場合にステップ４３０２〜４３０４の処理を行な
う。

【０１４９】ステップ４３０２ではjpcnextにおけるス
タック深さの登録値を求めてjpcnextの値とする。ステ
ップ４３０３では[0]〜[jsnext-1]のスタックオペラン
ドを有効化するためのネイティブコードの生成処理を行
なう（この処理は図５１の通りである）。ステップ４３
０４ではS<jsnext-1>から下ＮＳ個のスタックオペラン
ドをレジスタに保持するためのネイティブコードの生成
処理を行なう。このステップの処理は図５３の通りであ
る。

【０１５０】isub、imul、idivについてもiaddの時の加
算がそれぞれ減算、乗算、除算になる以外はiaddと同様
である。

【０１５１】図５７はinvokestatic<int (int,int)>に
対するネイティブコードの生成処理である。invokestat
ic<int (int,int)>もリターン値を格納するためにiadd
と同様にスタックオペランド[js-２]に書き込みを行な
うので、iaddと同様にこれに対して割当てられたS<js-
２>のレジスタをリザーブするためのネイティブコード
の生成処理をまず行なう（３８０１）。次にP<js-２>と
P<js-１>に記録された転送元のデータを引数としてスタ
ックにプッシュするネイティブコードを生成する（３８
０２、３８０３）。P<js-２>とP<js-１>の値に応じて生
成されるネイティブコードは変化するが、iaddのときと
同様になるのでここでは図示していない。引き続き生成
するネイティブコード（３８０４、３８０５）は、第１
の実施の形態と同様である。ステップ３８０６以降の処
理は図５６の通りである。

【０１５２】図５８はireturnに対するネイティブコー
ドの生成処理である。まずP<js-１>に記録された転送元
のデータをr０レジスタに転送するネイティブコードを
生成する（３９０１）。このとき生成するネイティブコ
ードは、P<js-１>の値に応じて変化するが、ここでは図
示していない。引き続き生成するネイティブコード３９
０２は、第１の実施の形態と同様である。最後に次のア
ドレス以降のネイティブコードの生成に備えてP<i>を設
定している（３９０３、３９０４）。

【０１５３】図５９はistore＿<n>に対するネイティブ
コードの生成処理である。istore＿<n>はローカル変数
[n]に書き込みを行なうが、ローカル変数への書き込み
を行なう前には、このローカル変数を転送元とするよう
なオペランドスタックへのデータ転送がペンディングに
なっている場合には、それらのデータ転送を実施してお
く必要がある。そこでそのためのネイティブコードの生
成をまず行なう（４００１）。次にP<js-1>に記録され
た転送元のデータをローカル変数[n]に転送するネイテ
ィブコードを生成する。このとき生成するネイティブコ
ードはP<js-1>の値とL<n>がメモリかレジスタかによっ
て変化するが、ここでは図示していない。ステップ４０
０３以降の処理は図５６の通りである。

【０１５４】ステップ４００１における処理は図６０に
示してある。ステップ４８０１、４８０２および４８０
７を用いた制御によって、i=0〜js-1についてステップ
４８０３〜４８０６の処理を繰り返し行なう。すなわ
ち、P<i>にL<n>が記録されているならば（４８０３）、
S<i>レジスタをリザーブし（４８０４）、S<i>レジスタ
にL<n>をロードするネイティブコードを生成し（４８０
４）、S<i>に有効値が保持されたことを示すため、P<i>
をS<i>に変更する（４８０６）。

【０１５５】図６１はgotoに対するネイティブコードの
生成処理である。分岐のネイティブコード（bra）を生
成する（４１０３）が、その前に、スタックオペランド
[js-1]からスタックトップ側のＮＳ個のエントリに割当
てられたレジスタに値を保持するためのネイティブコー
ドを生成する（４１０１，４１０２）。これらの処理は
図５３、図５２の通りである。

【０１５６】図６２はifgeに対するネイティブコードの
生成処理である。P<js-１>に記録された転送元のデータ
と０を比較するネイティブコードと、その転送元のデー
タ>=0であるなら分岐するような条件分岐のネイティブ
コードとを生成するが、その前にスタックトップのＮＳ
個のエントリに割当てられたレジスタに値を保持するた
めのネイティブコードを生成する。なおここでのスタッ
クトップはifgeの実行後のスタックトップであるのでk=
js-２である（ステップ４２０３〜４２０５、４２０８
〜４２１０、４２１５〜４２１７）。

【０１５７】以下、図６で示したＪａｖａバイトコード
のメソッドを図１４の処理手順に従ってネイティブコー
ドのサブルーチンに変換する例について説明する。

【０１５８】ステップ６０２までは第２の実施の形態と
同様に行なわれる。すなわち、図４６に示すようなレジ
スタ割当て結果となる。

【０１５９】ステップ６０３では図２０に示す処理が行
なわれる。図６３はこの処理を実行するにつれて生成さ
れるネイティブコードを示したものである。

【０１６０】まず、ステップ１２０１では、図６３の状
態（１）で示すようなネイティブコードが生成される。
これは、図３２から図３３へスタックレイアウトを変更
するためのネイティブコードと、ローカル変数のうち、
引数であってレジスタに割当てられているもの（この例
ではL<0>とL<2>）についてメモリからレジスタに値を読
み込んでおくためのネイティブコードである。

【０１６１】ステップ１２０２においてjpc=０となる。
ステップ１２０３において求められるアドレス０にある
Ｊａｖａバイトコードjinstはiload＿0である。ステッ
プ１２０４において求められるjinstsizeは１である。
ステップ１２０５において求められるjpcnextは１であ
る。図３５の（１）に示すようにアドレス０に対応付け
てスタック深さ０が登録されているため、ステップ１２
０６において求められるjsは０となる。

【０１６２】ステップ１２０７では変換しようとするＪ
ａｖａバイトコードjinstに応じて図５０〜図６２に示
すような処理が行なわれる。今の例の場合は、jinstはi
load＿０であるので、図５０に示す処理が行なわれる。
ステップ４００１においてP<0>にL<0>が記録される。ス
テップ３６０２からNoに進んで図５０の処理は終了す
る。以上が図６３の（２）の状態である。結局iload＿
０に対するネイティブコードはこの（２）では生成され
ないことになる。

【０１６３】図６３の（３）でも同様にP<1>にL<1>が記
録されるだけでネイティブコードは生成されない。

【０１６４】（４）ではステップ１２０７において図５
４の処理が行なわれる。ステップ３７０１では図５２に
示す処理が行なわれる（i=js-２=０）が、ステップ４６
０１における判定結果が「ＮＯ」となり処理は終了す
る。ステップ３７０２でまず図５５のネイティブコード
が生成される。今の場合、スタック深さjs=２における
オペランドP<0>とP<1>とはそれぞれL<0>（レジスタ）、
L<1>（レジスタ）であるので、ケース番号２９のネイテ
ィブコードが生成される。P<0>はS<0>に変更されて図５
２の処理が終了する。ステップ３７０３では図５６の処
理が行なわれるが、ステップ４３０１における判定結果
が「ＮＯ」となり処理を終了する。以上で図５４の処理
を終了する。

【０１６５】図６３の（５）の変換処理においては、ス
テップ１２０７で図５９の処理が行なわれる。図５９の
ステップ４００１では図６０に示す処理が行なわれる。
今の場合L<2>が登録されているP<i>はないので、ステッ
プ４８０３における判定結果は常に「ＮＯ」となり、ネ
イティブコードは生成されずに終了する。スタック深さ
js=１においてP<0>は”S<0>"となっているので、ステッ
プ４００２ではS<0>をローカル変数[２]に格納するよう
なネイティブコードを生成する。図４６に示されるよう
にローカル変数[２]はメモリに割当てられているので、
「st S<0>, @L<2>」というネイティブコードが生成され
ることになる。ステップ４００３では図５６の処理が行
なわれるが、ステップ４３０１における判定結果がＮＯ
となって処理を終了する。以上で図５９の処理を終了す
る。

【０１６６】図６３の（６）に対する変換処理は（２）
の場合と同様であり、P<0>に即値１が記録され、ネイテ
ィブコードは生成されない。

【０１６７】（７）も同様にP<1>にL<0>が記録され、ネ
イティブコードは生成されない。（８）ではステップ１
２０７において図６２の処理が行なわれる。今の場合ス
タック深さjs=２においてP<1>はL<0>となっているの
で、制御はステップ４２０１、４２０７、４２０８と進
む。ステップ４２０８で求められるjsnextは１である。
ステップ４２０９では図５１に示す処理が行なわれる
（k=０）。ステップ４４０１、４４０２からi=０となっ
て制御はステップ４４０３に進む。P<0>は即値なので、
制御はステップ４４０４に進む。ステップ４４０４では
図５２に示す処理が行なわれる（k=0）が、ステップ４
６０１からNoの側に進んで図５２の処理は終了する。ス
テップ４４０５においてS<0>にP<0>の即値（１）をロー
ドするネイティブコードが生成される。ここでは「ldi
S<0>, #１」というネイティブコードが生成されること
になる。ステップ４４０６でP<0>はS<0>に書きかえられ
る。ステップ４４０９、４４０２からNoに進んで図５１
の処理は終了する。

【０１６８】図６２のステップ４２０５では図５３に示
す処理が行なわれる（k=0）が、この場合、SAVE<i>が記
録されているP<i>は存在しないので、ステップ４５０３
での判定結果が「ＮＯ」となり、ネイティブコードを生
成することなく図５３の処理は終了する。ステップ４２
０６で「bra T21」というネイティブコードが生成され
る。

【０１６９】図６３の（９）〜（１３）は、それぞれ
（６）（２）（２）（６）（２）と同様に処理され、P<
1>〜P<5>にそれぞれ即値２、L<0>、L<1>、即値３、L<2>
が記録される。

【０１７０】図６３の（１４）ではステップ１２０７に
おいて図５４の処理が行なわれる。図５４のステップ３
７０１では図５２に示す処理が行なわれる（k=js-２=
４）。ここではステップ４６０１（Yes）、４６０２と
進む。P<0>にはSAVE<0>が記録されているので、ステッ
プ４６０３に進む。ステップ４６０３ではS<0>を保存す
るネイティブコードが生成される。すなわち、「st S<0
>, @SAVE<0>」というネイティブコードが生成される。
ステップ４６０４においてP<0>がSAVE<0>に変更されて
図５２の処理が終了する。

【０１７１】図５４のステップ３７０２では図５５に示
すネイティブコードが生成される。今の場合、スタック
深さjs=６におけるオペランドP<4>とP<5>はそれぞれ即
値３、L<2>（メモリ）であるので、ケース番号５のネイ
ティブコードが生成される。P<4>はS<4>に変更されて図
５６の処理を終了し、図５４の処理を終了する。

【０１７２】図６３の（１５）ではステップ１２０７に
おいて図５４の処理が行なわれる（加算の代わりに減算
となる）。ステップ３７０１では図５２に示す処理が行
なわれる（k=js-２=３）が、ここではステップ４６０１
の判定結果が「ＮＯ」となり処理を終了する。ステップ
３７０２では図５５と同様のネイティブコードが生成さ
れる。今の場合、スタック深さjs=５におけるオペラン
ドP<3>とP<4>はそれぞれL<1>（レジスタ）、S<4>（レジ
スタ）であるので、ケース番号２７のネイティブコード
が生成される（ただし、addではなくdivを使用する）。
P<3>はS<3>に変更される。

【０１７３】ステップ３７０３では図５６の処理が行な
われるが、ステップ４３０１の判定結果が「ＮＯ」とな
り処理を終了する。以上で図５４の処理を終了する。

【０１７４】図６３の（１６）の変換処理では、ステッ
プ１２０７において図５４の処理が行なわれる。図５４
のステップ３７０１では図５２に示す処理が行なわれる
（k=js-２=２）が、ここではステップ４６０１での判定
結果が「ＮＯ」となり処理を終了する。ステップ３７０
２では図５５のネイティブコードが生成される。今の場
合、スタック深さjs=４におけるオペランドP<2>とP<3>
はそれぞれL<0>（レジスタ）、S<3>（レジスタ）である
ので、ケース番号２７のネイティブコードが生成され
る。P<2>はS<2>に変更される。ステップ３７０３では図
５６の処理が行なわれるが、ステップ４３０１での判定
結果が「ＮＯ」となり処理を終了する。以上で図５４の
処理を終了する。

【０１７５】図６３の（１７）の変換処理では、ステッ
プ１２０７において図５４の処理が行なわれる（ただし
加算でなく乗算である）。ステップ３７０１では図５２
に示す処理が行なわれる（k=js-２=１）が、ここではス
テップ４６０１での判定結果が「ＮＯ」となり、図５２
の処理を終了する。

【０１７６】図５４に戻り、ステップ３７０２では図５
５のネイティブコードが生成される（ただし、addでは
なくmulを使用する）。今の場合、スタック深さjs=３に
おけるオペランドP<1>とP<2>はそれぞれ即値２、S<2>
（レジスタ）であるので、ケース番号２のネイティブコ
ードが生成される。即値２の掛け算は２ビット左シフト
で求められるので、mul命令でなくsll３命令が生成され
る。P<1>はS<1>に変更される。ステップ３７０３では図
５６の処理が行なわれるが、ステップ４３０１での判定
結果が「ＮＯ」となり、何もせず図５６の処理を終了す
る。以上で図５４の処理を終了する。

【０１７７】図６３の（１８）の変換処理では、ステッ
プ１２０７において図６１の処理が行なわれる。図６１
のステップ４１０１では図５１に示す処理が行なわれる
（k=js-１=１）が、今の場合、即値またはローカル変数
が記録されているP<i>は存在しないため、i=０、１の場
合ともにステップ４４０３（ＮＯ）、４４０７（ＮＯ）
と進行して図５１の処理を終了する。

【０１７８】図６１に戻り、ステップ４１０２では図５
３の処理が行なわれる（k=js-１=１）。ステップ４５０
１で求められるiは０である。ステップ４５０２、４５
０３と進み、P<0>にSAVE<0>が記録されているのでステ
ップ４５０４に進む。ステップ４５０４ではSAVE<0>の
メモリ領域の値をレジスタS<0>にロードするネイティブ
コードが生成される。すなわちld S<0>, @SAVE<0>とい
うネイティブコードが生成される。ステップ４５０５で
はP<0>がS<0>に変更される。ステップ４５０６でi=１と
なってステップ４５０２、４５０３と進む。P<1>はS<1>
となっているので、ステップ４５０３での判定結果は
「ＮＯ」となる。したがってステップ４５０６でi=２と
なり、ステップ４５０２での判定結果が「ＮＯ」となり
図５３の処理を終了する。

【０１７９】図６１に戻り、ステップ４１０３では「br
a T28」というネイティブコードが生成される。以上が
図６３の（１８）の状態である。

【０１８０】図６１のステップ４１０４で求められるjs
nextは１であり、ステップ４１０５ではP<0>がS<0>にな
る。以上が図６３の（１８’）である。

【０１８１】図６４の（１９）の変換処理では（２）と
同様にしてP<1>にL<0>が記録され、ネイティブコードは
生成されない。

【０１８２】（２０）では（６）と同様にしてP<2>に１
が記録され、ネイティブコードは生成されない。

【０１８３】（２１）では（４）と同様にして図のネイ
ティブコードが生成される（ただし加算でなく減算とな
る）。この場合は図５５のケース番号＝２５に相当す
る。P<1>がS<1>に変更される。

【０１８４】（２２）では（２）と同様にしてP<2>にL<
2>が記録され、ネイティブコードは生成されない。

【０１８５】（２３）ではステップ１２０７において図
５７の処理が行なわれる。図５７のステップ３８０１で
は図５２の処理が行なわれる（k=js-２=１）が、ステッ
プ４６０１での判定結果が「ＮＯ」となって処理を終了
し図５７のステップ３８０２に戻る。P<1>はS<1>である
のでステップ３８０２で生成されるネイティブコードは
push S<1>となる。P<2>はL<2>であり、L<2>はメモリに
割当てられているので、図５７のステップ３８０３で生
成されるネイティブコードは 「ld r0, @L<2>」と「pus
h r0」とになる。ステップ３８０４、３８０５と進んで
図に示すネイティブコードが生成される。ステップ３８
０６では図５６の処理が行なわれるが、ネイティブコー
ドは生成されない。

【０１８６】図６４の（２４）の変換処理では、（４）
と同様にして図のネイティブコードが生成される。この
場合は図５５のケース番号１４に相当する。P<0>がS<0>
に変更される。

【０１８７】（２５）の変換処理では、ステップ１２０
７において図５８の処理が行われる。P<0>はS<0>である
ので、ステップ３９０１で生成されるネイティブコード
はmvr0, S<0>となる。ステップ３９０２に進んで図６４
の（２５）のネイティブコードが生成される。

【０１８８】以上のようにこの第３の実施の形態のデー
タ処理装置によれば、データ転送だけを行なうＪａｖａ
バイトコードについてはネイティブコードを生成せず、
転送先のオペランドに転送元を対応付けて記録してお
く。演算を行なうＪａｖａバイトコードを変換する際
に、先に転送元が記録されているようなオペランドを使
用する際には記録しておいた転送元を使用して演算を行
うようなネイティブコードを生成する。そのため、変換
後のネイティブコード数が減少し、その結果実行速度も
向上することになる。

【０１８９】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【０１９０】

【発明の効果】請求項１に記載の発明によれば、非ネイ
ティブコードを、比較的少ない容量の記憶手段を用い
て、高速に実行できる。

【０１９１】請求項２に記載の発明によれば、ハードウ
ェア量をより少なく、および／または全体の処理速度を
より高くすることができる。

【０１９２】請求項３に記載の発明によれば、ハードウ
ェア量をより少なく、および／または全体の処理速度を
より高くすることができる。

【０１９３】請求項４に記載の発明によれば、変換後の
プログラムの実行を高速化できる。請求項５に記載の発
明によれば、変換後のプログラムの実行を高速化でき
る。

【０１９４】請求項６に記載の発明にかかるデータ処理
装置は、請求項５に記載の発明の構成に加えて、コード
変換手段は、スタックへのデータの転送のみを行なう非
ネイティブコードを検出してその転送元と転送先とを対
応付けて記憶するための手段をさらに含み、生成するた
めの手段は、データの転送のみを行なう非ネイティブコ
ードの検出メモリオペランドのうちのスタックオペラン
ドのうち、スタックトップ側のスタックオペランドが、
プロセッサに備えられたレジスタに保持されるように、
データ処理装置に接続されるメモリと、プロセッサのレ
ジスタとの間で実行時にデータの保存と復帰とを行なう
ように、かつ、転送先をオペランドとして使用するコー
ドについては、転送先に代えて、記憶するための手段に
記憶された転送元をオペランドとするように、ネイティ
ブコードを生成するための手段を含む。

【０１９５】変換後のネイティブコードの数が、このよ
うな処理を行なわない場合と比較して減少する。実行す
べきコード数が減少するので、変換後のプログラムの実
行を高速化できる。

【図面の簡単な説明】

【図１】 第１〜第３の実施の形態におけるデータ処理
装置を示す図である。

【図２】 第１〜第３の実施の形態における演算部の命
令セットを示す図である。

【図３】 第１〜第３の実施の形態における演算部の命
令セットを示す図である。

【図４】 第１〜第３の実施の形態における演算部の命
令セットを示す図である。

【図５】 多機能命令デコーダ１０５のブロック図であ
る。

【図６】 第１〜第３の実施の形態の説明中、実行例で
使用する変換対象のＪａｖａバイトコードで記述された
メソッドとＪａｖａバイトコードの意味を示す図であ
る。

【図７】 第１〜第３の実施の形態における非ネイティ
ブコードのプログラム実行処理の手順を示すフローチャ
ートである。

【図８】 第１〜第３の実施の形態における非ネイティ
ブコードのサブルーチン呼出し処理の手順を示すフロー
チャートである。

【図９】 第１〜第３の実施の形態における実行方法選
択処理の手順を示すフローチャートである。

【図１０】 第１〜第３の実施の形態における非ネイテ
ィブまたはネイティブコードの実行処理の手順を示すフ
ローチャートである。

【図１１】 第１〜第３の実施の形態における複雑な処
理を要する非ネイティブコードをネイティブコードに変
換する処理の手順を示すフローチャートである。

【図１２】 第１〜第３の実施の形態におけるinvokest
aticをネイティブコードに変換する処理の手順を示すフ
ローチャートである。

【図１３】 第１〜第３の実施の形態における実行前準
備処理の手順を示すフローチャートである。

【図１４】 第１〜第３の実施の形態における非ネイテ
ィブコードのサブルーチンをネイティブコードのサブル
ーチンに変換する処理の手順を示すフローチャートであ
る。

【図１５】 第１〜第３の実施の形態における変換開始
処理の手順を示すフローチャートである。

【図１６】 第１〜第３の実施の形態におけるレジスタ
割当て処理の手順を示すフローチャートである。

【図１７】 第１〜第３の実施の形態におけるアドレス
とスタック深さの登録処理の手順を示すフローチャート
である。

【図１８】 第１〜第３の実施の形態におけるjinstの
オペランド参照のカウント処理の手順を示すフローチャ
ートである。

【図１９】 第１の実施の形態におけるレジスタ割当て
の決定処理の手順を示すフローチャートである。

【図２０】 第１〜第３の実施の形態におけるメソッド
コード変換処理の手順を示すフローチャートである。

【図２１】 第１の実施の形態、３におけるiconst＿<n
>に対して生成されるネイティブコードを示す図であ
る。

【図２２】 第１の実施の形態、３におけるiload＿<n>
に対して生成されるネイティブコードを示す図である。

【図２３】第１の実施の形態、３におけるistore＿<n>
に対して生成されるネイティブコードを示す図である。

【図２４】 第１の実施の形態、３におけるiaddに対し
て生成されるネイティブコードを示す図である。

【図２５】 第１の実施の形態におけるifgeに対して生
成されるネイティブコードを示す図である。

【図２６】 第１の実施の形態におけるgotoに対して生
成されるネイティブコードを示す図である。

【図２７】 第１の実施の形態におけるireturnに対し
て生成されるネイティブコードを示す図である。

【図２８】 第１の実施の形態におけるinvokestaticに
対して生成されるネイティブコードを示す図である。

【図２９】 第１の実施の形態におけるＭ３２Ｒのレジ
スタ使用方法を示す図である。

【図３０】 第１〜第３の実施の形態におけるスタック
使用方法を示す図である。

【図３１】 第１〜第３の実施の形態におけるスタック
使用方法を示す図である。

【図３２】 第１〜第３の実施の形態におけるスタック
使用方法を示す図である。

【図３３】 第１〜第３の実施の形態におけるスタック
使用方法を示す図である。

【図３４】 第１の実施の形態におけるオペランドへの
レジスタ割当ての状態を示す図である。

【図３５】 第１の実施の形態におけるレジスタ割当て
処理の実行例を示す図である。

【図３６】 第１の実施の形態におけるレジスタ割当て
処理の実行例を示す図である。

【図３７】 第１の実施の形態におけるメソッドコード
変換処理の実行例を示す図である。

【図３８】 第１の実施の形態におけるメソッドコード
変換処理の実行例を示す図である。

【図３９】 第２の実施の形態におけるレジスタ割当て
の決定処理の手順を示すフローチャートである。

【図４０】 第２の実施の形態における分岐しないＪａ
ｖａバイトコードに対するネイティブコードの生成処理
の手順を示すフローチャートである。

【図４１】 第２の実施の形態におけるifgeに対するネ
イティブコードの生成処理の手順を示すフローチャート
である。

【図４２】 第２の実施の形態におけるgotoに対するネ
イティブコードの生成処理の手順を示すフローチャート
である。

【図４３】 第２の実施の形態におけるＭ３２Ｒレジス
タの使用方法を示す図である。

【図４４】 第２の実施の形態におけるS<p>〜S<q>レジ
スタのオーバーフロー対処のためのネイティブコードの
生成処理の手順を示すフローチャートである。

【図４５】 第２の実施の形態におけるS<bottom>〜S<t
op>レジスタのアンダフロー対処のためのネイティブコ
ードの生成処理の手順を示すフローチャートである。

【図４６】 第２の実施の形態におけるオペランドへの
レジスタ割当ての状態を示す図である。

【図４７】 第２の実施の形態におけるメソッドコード
変換処理の実行例を示す図である。

【図４８】 第２の実施の形態におけるメソッドコード
変換処理の実行例を示す図である。

【図４９】 第２の実施の形態におけるS<jnext-１>か
ら下のＮＳ個のスタックオペランドをレジスタに保持す
るためのネイティブコードの生成処理の手順を示すフロ
ーチャートである。

【図５０】 第３の実施の形態におけるスタックへのデ
ータ転送だけを行なうＪａｖａバイトコードに対するネ
イティブコードの生成処理の手順を示すフローチャート
である。

【図５１】 第３の実施の形態におけるP<i>を有効化す
るためのネイティブコードの生成処理の手順を示すフロ
ーチャートである。

【図５２】 第３の実施の形態におけるS<k>レジスタを
リザーブするためのネイティブコードの生成処理の手順
を示すフローチャートである。

【図５３】 第３の実施の形態におけるS<k>から下のＮ
Ｓ個のスタックオペランドをレジスタに保持するための
ネイティブコードの生成処理の手順を示すフローチャー
トである。

【図５４】 第３の実施の形態におけるiaddに対するネ
イティブコードの生成処理の手順を示すフローチャート
である。

【図５５】 第３の実施の形態におけるiaddに対して生
成されるネイティブコードを示す図である。

【図５６】 第３の実施の形態におけるjpcnextでの合
流のためのネイティブコード生成処理を示す図である。

【図５７】 第３の実施の形態におけるinvokestaticに
対するネイティブコードの生成処理の手順を示すフロー
チャートである。

【図５８】 第３の実施の形態におけるireturnに対す
るネイティブコードの生成処理の手順を示すフローチャ
ートである。

【図５９】 第３の実施の形態におけるistore＿<n>に
対するネイティブコードの生成処理の手順を示すフロー
チャートである。

【図６０】 第３の実施の形態におけるL<n>のパージ処
理を示す図である。

【図６１】 第３の実施の形態におけるgotoに対するネ
イティブコードの生成処理の手順を示すフローチャート
である。

【図６２】 第３の実施の形態におけるifgeに対するネ
イティブコードの生成処理の手順を示すフローチャート
である。

【図６３】 第３の実施の形態のデータ処理装置におけ
るメソッドコード変換処理の実行例を示す図である。

【図６４】 第３の実施の形態のデータ処理装置におけ
るメソッドコード変換処理の実行例を示す図である。

【符号の説明】 １０１ プロセッサ、１０２ ＲＡＭ、１０３ ＲＯ
Ｍ、１０５ 多機能命令デコーダ、１０６ 演算部、１
０７ バス、１０７Ａ データバス、１０７Ｂアドレス
バス、１１０ ネイティブコードのメソッド、１１１
メソッドが使用するデータ、１２０ ハードウェアトラ
ンスレータ、１２１ マルチプレクサ、１２２ 比較回
路。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１３年２月７日（２００１．２．７）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図６

【補正方法】変更

【補正内容】

【図６】

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図４０

【補正方法】変更

【補正内容】

【図４０】

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図４１

【補正方法】変更

【補正内容】

【図４１】

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図４４

【補正方法】変更

【補正内容】

【図４４】

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図５３

【補正方法】変更

【補正内容】

【図５３】

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図５５

【補正方法】変更

【補正内容】

【図５５】

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図５６

【補正方法】変更

【補正内容】

【図５６】

【手続補正８】

【補正対象書類名】図面

【補正対象項目名】図６１

【補正方法】変更

【補正内容】

【図６１】

【手続補正９】

【補正対象書類名】図面

【補正対象項目名】図６２

【補正方法】変更

【補正内容】

【図６２】

【手続補正１０】

【補正対象書類名】図面

【補正対象項目名】図６３

【補正方法】変更

【補正内容】

【図６３】

【手続補正１１】

【補正対象書類名】図面

【補正対象項目名】図６４

【補正方法】変更

【補正内容】

【図６４】

Claims (6)

【特許請求の範囲】
1. 【請求項１】 所定の命令群をネイティブコードとする
   プロセッサ、 前記プロセッサに対する非ネイティブコードを前記プロ
   セッサの１または２以上のネイティブコードに変換する
   ハードウェアトランスレータ、 前記プロセッサ上で動作し、前記プロセッサに対する非
   ネイティブコードを前記プロセッサの１または２以上の
   ネイティブコードに変換するソフトウェアトランスレー
   タ、 前記ソフトウェアトランスレータの出力するネイティブ
   コードを記憶するための記憶手段、 前記プロセッサ上で動作し、前記プロセッサに対する非
   ネイティブコードを逐次解釈し、前記プロセッサのネイ
   ティブコードを用いて実行するソフトウェアインタープ
   リタ、および所定の基準にしたがって、前記ハードウェ
   アトランスレータによって出力されるネイティブコード
   の実行、前記ソフトウェアトランスレータによって出力
   されるネイティブコードの実行、ならびに前記ソフトウ
   ェアインタープリタの実行による非ネイティブコードの
   逐次解釈および実行のいずれかを選択して前記プロセッ
   サを動作させるための選択手段とを含む、データ処理装
   置。
2. 【請求項２】 前記選択手段は、非ネイティブコードの
   種類または実行頻度、若しくは前記記憶手段の状態に依
   存して、前記ハードウェアトランスレータによって出力
   されるネイティブコードの実行、前記ソフトウェアトラ
   ンスレータによって出力されるネイティブコードの実
   行、ならびに前記ソフトウェアインタープリタの実行に
   よる非ネイティブコードの逐次解釈および実行のいずれ
   かを選択して前記プロセッサを動作させるための手段を
   含む、請求項１に記載のデータ処理装置。
3. 【請求項３】 前記選択手段は、前記所定の基準にした
   がって、前記ネイティブコードによって構成されるメソ
   ッドが呼出されるごとに、前記ハードウェアトランスレ
   ータによって出力されるネイティブコードの実行、前記
   ソフトウェアトランスレータによって出力されるネイテ
   ィブコードの実行、ならびに前記ソフトウェアインター
   プリタの実行による非ネイティブコードの逐次解釈およ
   び実行のいずれかを選択して前記プロセッサを動作させ
   るための手段を含む、請求項１に記載のデータ処理装
   置。
4. 【請求項４】 前記ソフトウェアトランスレータは、前
   記非ネイティブコードに含まれるメモリオペランドの少
   なくとも一部を、前記プロセッサに備えられたレジスタ
   に割り付けるように非ネイティブコードをネイティブコ
   ードに変換するためのコード変換手段を含む、請求項１
   に記載のデータ処理装置。
5. 【請求項５】 前記非ネイティブコードは、所定のスタ
   ックマシンのネイティブコードであり、前記コード変換
   手段は、前記メモリオペランドのうちのスタックオペラ
   ンドのうち、スタックトップ側のスタックオペランド
   が、前記プロセッサに備えられたレジスタに保持される
   ように、前記データ処理装置に接続されるメモリと、前
   記プロセッサのレジスタとの間で実行時にデータの保存
   と復帰とを行なうようなネイティブコードを生成するた
   めの手段を含む、請求項４に記載のデータ処理装置。
6. 【請求項６】 前記コード変換手段は、 スタックへのデータの転送のみを行なう非ネイティブコ
   ードを検出してその転送元と転送先とを対応付けて記憶
   するための手段をさらに含み、 前記生成するための手段は、前記データの転送のみを行
   なう非ネイティブコードの検出前記メモリオペランドの
   うちのスタックオペランドのうち、スタックトップ側の
   スタックオペランドが、前記プロセッサに備えられたレ
   ジスタに保持されるように、前記データ処理装置に接続
   されるメモリと、前記プロセッサのレジスタとの間で実
   行時にデータの保存と復帰とを行なうように、かつ、前
   記転送先をオペランドとして使用するコードについて
   は、前記転送先に代えて、前記記憶するための手段に記
   憶された前記転送元をオペランドとするように、ネイテ
   ィブコードを生成するための手段を含む、請求項５に記
   載のデータ処理装置。