JPH1185534A - インタプリタ状態及びレジスタキャシングを利用するインタプリタの発生及び実現 - Google Patents

インタプリタ状態及びレジスタキャシングを利用するインタプリタの発生及び実現

Info

Publication number
JPH1185534A
JPH1185534A JP10184702A JP18470298A JPH1185534A JP H1185534 A JPH1185534 A JP H1185534A JP 10184702 A JP10184702 A JP 10184702A JP 18470298 A JP18470298 A JP 18470298A JP H1185534 A JPH1185534 A JP H1185534A
Authority
JP
Japan
Prior art keywords
interpreter
virtual machine
state
operand stack
registers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10184702A
Other languages
English (en)
Inventor
Robert Griesemer
グリーセマー ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH1185534A publication Critical patent/JPH1185534A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
    • G06F9/45508—Runtime interpretation or emulation, e g. emulator loops, bytecode interpretation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/30—Creation or generation of source code

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Executing Special Programs (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【課題】 インタープリットされているコンピュータプ
ログラムの実行速度を向上させる新しい技法に対する必
要性がある。さらに、インタプリタが必要とする資源に
関して、効率的なインタプリタを提供するための必要性
がある。 【解決手段】 オペランドスタックを使って、インター
プリットされるプログラムの実行速度を向上させるシス
テムと方法が提供される。オペランドスタックの最上位
のための値は１つ以上のレジスタ（３０５、４０５、４
０７、４０９）に格納される。インタプリタの状態は、
１つ以上のレジスタに格納されるオペランドスタックの
最上位のための値のデータタイプを示している。インタ
プリタに要求されているメモリに関して高速で効率的な
インタプリタを生成することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ソフトウェアイン
タプリタのインプリメンテーション及び生成に関する。
より具体的には、スタックベースの（stack-based）操
作を最適化するためにレジスタを利用するＪａｖａTM仮
想マシンのためのインタプリタを実現し、また生成する
ことに関する。
【０００２】
【従来の技術】ＪａｖａTMプログラム言語は、サンマイ
クロシステムズによって開発され、また小さなパーソナ
ルコンピュータからスーパーコンピュータに至る幅広い
範囲のコンピュータ上において実行されるに持ち運びに
十分であるように設計された、オブジェクト指向の高級
プログラミング言語である。ＪａｖａTM（または他の言
語）で記述されたコンピュータプログラムは、Ｊａｖａ
TM仮想マシンによって実行されるための仮想マシン命令
にコンパイルされることができる。一般に、ＪａｖａTM
仮想マシンは、仮想マシン命令をデコードし、また実行
するインタプリタである。
【０００３】ＪａｖａTM仮想マシンのための仮想マシン
命令はバイトコードであり、そのことは、その仮想マシ
ン命令が１以上のバイトを含むことを意味する。そのバ
イトコードは、「クラスファイル」と呼ばれる特別のフ
ァイル形式に格納される。そのバイトコードに加えて、
クラスファイルはシンボルテーブルおよび他の付属の情
報を含んでいる。
【０００４】１つ以上のクラスファイルにおいてＪａｖ
ａバイトコードとして具現化されているコンピュータプ
ログラムは、プラットフォームに依存しない。コンピュ
ータプログラムは、Ｊａｖａ仮想マシンのインプリメン
テーションを走らすことができる任意のコンピュータ上
において、変形されずに（unmodified）、実行されるこ
とができる。Ｊａｖａ仮想マシンは、Ｊａｖａ仮想マシ
ンのためのコンピュータプログラムがプラットフォーム
に依存しないことを可能にしている主な因子である、
「一般的な（generic）」コンピュータのソフトウェア
エミュレータである。
【０００５】
【発明が解決しようとする課題】Ｊａｖａ仮想マシン
は、一般にソフトウェアインタープリタとして実現され
る。伝統的なインタープリタは、実行中にひと時に一命
令毎に、インタープリットされた（interpret、解釈さ
れた）プログラムの仮想マシン命令をデコードし、また
実行する。一方、コンパイラは、実行中にデコードが行
われないように、実行に先だってソースコードを固有の
マシン命令にデコードする。伝統的なインタプリタは、
各命令に出会うたび毎に繰り返しその命令が実行される
前に命令をデコードするので、コンパイルされたプログ
ラムの固有のマシン命令は固有のマシンまたはコンピュ
ータシステム上においてデコードを必要とすることなく
実行されることができるので、インタープリットされた
プログラムの実行は、典型的には、コンパイルされたプ
ログラムの実行よりかなり遅くなる。
【０００６】インタープリットされたプログラムをデコ
ードして、実行するために、ソフトウェアインタープリ
タが実行されなければならないので、ソフトウェアイン
タープリタは、資源（例えば、メモリ）を消費して、し
たがって、その資源は、インタープリットされたプログ
ラムにもはや利用可能でない。これは、固有のマシン命
令を実行するコンパイルされたプログラムとは際立って
対称的であって、それゆえ、コンパイルされたプログラ
ムは、対象のコンピュータ上において直接に実行される
ことができ、したがって、インタープリットされたプロ
グラムよりも多くの資源を一般的に自由に利用できる。
【０００７】そのため、インタープリットされているコ
ンピュータプログラムの実行速度を向上させる新しい技
法に対する必要性がある。さらに、インタプリタが必要
とする資源に関して、効率的なインタプリタを提供する
ための必要性がある。
【０００８】
【課題を解決するための手段】一般に、本発明のいくつ
かの実施例は、インタープリタによって実行されるコン
ピュータプログラムの実行速度を増加させる革新的なシ
ステムおよび方法を提供する。このインタプリタは、仮
想マシン命令を実行するために利用されるオペランドス
タックを含む。オペランドスタックの最上位のための値
は、１つ以上のレジスタに格納されて、この値は、スタ
ックベースの仮想マシン命令の実行速度が向上されるこ
とを可能にする。インタープリタの状態は、１つ以上の
レジスタに格納されたオペランドスタックの最上位ため
の値のデータタイプを示すために利用される。この発明
の場合、プログラムは、レジスタを用いて、より効率的
な方法でインタープリットされることができる。加え
て、インタープリタのサイズは、小さく保たれ、より多
くの資源がインタープリットされたプログラムのために
利用可能であることを可能にする。この発明のいくつか
の実施例が以下に記載される。
【０００９】ある実施例においては、オペランドスタッ
クを含むインタプリタをインプリメントするためのコン
ピュータでインプリメントされる方法が提供される。オ
ペランドスタックの最上位のための値は、スタック上に
格納される代わりに、少なくとも１つのレジスタに格納
される。多くの伝統的なコンピュータは、異なったデー
タタイプを格納するためのレジスタを有する。そのた
め、スタックの最上位のための値は、そのデータタイプ
に適した１つ以上のレジスタに格納されて、インタープ
リタの状態は、１つ以上のレジスタに格納されるオペラ
ンドスタックの最上位のための値のデータタイプを示す
ために利用される。好ましい実施例においては、インタ
プリタはＪａｖａ仮想マシンであり、またインタプリタ
の状態は、整数、倍長整数、単精度浮動小数点数、およ
び倍精度浮動小数点数を含むことができる。
【００１０】別の実施例においては、１つ以上のレジス
タにオペランドスタックの最上位のための値を格納する
インタプリタを生成するための、コンピュータでインプ
リメントされる方法が提供される。インタープリタの状
態は、１つ以上のレジスタに格納されるオペランドスタ
ックの最上位のための値のデータタイプを示している。
インタプリタを生成するために、コンピュータは、可能
な全ての仮想命令およびインタプリタの状態にわたって
（through）ループすることができる。各繰り返しにお
いて、仮想マシン命令およびインタプリタの状態が選択
されることができる。選択された状態が、選択された仮
想マシン命令の実行に先立って期待されるインタプリタ
の状態と違っているならば、期待された状態にインタプ
リタを置くようにインタプリタのためのコンピュータコ
ードが生成される。ひとたび、選択された仮想マシン命
令の実行に先立って期待される状態にそのインタプリタ
があることがわかると、選択された仮想マシン命令を実
行するようにインタプリタのためのコンピュータコード
が生成される。選択された仮想マシン命令に対する期待
された状態は、仮想マシン命令を実行する前のインタプ
リタの期待される状態と、仮想マシン命令を実行した後
の現在のインタプリタの状態とを格納し仮想マシン命令
によってインデックス付けされたテーブルをアクセスす
ることによって獲得されることができる。さらに、選択
された仮想マシン命令を実行するインタプリタのための
コンピュータコードは、テーブルにおいて特定された関
数を呼ぶことによって生成されることができる。
【００１１】他の実施例においては、コンピュータで可
読な媒体によって格納され、仮想マシン命令のインタプ
リタのためのデータ構造が提供される。このデータ構造
は、仮想マシン命令によってインデックス付けされ、且
つ多重のフィールドを有するテーブルである。テーブル
のある１つのフィールドには、仮想マシン命令の実行前
のインタプリタの期待される状態が格納される。テーブ
ルの別のフィールドには、仮想マシン命令の実行後のイ
ンタプリタの現在の状態が格納される。さらに、テーブ
ルのフィールドは、仮想マシン命令を実行するためにイ
ンタプリタのためのコンピュータコードを生成する関数
へのポインタを格納するために利用されることができ
る。好ましい実施例においては、インタプリタの状態
は、１つ以上のレジスタに格納されているインタプリタ
のオペランドスタックの最上位のための値のデータタイ
プを示す。
【００１２】他の実施例においては、仮想マシン命令の
インタプリタのためのコンピュータで可読な媒体によっ
て格納されたデータ構造が提供される。データ構造は、
仮想マシン命令によってインデックス付けされ、且つ多
重のフィールドを有するテーブルであって、各フィール
ドは、インタプリタの状態に関連付けられ、またインデ
ックス付けされた仮想マシン命令を実行するインタプリ
タ内のロケーションへのポインタを格納する。インタプ
リタの状態は、１つ以上のレジスタに格納されたインタ
プリタのオペランドスタックの最上位のための値のデー
タタイプを示すことができる。好ましい実施例において
は、インタプリタの状態は、整数、倍長整数、単精度浮
動小数点数、および倍精度浮動小数点数である。
【００１３】本発明の他の特徴や利点は、添付図面に関
連して以下の詳細な説明を見れば容易に明らかになる。
【００１４】
【発明の実施の形態】
定義 マシン命令 − オペレーションコード（オペコード）
と随意に（optionally）１つ以上のオペランドによって
特定される操作を実行することをコンピュータに指示す
る命令 仮想マシン命令 − ソフトウェアでエミュレートされ
る（software emulated）マイクロプロセッサまたはコ
ンピュータのアーキテクチャのためのマシン命令（仮想
コードとも呼ばれる）。 固有の（Native）マシン命令 − 特定のマイクロプロ
セッサまたはコンピュータのアーキテクチャのために設
計されたマシン命令（ネイティブコードとも呼ばれ
る）。 クラス − クラスの各オブジェクトが含むデ
ータおよびメソッドを定義するオブジェクト指向のデー
タタイプ。 関数 − ソフトウェアルーチン（サブルーチン、手続
き、メンバ関数、およびメソッドとも呼ばれる）。 オペランドスタック − 実行中にマシン命令によって
使用するためにオペランドを格納するために利用するス
タック。 バイトコードポインタ（ＢＣＰ） − 実行されている
現在のＪａｖａ仮想マシン命令（例えば、バイトコー
ド）を指すポインタ。 プログラムカウンタ（ＰＣ） − 実行されているイン
タプリタの（典型的には、固有の）マシン命令を指すポ
インタ。 インタプリタ − 典型的にはコンピュータプログラム
における各命令を翻訳し、次に実行するソフトウェアま
たはハードウェア内のプログラム。 インタプリタ生成器 − インタプリタを生成するソフ
トウェアまたはハードウェアにおけるプログラム。
【００１５】概要 以下に続く記述において、本発明が、Ｊａｖａ仮想マシ
ン命令（バイトコード）を実行するためのＪａｖａ仮想
マシンをインプリメントする（implement、実現する）
好ましい実施例を参照して記述される。特に、ＩＢＭパ
ーソナルコンピュータ（Ｉｎｔｅｌ ｘ８６マイクロプ
ロセッサアーキテクチャ）の固有のマシン命令を含んで
例示が記述される。しかしながら、この発明は、特別の
言語、コンピュータアーキテクチャ、または特定のイン
プリメンテーション（implementation、実現）に限られ
るものではない。したがって、以下に続く実施例の記述
は、例示のためであって、限定のためではない。
【００１６】図１は、本発明の実施例のソフトウェアを
実行するために使用されることができるコンピュータシ
ステムの例を図示している。図１は、ディスプレイ３、
スクリーン５、キャビネット７、キーボード９、マウス
１１を含むコンピュータシステム１を示している。マウ
ス１１は、グラフィカルユーザインターフェースを用い
て対話する（interact）ための１つ以上のボタンを有す
ることができる。キャビネット７は、本発明をインプリ
メントするコンピュータコードと、本発明とともに使用
するデータ、などを組み込むソフトウェアプログラムを
格納し、また検索するために使用することができるＣＤ
−ＲＯＭドライブ１３、システムメモリ、およびハード
ドライブ（図２を見よ）を収納する。コンピュータで可
読な例示的な記憶媒体としてＣＤ−ＲＯＭ１５が示され
ているけれども、フロッピーディスク、テープ、フラッ
シュメモリ、およびハードドライブを含むコンピュータ
で可読な他の記憶媒体を使用することもできる。さら
に、（例えば、インターネットを含むネットワークにお
ける）キャリア波（carrier wave）で具現化されたデー
タ信号が、コンピュータで可読な記憶媒体であることも
できる。
【００１７】図２は、本発明の実施例のソフトウェアを
実行するために使用されるコンピュータシステム１のシ
ステムブロック図を示す。図１にあるように、コンピュ
ータシステム１は、モニタ３およびキーボード９、並び
にマウス１１を含む。コンピュータシステム１は、更
に、中央プロセッサ５１、システムメモリ５３、固定記
憶装置５５（例えば、ハードドライブ）、リムーバブル
（removable、着脱可能な）記憶装置５７（例えば、Ｃ
Ｄ−ＲＯＭドライブ）、ディスプレイアダプタ５９、サ
ウンドカード６１、スピーカ６３、およびネットワーク
インターフェース６５といった、サブシステムを含む。
本発明とともに使用するために適した他のコンピュータ
システムは、付加的な、または、少数のサブシステムを
含むこともある。例えば、別のコンピュータシステム
は、１つより多いプロセッサ５１（例えば、マルチプロ
セッサシステム）、キャッシュメモリを含むこともでき
るでしょう。
【００１８】コンピュータシステム１のシステムバスア
ーキテクチャは、矢印６７で表わされる。しかしなが
ら、これらの矢印は、サブシステムをリンクするために
役立つ相互接続のスキームの例示である。例えば、中央
プロセッサをシステムメモリおよびディスプレイアダプ
タに接続するためにローカルバスを利用することもでき
るでしょう。図２に示されたコンピュータシステム１
は、本発明と共に使用するために適したコンピュータシ
ステムの単なる例である。サブシステムの異なった構成
を有する他のコンピュータアーキテクチャを利用するこ
とができる。
【００１９】典型的には、Ｊａｖａプログラミング言語
で記述されたコンピュータプログラムは、Ｊａｖａ仮想
マシン命令またはバイトコードにコンパイルされ、これ
らは、その後に、Ｊａｖａ仮想マシンによって実行され
る。そのバイトコードは、インタープリテーションのた
めにＪａｖａ仮想マシンへ入力されるクラスファイルに
格納される。図３は、インタープリタである、Ｊａｖａ
仮想マシンによる実行を通して、単純な一片のＪａｖａ
ソースコードの進行（progression）を示している。
【００２０】Ｊａｖａソースコード１０１は、Ｊａｖａ
で記述された古典的なＨｅｌｌｏＷｏｒｌｄプログラム
を含んでいる。ソースコードは、その後に、ソースコー
ドをバイトコードにコンパイルするバイトコードコンパ
イラ１０３に入力される。バイトコードは、ソフトウェ
アがエミュレートする（software emulated）コンピュ
ータによって実行されるので、仮想マシン命令である。
典型的には、仮想マシン命令はジェネリック（generi
c）である（すなわち、特定のマイクロプロセッサまた
はコンピュータのアーキテクチャのために設計されたも
のではない）が、しかし、このことは要求されていな
い。バイトコードコンパイラは、Ｊａｖａプログラムの
ためのバイトコードを含むＪａｖａクラスファイル１０
５を出力する。
【００２１】Ｊａｖａクラスファイルは、Ｊａｖａ仮想
マシン１０７へ入力される。Ｊａｖａ仮想マシンは、Ｊ
ａｖａクラスファイル内のバイトコードをデコードし
て、実行するインタプリタである。このＪａｖａ仮想マ
シンは、インタプリタであるが、しかしこれはマイクロ
プロセッサまたはコンピュータのアーキテクチャ（例え
ば、ハードウェアには存在しないかもしれないマイクロ
プロセッサまたはコンピュータアーキテクチャ）をソフ
トウェアでエミュレートするので、通例、仮想マシンと
して参照される。
【００２２】インタプリタは、以下のプロセスを繰り返
し実行することによってバイトコードプログラムを実行
することができる。 実行 − 現在のバイトコードの操作を実行する。 進行 − バイトコードポインタを次のバイトコードに
進める。 ディスパッチ − バイトコードポインタにおけるバイ
トコードをフェッチして、そのバイトコードを実行する
こと（implementation）（すなわち、実行ステップ）へ
ジャンプする。 実行ステップは、特定のバイトコードの操作を実行する
（implement）。進行ステップは、バイトコードポイン
タが次のバイトコードを指すように、そのポインタをイ
ンクリメントする。最後に、ディスパッチステップは、
現在のバイトコードポインタのところの（at）バイトコ
ードをフェッチして、そのバイトコードを実行する固有
のマシンコードの一片へジャンプする。バイトコードの
ための、実行−進行−ディスパッチシーケンスの実行
は、一般に「インタープリテーションサイクル（implem
entation cycle）」と呼ばれる。
【００２３】好ましい実施例においては、インタプリタ
は前述のインタープリテーションサイクルを利用するけ
れども、本発明との関連において他の多くのインタープ
リテーションサイクルを利用できる。例えば、インタプ
リタは、ディスパッチ−実行−進行のインタプリテーシ
ョンサイクルを実行することができ、または、各サイク
ルにおいてより多くの若しくはより少ないステップがあ
ってもよい。したがって、この発明は、ここで記載され
た実施例に限られない。
【００２４】Ｊａｖａ仮想マシンの実現および生成 Ｊａｖａ仮想マシンのための仮想マシン命令は、スタッ
クベースの命令を含む。このため、仮想マシンのオペラ
ンドうちの１つ以上は、オペランドスタックに格納され
ることがある。オペランドスタックを説明する前に、一
般的なスタックについて議論することが利益があるかも
しれない。
【００２５】図４（ａ）は、データ２０３を格納するス
タック２０１を示している。このスタックを用いて、デ
ータ値をスタックの最上位（トップ）に「プッシュ」す
ることができる。代わりに、データ値を「ポップ」して
スタックの最上位から離す（off）ことができる。概念
的には、スタックの最上位だけがアクセスされることが
でき、それで、そのスタックは、最も最近にスタックに
プッシュされたデータが、ポップされスタックから離れ
るべき最初のデータであることを意味するファーストイ
ン・ファーストアウト（ＦＩＦＯ）のデータ構造であ
る、として知られている。スタックポインタ（ＳＰ）２
０５は、スタック２０１の最上位を差し指す。このた
め、ＳＰは、データ値がスタック２０１上にプッシュさ
れるとき、そしてポップされスタックから離されるとき
変化する。簡単のために、ここに記載されたスタック
は、メモリ内で上方に成長するように示され、また記載
されているが、しかしながら、これは単なるグラフィカ
ルな表現であって、当業者は、スタックが他の多くの方
法（例えば、メモリの下の方へ成長する方法）で示さ
れ、且つ／または実現されることができることを容易に
認識する。
【００２６】Ｊａｖａ仮想マシンのための仮想マシン命
令は、図４（ａ）に示されたスタックに類似したオペラ
ンドスタックを実現することを求める。より具体的に
は、Ｊａｖａ仮想マシンにおけるオペランドスタック
は、実行中にバイトコードによる使用のためにオペラン
ドを格納するように利用される。以下は、どのようにオ
ペランドスタックがＪａｖａ仮想マシンにおいて利用さ
れるかを示すために助けとなり得る一例である。
【００２７】Ｊａｖａソースコードが、ステイトメント
Ｘ：＝Ａ＋Ｂを含むとし、ここで、Ｘ、Ａ、Ｂは整数変
数である。このステイトメントは、以下のバイトコード
にコンパイルされる。 １． ＩＬＯＡＤ Ａ ２． ＩＬＯＡＤ Ｂ ３． ＩＡＤＤ ４． ＩＳＴＯＲＥ Ｘ 各バイトコードに先行する「Ｉ」は、このバイトコード
によって操作されたデータタイプが整数であることを示
している。倍長（long）整数には「Ｌ」、単精度浮動少
数点数（single-precision floating point）には
「Ｆ」、倍精度浮動小数点数（double-precision float
ing point）には「Ｄ」によって命名される他のデータ
タイプのための対応するバイトコードが存在する。Ｊａ
ｖａ仮想マシンにおいては、整数データタイプは３２ビ
ットであり、倍長整数データタイプは６４ビットであ
り、単精度浮動小数点数データタイプは３２ビットであ
り、倍精度浮動小数点数データタイプは６４ビットであ
る。以下に記述されるように、仮想マシンにおけるこれ
らのデータタイプのサイズは、仮想マシンをインプリメ
ントするコンピュータシステムにおけるサイズと同じで
はない場合もある（例えば、ＩＢＭパーソナルコンピュ
ータにおける通常の整数データタイプは、１６ビットで
あり、６４ビットの倍長整数のための直接のサポートは
ない）、そこで、Ｊａｖａ仮想マシン命令と、仮想マシ
ンがインプリメントされているコンピュータに指図する
固有のマシン命令とを区別することが重要である。
【００２８】最初のＩＬＯＡＤバイトコードは、変数Ａ
の値をオペランドスタック上にロードする。同様に、２
番目のＩＬＯＡＤバイトコードは、変数Ｂの値をオペラ
ンドスタック上にロードする。バイトコードＩＡＤＤ
は、２つのデータ値をポップしてオペランドスタックか
ら離して、この２つの値を加えて、その和をオペランド
スタック上にプッシュする。予測されるように、ＩＳＴ
ＯＲＥバイトコードは、データ値、この例では和の値、
をポップしてオペランドスタックから離し、それを変数
Ｘに格納する。この単純な例示は、Ｊａｖａバイトコー
ドがどのようにオペランドスタックを使うかを概念的に
示している。
【００２９】本発明のいくつかの実施例は、データ値が
オペランドスタックにプッシュされるときにしばしば、
引き続いて（オペランドスタックの最上位を修正しない
介在（intervening）バイトコードを持ち、または持た
ずに）その値がポップされオペランドスタックから離れ
るという事実を利点に持つ。典型的には、オペランドス
タックはメモリにインプリメントされるが、本発明のい
くつかの実施例の場合には、オペランドスタックの最上
位に関する値は、１つ以上のレジスタに格納される。レ
ジスタはメモリより速いアクセス時間を有するので、オ
ペランドスタックの最上位のためのアクセス時間は縮小
され、インタープリット（解釈）されたプログラムのよ
り高速なインタープリテーションに帰着する。
【００３０】図４（ｂ）は、データ３０３を格納するオ
ペランドスタック３０１を示している。データ３０３
は、レジスタ３０５に格納されたオペランドスタックの
最上位のためのデータ値と、メモリ上のデータ値との両
方を含む。スタックポインタ’（ＳＰ’）３０７は、オ
ペランドスタック３０１の最上位の概念的には直後のデ
ータタイプを差し指す。この議論は、単一のオペランド
スタックに焦点を当てているることに注目すべきであ
る。しかしながら、本発明に従ってインプリメントされ
ることができる（例えば、異なるスレッドおよびメソッ
ドのための）単一のコンピュータシステムに複数のオペ
ランドスタックがあることがある。
【００３１】伝統的なコンピュータシステムでは、典型
的には、あるレジスタは特定のデータタイプを格納する
ためにより適合している状態で、多くの異なったレジス
タを有する。例えば、コンピュータは３２ビット幅のレ
ジスタ、および６４ビット幅のレジスタを有することが
できる。仮想的なコンピュータ上の整数が３２ビット値
であり、一方、倍長整数が６４ビット値であるならば、
そのデータ値のサイズを満たすレジスタにそのデータを
格納したことがより効率的である。さらに、コンピュー
タシステムは、単精度浮動小数点数または倍精度浮動小
数点数のような特定のデータタイプを格納するように設
計されたレジスタを有することがある。
【００３２】より具体的には、ＩＢＭパーソナルコンピ
ュータ（Ｉｎｔｅｌ ｘ８６アーキテクチャ）は、多く
の異なったタイプのレジスタを含む。３２ビットレジス
タ（例えば、ＥＡＸ）、および浮動小数点数レジスタ
（例えば、Ｆ（０））がある。加えて、Ｉｎｔｅｌ ｘ
８６マイクロプロセッサのデータタイプのいくつかは、
Ｊａｖａ仮想マシンにおける対応物とは異なったサイズ
を有する。例えば、通常の整数データタイプは、Ｉｎｔ
ｅｌ ８０３８６マイクロプロセッサにおいて、１６ビ
ット幅であり、また倍長整数データタイプは、３２ビッ
ト幅である。これらのデータタイプは、Ｊａｖａ仮想マ
シンの対応物の半分のサイズである。そのため、Ｊａｖ
ａ仮想マシンがｘ８６マシン上にインプリメントされて
いる好ましい実施例においては、Ｊａｖａ仮想マシンに
おける整数は、ｘ８６マシンにおける倍長整数と同じサ
イズ（すなわち、両方とも３２ビット値）である。
【００３３】以前に述べたように、命令が仮想マシンの
命令、または、固有のマシン命令のどちらかであること
を心にとどめておくことは重要である。Ｊａｖａ仮想マ
シン命令は、アセンブリ言語と似ていて、幸いなこと
に、簡単に識別可能な違いがある。Ｊａｖａ仮想マシン
のために記述されたバイトコードにおいては、そのバイ
トコードが関係する（pertain）データタイプがその命
令に先行する（例えば、ＩＳＴＯＲＥにおいて、「Ｉ」
が整数を表わす）。これはデータタイプが命令に引き続
く（例えば、ＰＯＰＬにおいて「Ｌ」は倍長整数を表わ
す）ｘ８６マイクロプロセッサのためのアセンブリコー
ド（または、固有のマシン命令）とは際立って対照的で
ある。このことは、本発明のすべての実施例に対して真
実ではなさそうだけれども、この区別が、ここで記述さ
れた好ましい実施例の読者の理解を助けることが望まれ
る。
【００３４】図４（ｂ）に手短に戻ると、たった１つの
レジスタのみが示され、またオペランドスタック３０１
が異なったデータタイプを格納するために利用されるこ
とができるので、１つの問題があり、そのため、オペラ
ンドスタックの最上位のための値を格納するために利用
可能な異なったレジスタを有することが望ましい。図４
（ｃ）は、ｘ８６マイクロプロセッサ上にインプリメン
トされたＪａｖａ仮想マシンのためのオペランドスタッ
ク４０１を示している。オペランドスタック４０１は、
レジスタ４０５、４０７、または４０９の１つに格納さ
れたオペランドスタックの最上位のための値と、メモリ
内のデータ値との両方を含むデータ４０３を格納する。
好ましい実施例においては、レジスタ４０５は、オペラ
ンドスタックの最上位のための仮想マシン整数を格納す
るための３２ビットレジスタ（ＥＡＸ）である。レジス
タ４０７は、オペランドスタックの最上位のための仮想
マシン倍長整数を格納するための２つの３２ビットレジ
スタ（ＥＤＸ、ＥＡＸ）の組合わせである。レジスタ４
０９は、単精度浮動小数点数と倍精度浮動小数点数との
両方を格納するための６４ビット浮動小数点数レジスタ
（Ｆ（０））である。特定のレジスタの指定（designat
ion）は、本発明をより良く図示するように設けられ、
しかしながら、本発明は、いかなる特定のレジスタおよ
びコンピュータアーキテクチャに限定されないことを理
解すべきである。
【００３５】スタックポインタ’（ＳＰ’）４１１は、
概念的にはオペランドスタック４０１の最上位の直後を
差し指している。いま、オペランドスタックの最上位の
ための値を格納していることができる１つを越えるレジ
スタがあるとすると、どのレジスタ（register）または
レジスタ達（registers）がこの値を格納したかを知る
ことが望ましい。１つの技法は、オペランドスタックの
最上位上の値のデータタイプを示す値をメモリ内にまた
はレジスタ内に格納することであろう。このことによっ
て、この値は、オペランドスタックの最上位を格納する
正しいレジスタまたはレジスタ達を決定するためにアク
セスされ得るであろう。
【００３６】この技法は作用する場合もあるけれども、
その技法を不満足にするかもしれないいくつかの重要な
欠点がある。例えば、オペランドスタックの最上位のデ
ータタイプを特別に決定することは、オペランドスタッ
クの最上位を格納するためにレジスタを利用するという
パフォーマンスの向上を相殺することもある。
【００３７】本発明のいくつかの実施例の場合、インタ
プリタは、複数の状態において動作する。各状態は、１
つ以上のレジスタに格納されたオペランドスタックの最
上位の値のデータタイプを表わしている。その状態は、
時間における任意の点においてインタプリタの本来備わ
っている（inherently）特質であり、このため、オペラ
ンドスタックの最上位のデータタイプを決定することは
必要とされない。
【００３８】好ましい実施例においては、インタプリタ
は以下のような５つの異なった状態の１つにあり得る。 ＩＴＯＳ − オペランドスタックの最上位（ＴＯＳ）と
して（for）整数がレジスタ（register(s)）に格納され
る ＬＴＯＳ − ＴＯＳとして倍長整数がレジスタ（regist
er(s)）に格納される ＦＴＯＳ − ＴＯＳとして単精度浮動小数点数がレジス
タ（register(s)）に格納される ＤＴＯＳ − ＴＯＳとして倍精度浮動小数点数がレジス
タ（register(s)）に格納される ＶＴＯＳ − ＴＯＳが現在のところレジスタ（register
(s)）に格納されていないことを示すｖｏｉｄ ＴＯＳ 上記のように、ＶＴＯＳ状態は他の状態とは異なり、な
ぜならオペランドスタックの最上位が現在のところどの
レジスタにも格納されていないことを示すからである。
データ値がオペランドスタックにプッシュされ、ポップ
され離されるとき、インタプリタはＶＴＯＳ状態と他の
状態の１つとの間を交互に変動することが明らかである
べきである。
【００３９】インタプリタの異なった状態を管理するこ
とを手助けする（assist）ために、図５に示されるテン
プレート表（データ構造）５０１が、本発明のいくつか
の実施例において利用される。テンプレート表５０１
は、バイトコード５０３によってインデックス付けさ
れ、フィールド５０５、５０７、５０９を含む表であ
る。テンプレート表５０１は、２００を越える（over）
レコード（例えば、各バイトコードのために１つ）を有
することができるけれども、本発明を最も良く表示する
と考えられる部分集合のみが示されている。
【００４０】仮想マシン命令（または、バイトコード）
が、テンプレート表５０１をインデックス付けするため
に利用される。フィールド５０５は、仮想マシン命令５
０３が実行される前の、期待されているインタプリタの
状態を格納する。例えば、ＩＳＴＯＲＥバイトコード
（すなわち、オペランドスタックの最上位上に整数を格
納する）が実行される前に、１つ以上のレジスタにオペ
ランドスタックの最上位のための整数があることを示し
ているＩＴＯＳ状態にインタプリタがある、ことが期待
されている。インタプリタが期待した状態に実行中にい
ないならば、それは必ずしもエラーを示すのではない
が、しかし、以下に詳しく記述されるように、本発明の
好ましい実施例は、バイトコード列において多くのエラ
ーを検出できる。
【００４１】フィールド５０７は、仮想マシン命令５０
３を実行するためにインタプリタのためのコンピュータ
コード（または、「テンプレート」、そしてこのため
「テンプレート表」）を生成する関数へのポインタを格
納する。好ましい実施例においては、関数の名前はバイ
トコードの名前と同一であり、その関数は、Ｃ++プログ
ラミング言語で書かれている。
【００４２】最後に、フィールド５０９は、仮想マシン
命令５０３を実行した後のインタプリタの現在の状態を
格納する。例えば、ＩＳＴＯＲＥバイトコードが実行さ
れた後は、１つ以上のレジスタに格納された整数はポッ
プされオペランドスタックから離されるので、インタプ
リタの現在の状態はＶＴＯＳである。
【００４３】好ましい実施例においては、フィールド５
０５は、仮想マシン命令が実行される前の、期待されて
いるインタプリタの状態を格納して、フィールド５０９
は、仮想マシン命令が実行された後の、インタプリタの
現在の状態を格納する。しかしながら、他の実施例にお
いては、フィールド５０５は、フィールド５０７に明示
されているテンプレート関数が実行される前の、期待さ
れているインタプリタの状態を格納して、フィールド５
０９は、このテンプレート関数が実行された後の、イン
タプリタの現在の状態を格納する。言い換えると、イン
タプリタの状態は、仮想マシン命令の代わりにテンプレ
ート関数に基づくことができる。
【００４４】テンプレート表について説明してきたが、
しかし、インタプリタの生成中に、他の表（「ディスパ
ッチ表」）が、テンプレート表と結合して利用される。
図６は、仮想マシン命令６０３によってインデックス付
けされ、フィールド６０５、６０７、６０９、６１１、
および６１３を含むディスパッチ表６０１の並びを示
す。フィールド６０５は、ＩＴＯＳ状態のためのインデ
ックス付けされた仮想マシン命令を実行するインタプリ
タにおけるロケーション（位置）またはアドレスへのポ
インタを格納する。同様に、フィールド６０７、６０
９、６１１、および６１３は、それぞれ、ＬＴＯＳ状
態、ＦＴＯＳ状態、ＤＴＯＳ状態、およびＶＴＯＳ状態
のためのインデックス付けされた仮想マシン命令を実行
するインタプリタ内のロケーションまたはアドレスへの
ポインタを格納する。このため、各フィールドは、イン
タプリタの状態に関連付けられている。フィールドの値
は、生成されたインタプリタ内部へのポインタであるか
ら、表示されていない。
【００４５】インタプリタは、典型的にはソフトウェア
プログラム自身であることを思い出すと、ディスパッチ
表は、インタプリタプログラムのコンピュータコード内
の異なるロケーションへのジャンプ表である。言い換え
ると、実行されるべき次のバイトコードが、一旦、フェ
ッチされると、インタプリタは、次のバイトコード（イ
ンデックスとして利用された）と、ジャンプのロケーシ
ョンのためのフィールド６０５、６０７、６０９、６１
１、および６１３のうちの１つを明示するインタプリタ
の現在の状態とによって明示されたディスパッチ表にお
いて指定されたロケーションへジャンプする。このよう
に、インタプリタのプログラムカウンタは、ディスパッ
チ表に明示されたアドレスへセットされる。好ましい実
施例においては、ディスパッチ表６０１は、各インタプ
リタの状態ために１つの、単一次元の表の５つとして実
現されている。
【００４６】テンプレート表およびディスパッチ表は、
１つの表（または、それについては２つを越える表）と
して実現されることができるのは明らかである。しかし
ながら、好ましい実施例においては、テンプレート表お
よびディスパッチ表は、別個の表であり、というのは、
テンプレート表は、インタプリタの生成中に単独で利用
される場合があり、したがって、インタープリタが生成
された後に処分されることがある。ディスパッチ表は、
インタープリタ生成中に生成され、または、値が埋めら
れて、そして、インタプリタの実行中に有効に利用され
る。これらにもかかわらず、これらの表における情報
は、当業者に知られている多くのデータ構造において多
くの方法で実現されることができる。
【００４７】さて、テンプレート表およびディスパッチ
表を説明してきたので、どのようにインタプリタが生成
されるかを記述することは適切であるかもしれない。図
７は、インタプリタを生成するプロセスを示している。
一般的に、そのプロセスは、すべての仮想マシン命令お
よびインタプリタの状態の組み合わせにわたって循環す
ることによって、インタプリタを生成する。これは、入
れ子にされた（nested）ループ、単一ループ、または他
の制御構造を用いて実現されることができる。好適な実
施の形態においては、入れ子にされたループが利用され
る。
【００４８】ステップ７０１では、コンピュータシステ
ムは、（例えば、仮想マシン命令にわたるループを通し
て１回繰り返すことによって）仮想マシン命令を選択す
る。システムは、インタプリタの状態をステップ７０３
において選択する。一旦、仮想マシン命令およびインタ
プリタの状態が選択されると、図７における残りのプロ
セスは、インタプリタが、選択された状態に現在のとこ
ろいるとき、選択された仮想マシン命令を扱う、インタ
プリタのためのコンピュータコードを生成する。図面
は、例示の目的のために本発明の実施例のための流れ図
を示しているけれど、これはステップの特定の順序また
は組み合わせを意味するものではない。一般的に、発明
の範囲をはずれることなく、ステップは、順序を変えら
れ、組み合わされ、または削除されることができる。
【００４９】ステップ７０５においては、システムは、
選択された仮想マシン命令およびインタプリタの状態が
合法（legal）であるかを決定する。ある実施例におい
ては、これは、テンプレート表（図５を見よ）を利用し
て、選択されたバイトコードに対するインタプリタの期
待された状態を決定することによって達成される。期待
された状態が選択された状態と同じならば、そのとき、
選択された仮想マシン命令および状態の組み合わせは合
法である。
【００５０】期待された状態が、選択された状態と異な
るとしても、これは、この組み合わせが非合法（illega
l）であることを必ずしも意味しない。代わりに、シス
テムは、選択された状態から期待された状態への（オペ
ランドスタックを破損する（corrupt）ことがないこと
を意味する）合法的な方法があるかどうかを決定する。
例えば、期待された状態がＩＴＯＳであり、また選択さ
れた状態がＶＴＯＳであれば、インタプリタは、メモリ
に格納されているオペランドスタック内の最上位データ
値を１つ以上のレジスタ内に移動する（例えば、ＳＰ’
で指し示されたデータ値をレジスタに格納して、その
後、ＳＰ’をデクレメントする）ことによって、ＩＴＯ
Ｓ状態に置かれることができる。他の例として、期待さ
れた状態がＩＴＯＳであり、また選択された状態がＤＴ
ＯＳであるならば、オペランドスタックの最上位が現在
のところ倍精度浮動小数点数であるので、インタプリタ
をＩＴＯＳ状態に置くための合法的な方法がない。
【００５１】一般的に、ＶＴＯＳ状態から任意の他の状
態に移り、または、任意の他の状態からＶＴＯＳへ移る
ことは合法である。その理由は、インタプリタ状態のこ
のような遷移（shift）は、典型的には、メモリから１
つ以上のレジスタへ、または、その逆にデータ値を移動
することを含むからである。
【００５２】選択された仮想マシン命令およびインタプ
リタ状態が合法であるなら、システムはステップ７０７
においてプロローグのコンピュータコードを生成するこ
とができる。プロローグのコンピュータコードは、選択
された仮想マシン命令を実行する前に、都合よく生成さ
れる任意のコードである。一般的に、プロローグは、選
択された仮想マシン命令および選択されたインタプリタ
状態に依存する場合がある。例えば、（選択された仮想
マシン命令のための）インタプリタの期待された状態
が、選択されたインタプリタ状態と異なるならば、プロ
ローグは、インタプリタを期待された状態に置くための
コンピュータコードを含むことができる。インタプリタ
の期待された状態および選択された状態が同じであれ
ば、プロローグのコンピュータコードを生成する必要は
ない場合もある。
【００５３】ステップ７０９において、インタプリタが
選択された仮想マシン命令を実行するようにコンピュー
タコードを生成するために、システムは、選択された仮
想マシン命令のためのテンプレート関数を呼び出す。好
ましい実施例においては、図５で示されたテンプレート
表を選択された仮想マシン命令を用いてインデックス付
けすることによってテンプレート関数が呼び出される。
次に、そのテンプレート関数（または、その関数のため
のアドレス）へのポインタを格納するフィールド、フィ
ールド５０７がアクセスされ、そのテンプレート関数が
呼び出される。
【００５４】テンプレート関数は、選択された仮想マシ
ン命令を実行するためのコンピュータコードを生成す
る。テンプレート関数の例を少し説明することは役に立
つであろう。前に述べたように、好ましい実施例におい
ては、テンプレート関数は、ｘ８６マイクロプロセッサ
のためのＣ++やＪａｖａプログラミング言語で書かれて
いる。以下のものが、バイトコードＩＬＯＡＤのための
テンプレート関数である。 ＩＬＯＡＤメソッドは、Ｊａｖａ仮想マシンの場合には
（for）ＴＥＭＰＬＡＴＥ＿ＴＡＢＬＥと呼ばれるクラ
スに対して定義される。ＩＬＯＡＤバイトコードは、オ
ペランドスタックに整数をプッシュするので、同じ名前
によるテンプレート関数は、整数であるパラメータを有
する。ＭＯＶＬメソッドは、Ｎの値をレジスタに置くこ
とによってオペランドスタックにＮの値をプッシュする
ＡＳＳＥＭＢＬＥＲオブジェクトのためのＣ++関数であ
る。ＭＯＶＬは、Ｊａｖａ仮想マシンでは整数であるが
ｘ８６マイクロプロセッサでは倍長整数である３２ビッ
ト値を移すｘ８６アセンブリ言語命令に対応することを
思い出そう。
【００５５】他の例として、以下のものは、バイトコー
ドＩＡＤＤのためのテンプレート関数である。 ＩＡＤＤメソッドは、Ｊａｖａ仮想マシンの場合には
（for）ＴＥＭＰＬＡＴＥ＿ＴＡＢＬＥと呼ばれるクラ
スに対して定義される。ＩＡＤＤバイトコードのための
期待される状態はＩＴＯＳであり、そのため、レジスタ
（この例ではＥＡＸ）に格納されているオペランドスタ
ックの最上位に整数があるべきである。まず、ＳＰ’ポ
インタ（これはｘ８６マイクロプロセッサでのＥＳＰポ
インタであることができる）によって指し示される値
は、ＰＯＰＬメソッドを利用してポップされスタックか
ら離される。今、われわれが説明しているスタックは、
目的の（target）マイクロプロセッサ上のメモリに格納
されている固有のスタック（図４（ｂ）および図４
（ｃ）の左側を見よ）であることを理解するのは重要で
ある。このため、ＳＰ’ポインタによって指し示される
データ値は、レジスタＥＤＸに移され、次いで、ＳＰ’
がデクレメントされる。
【００５６】この時点で、オペランドスタックの最上位
は、レジスタＥＡＸに格納されて、オペランドスタック
の次に高位のデータ値は、ＥＤＸに格納される。ＡＤＤ
Ｌメソッドは、ＥＡＸおよびＥＤＸに格納されている値
を加え、その総和をＥＡＸに格納するアセンブリ言語命
令に対応する。すると、ＥＡＸレジスタは、オペランド
スタックの最上位として（for）適切なレジスタに所望
の総和を格納して、これは、選択された関数ＩＡＤＤの
実行の後に、図５のテンプレート表に明示されているよ
うに、インタプリタがＩＴＯＳ状態にあることを意味し
ている。
【００５７】上で説明されたように、好ましい実施例に
おいては、オブジェクトは、インタプリタにおいて利用
される各アセンブリ言語命令のためのメソッドを含むア
センブラのために具体例を上げて示される。単純にする
ため、メソッドの名前は、アセンブリ言語命令と同じで
ある。アセンブラオブジェクトを使うことは、インタプ
リタの生成のためには有益であることが見いだされ、な
ぜなら、特別なアセンブラが利用されることを必要とし
ないからである。ある実施例においては、テンプレート
関数は、所望なコンピュータアーキテクチャのためのア
センブリ言語で書かれることができる。
【００５８】ステップ７１１では、システムは、エピロ
ーグのコンピュータコードを生成する。エピローグは、
次の仮想マシン命令を実行するためにインタプリタを設
定するコンピュータコードである。このため、エピロー
グは、前に説明されたインタプリタの進行ステップおよ
びディスパッチステップを実行する。
【００５９】最初に、プロローグのコンピュータコード
は、次の仮想マシン命令をフェッチする。選択された仮
想マシン命令の実行の後の現在のインタプリタの状態が
（例えば、図５のテンプレート表のフィールド５０９か
ら）わかるので、次の仮想マシン命令を実行するように
インタプリタ内の位置（ロケーション）を決定するため
に、次の仮想マシン命令を図６のディスパッチ表へのイ
ンデックス（またはオフセット）として利用できる。エ
ピローグ内のコンピュータコードは、図８を参照して、
より詳細に説明されるが、しかし一般的には、エピロー
グは、選択された仮想マシンおよび現在のインタープリ
タの状態に依存する。
【００６０】システムは、ステップ７０１においてイン
タプリタのためのコンピュータコードを生成するため
に、仮想マシン命令／インタプリタ状態がもっとあるか
どうかを決定する。もしあれば、プロセスは、ステップ
７０１に戻り、そして別の繰り返し（iteration）が実
行される。
【００６１】ステップ７０５に戻って、選択された仮想
マシン命令およびインタプリタ状態が非合法であると決
定されたならば、システムは、ステップ７１５において
エラーを処理するためのコンピュータコードを生成でき
る。一般的に言って、エラーは非合法のバイトコードシ
ーケンスである。好ましい実施例では、このエラーが生
じたことをユーザに知らせる命令へジャンプするコンピ
ュータコードが、インタプリタのために生成される。こ
の方法で検出されたエラーの数は、バイトコード検証器
（ヴェリファイア、verifier）によって検出されたエラ
ーほど多くはないけれど、バイトコード検証器を使うこ
とが要求されず、または、不可能であるならば、この方
法は特に望ましい場合がある。ある実施例では、エラー
をチェックすること及びステップ７０７およびステップ
７１５を処理することは、省略されることができる。
【００６２】図８は、インタプリタのためのエピローグ
のコンピュータコードを生成するプロセスを示してい
る。エピローグのコンピュータコードは、図７のステッ
プ７１１において生成されるが、しかしエピローグのコ
ンピュータコードを生成する特定の実施例は、図８を参
照して説明される。ステップ８０１においては、次の仮
想マシン命令をフェッチするコンピュータコードが生成
される。次の仮想マシン命令は、現在のバイトコードへ
次のバイトコードポインタをインクリメントすることに
よって、またそれからそのバイトコードポインタによっ
て指し示され、且つ参照されたバイトコードをフェッチ
することによって、フェッチされることができる。仮想
マシン命令のサイズは、Ｊａｖａバイトコードにおける
ように変化するので、好ましい実施例においては、各バ
イトコードのサイズを格納するために表が利用されて、
バイトコードポインタは、バイトコードを指し示すため
に、表内のサイズ分だけ（by）インクリメントされるこ
とができる。
【００６３】一旦、次の仮想マシン命令がフェッチされ
ると、システムは、ステップ８０３において、ディスパ
ッチ表へのオフセットを計算するためのコンピュータコ
ードを生成する。そのオフセットは、図６のディスパッ
チ表の開始アドレスへ加えられるとき、次のバイトコー
ドおよび現在のインタプリタ状態によってインデックス
付けされたフィールドに帰着する数である。好ましい実
施例においては、ディスパッチ表は、各インタプリタ状
態に対して一つである、単一次元の５つの表（または補
助表）である。インタプリタの現在の状態は、どの補助
表（subtable）を使うかを決定する。補助表における各
フィールドのサイズは、固定されたサイズ（例えば、４
バイト）であることができ、そのため、オフセットを計
算することは、次のバイトコード値を固定サイズ倍する
ことを含む。ディスパッチ表が単一の２次元表である実
施例においては、２次元配列にオフセットを計算する技
術分野における当業者によく知られている多くの技法
が、利用されることができる。さらに、この発明は表に
限られるのではなく、リンクされたリスト、およびハッ
シュ表、等を含むような任意の数のデータ構造を利用し
て実現されることができる。
【００６４】ステップ８０５においては、システムは、
ディスパッチ表内のオフセットのところにあるフィール
ドによって明示されている、インタプリタにおける位置
（ロケーション）またはアドレスへジャンプするための
コンピュータコードを生成する。ディスパッチ表は、イ
ンタプリタ自身のコンピュータコード内にアドレスを格
納するジャンプ表である。インタープリットしている中
に、エピローグのコンピュータコードは、そのインタプ
リタの進行ステップおよびディスパッチステップを実行
する。しかしながら、他の実施例は、プロローグに進行
ステップを置き、エピローグにディスパッチステップを
置くことができる。したがって、この発明は、ここで説
明された特定の実現されたものに限定されない。
【００６５】上記のものは、本発明の好ましい実施例を
記述した。概念的には、インタプリタ状態、ＩＴＯＳ、
ＬＴＯＳ、ＦＴＯＳ、ＤＴＯＳ、ＶＴＯＳの各々に対し
て１つある、生成された５つの別個のインタプリタがあ
ると考えることができる。しかしながら、実際には、仮
想マシン命令／インタプリタ状態の組み合わせの多く
は、非合法であり、それで、５つの別のインタプリタは
生成されない。さらに、仮想マシン命令を実行するコン
ピュータコードは共有されることができ、それで、本発
明に従うインタプリタは、伝統的なインタプリタよりも
サイズがずっと大きくなることはない。仮想マシン命令
を実行するコンピュータコードがどのように共有される
ことができるかをよりはっきりと見るために、見本のバ
イトコードのためのコンピュータコードがインタプリタ
のためにどのように生成されることができるかを説明す
ることは、読者に役に立つかもしれない。
【００６６】例 図７を参照して説明されたように、可能な仮想マシン命
令およびインタプリタ状態の組み合わせ（combinatio
n）の間を次々と（through）循環し、またはループする
ことによって、インタプリタを生成することができる。
インタプリタが生成されるとき、異なった仮想マシン命
令およびインタプリタ状態の結合（combination）のた
めのエントリポイントまたはジャンプポイントを保持す
るためにインタプリタの実行中にディスパッチ表が利用
された状態で、各仮想マシン命令のためのコンピュータ
コードのセクションが生成される。したがって、生成さ
れたインタプリタは、ディスパッチ表、および異なる仮
想マシン命令を実行する（またはエラーを処理する）一
連のコンピュータコードのセクションを含むことができ
る。
【００６７】この例の場合、ＩＡＤＤバイトコードを実
行するコンピュータコードが、どのように生成されるか
が記述される。図９は、ＩＡＤＤバイトコードに関連す
る（pertain）ディスパッチ表９０１の部分を示してい
る。ディスパッチ表の構造は、図６を参照して説明され
たものと同じである。要するに、ディスパッチ表は、仮
想マシン命令９０３によってインデックス付けされ、ま
たインタプリタの各状態に対して１フィールドである、
フィールド９０５、９０７、９０９、９１１、および９
１３を含む。
【００６８】ＩＡＤＤバイトコードのための１０進数の
値は、括弧内に示されているように９６である。インタ
プリタがＩＴＯＳ状態ならば、ポインタＡIは、ＩＡＤ
Ｄバイトコードを実行するインタプリタにおける位置
（ロケーション）またはアドレスを差し指す。同様に、
インタプリタが、それぞれ、ＬＴＯＳ、ＦＴＯＳ、ＤＴ
ＯＳ、ＶＴＯＳの状態にあるとき、ＡL、ＡF、ＡD、ＡV
は、ＩＡＤＤバイトコードを実行するインタプリタにお
ける位置（ロケーション）またはアドレスを差し指す。
【００６９】ディスパッチ表９０１におけるポインタ
は、インタプリタのために生成されたコンピュータコー
ドの一連のセクション内のアドレスを差し指す。図１０
は、インタプリタのために生成されたコンピュータコー
ドの一連のセクションを示す。コンピュータコードの各
セクションは、特定のバイトコードを実行する。セクシ
ョン１００３は、ＩＡＤＤバイトコードの実行のための
コンピュータコードを含む。示されているように、セク
ション１００３は、２つのＰＯＰＬ命令と１つのＡＤＤ
Ｌ命令を含む。これらの命令は、ｘ８６マイクロプロセ
ッサのためのアセンブリ言語（または、固有のマシン命
令）であり、そして以下のように生成された。
【００７０】インタプリタ生成中に、インタプリタがＩ
ＴＯＳまたはＶＴＯＳ状態にあるとき、ＩＡＤＤバイト
を実行するために、アセンブリ言語の命令の以下のセク
ションが生成されることができる。
【００７１】 ITOS VTOS POPL EDX POPL EAX ADDL EAX,EDX POPL EDX <DISPATCH/ADVANCE> ADDL EAX,EDX <DISPATCH/ADVANCE>。
【００７２】簡単のために、ディスパッチステップおよ
び進行ステップを実行するコンピュータコードは、明示
的に示されていない。示されるように、コンピュータコ
ードの２つのセクション間の唯一の違いは、インタプリ
タがＶＴＯＳ状態にあるとき、付加的な命令があること
である。ＰＯＰＬ ＥＡＸは値をポップし固有のマシン
のスタックから離して、それをレジスタＥＡＸに置く。
この命令は、（図７のステップ７０７を見よ）ＩＡＤＤ
バイトコードのために期待された状態であるＩＴＯＳへ
インタプリタがＶＴＯＳ状態から遷移する（シフトす
る、shift）ために、プロローグとして生成された。
【００７３】ＰＯＰＬ ＥＤＸ命令およびＡＤＤＬ命令
は、テンプレート表（前の例と図７のステップ７０９を
見よ）においてアクセスされたテンプレート関数ＩＡＤ
Ｄ（）によって生成された。さらに、ディスパッチステ
ップや進行ステップを実現するコンピュータコードは、
エピローグのコンピュータコード（図７のステップ７１
１を見よ）である。コードの各セクションは、最初のア
センブリ言語命令のみによって異なるので、コンピュー
タコードの単一のセクションにアクセスするためにポイ
ンタが利用されることができる。
【００７４】故に、インタプリタがＩＴＯＳ状態または
ＶＴＯＳ状態のいずれかにあるとき、セクション１００
３は、ＩＡＤＤバイトコードを実行するためのコンピュ
ータコードを含んでいる。図１０に示されるように、図
９のディスパッチ表９０１からのポインタＡVは、セク
ション１００３の最初の命令を差し指し、このため、Ｖ
ＴＯＳ状態からＩＴＯＳ状態へインタプリタを置く（pu
t）初期命令が実行される。インタプリタがＩＴＯＳ状
態にあるので、ディスパッチ表からのポインタＡIは、
セクション１００３における２番目の命令を差し指す。
示されているように、インタプリタがＶＴＯＳ状態また
はＩＴＯＳ状態にあろうとなかろうと、ポインタＡIに
よって明示されるコンピュータコードは、ＩＡＤＤバイ
トコードを実行するようにインタプリタに指示する。
【００７５】ディスパッチ表９０１において、ＩＡＤＤ
バイトコードに対するＬＴＯＳ、ＦＴＯＳ、ＤＴＯＳ状
態は、そのバイトコードに対する非合法の状態を表わし
ている。故に、ポインタＡL、ＡF、ＡDポインタは、エ
ラーを処理する図１０におけるコンピュータコードのセ
クション１００５を差し指す。セクション１００５にお
けるコンピュータコードは、典型的には、インタプリタ
が非合法状態（図７のステップ７１５も見よ）に置かれ
たことをユーザに示している。簡単のために、エラーを
処理するコンピュータコードの１つのセクションが示さ
れているが、しかしながら、コンピュータコードの２以
上のセクション（または、エラーチェックが望まれてい
ないならば、なし）が利用されることができる。加え
て、仮想マシン命令の実行またはエラーを処理するコン
ピュータコードのセクションが、任意の順序に配置され
ることができる。
【００７６】例を説明してきたが、図１１に示されるよ
うに１つの実施例に従って、インタプリタを用いて仮想
マシン命令の実行するプロセスを説明することは役に立
つことがある。示されたプロセスは、ここで説明される
ように生成されたインタプリタにおいて仮想マシン命令
を実行するために利用されることができる。しかしなが
ら、そのプロセスは、他の方式において生成されたイン
タプリタを用いて利用されることができ、そのため、記
載されたインタプリタ生成が、インタプリタを実現する
ことを限定するものとして受け取られるべきではない。
【００７７】ステップ１１０１において、コンピュータ
システムは、インタプリタを期待された状態に置き、こ
こで、期待された状態とは、選択された仮想マシン命令
が実行される前の、期待されるインタプリタの状態であ
る。他の実施例においては、期待された状態は、選択さ
れた仮想マシン命令を実行するインタプリタにおけるコ
ンピュータコード（例えば、テンプレート関数によって
生成されたコンピュータコード）が行われる前の、期待
されるそのインタプリタ状態である。ステップ１１０１
は、インタプリタの実行中に生じて、またインタプリタ
の生成中に図７のステップ７０７において生成されたプ
ロローグのコンピュータコードに対応する。システムが
期待された状態にあるならば、このステップは、省略さ
れることができる。
【００７８】ステップ１１０３において、システムは、
選択された仮想マシン命令を実行する。このステップは
インタプリタ実行中に生じ、インタプリタの生成中に図
７のステップ７０９においてテンプレート関数によって
生成されたコンピュータコードに対応する。
【００７９】一旦、選択された仮想マシン命令が実行さ
れたら、システムは、ステップ１１０５において次の仮
想マシン命令をフェッチする。次の仮想マシン命令を利
用して、システムは、ステップ１１０７においてディス
パッチ表へのオフセットを計算する。選択された仮想マ
シン命令が実行された後でのインタプリタの現在の状態
は知られている。したがって、次の仮想マシン命令と共
に現在の状態が利用され、次の仮想マシン命令を実行す
るためにインタプリタにおける位置を明示するディスパ
ッチ表へのオフセットを計算することができる。各イン
タプリタ状態に対して１つある、多重の単一次元の補助
表として、ディスパッチ表が実現される好ましい実施例
においては、現在の状態は、補助表を明示して、またオ
フセットは、次の仮想マシン命令を利用して（例えば、
仮想マシン命令＊固定サイズ）計算される。
【００８０】ステップ１１０９において、システムはデ
ィスパッチ表におけるオフセットのところのフィールド
に格納されたインタプリタにおけるアドレスまたは位置
（ロケーション）にジャンプする。フィールドは、次の
仮想マシン命令を実行するインタプリタの位置（ロケー
ション）へのポインタを含むことができる。このため、
そのジャンプをすると、次の仮想マシン命令に対してス
テップ１１０１へシステムが戻る。
【００８１】ステップ１１０５、１１０７、１１０９
は、インタプリタの実行中に生じて、またインタプリタ
の生成中に図７のステップ７１１においてエピローグの
コンピュータコードによって生成されたコンピュータコ
ードに対応する。図１１で示された発明の実施例の場
合、明示的なエラーチェックは要求されていないことを
注目すべきである。その代わりに、エラーがあったら、
システムは、ステップ１１０９においてエラーを処理す
るためのコンピュータコードにジャンプする。故に、エ
ラーをチェックすることは、効率に関して大きな影響な
しに達成されることができる。
【００８２】結論 上記は、本発明の好ましい実施例の完全な記述である一
方で、様々な代替物、変形物、および均等物が使用され
ることができる。本発明は、上で記述された実施例に適
切な変形を成すことによって、同等に利用可能なものに
なることは明らかである。例えば、記述された実施例
は、Ｊａｖａ仮想マシンをインタープリットするバイト
コードの効率を上昇することに関連しているが、しか
し、現在の発明の方針は、容易に他のシステムおよび言
語に適用されることができる。従って、上記の記載は、
等価物の全範囲とともに、書かれた特許請求の範囲（im
pendedclaims）の集まりおよび境界によって定義される
発明の範囲に限定してものとして受け取るべきではな
い。
【図面の簡単な説明】
【図１】図１は、本発明の実施例のソフトウェアを実行
するために利用されることができるコンピュータシステ
ムの例を示す概略図である。
【図２】図２は、図１のコンピュータシステムのシステ
ムブロック図である。
【図３】図３は、Ｊａｖａソースコードプログラムがど
のように実行されるかを示す概念図である。
【図４】図４（ａ）は、スタックを示す概念図であり、
図４（ｂ）は、本発明のオペランドスタックを示す概念
図であって、ここでオペランドスタックの最上位に関す
る値はレジスタに格納されている。図４（ｃ）は、本発
明のオペランドスタックを示す概略図であり、ここでマ
ルチプルレジスタ、および異なったデータタイプを格納
するレジスタはオペランドスタックの最上位に関する値
を格納することができる。
【図５】図５は、インタプリタ状態、およびテンプレー
ト関数を組織化するために、インタプリタ発生中に使用
されたテンプレート表図である。
【図６】図６は、インタプリタ実行中に生成されるディ
スパッチ表図であって、この図面は、インタプリタの実
行フローを指示するために利用された、インタプリタ内
のロケーションへのポインタを格納する。
【図７】図７は、１つ以上のレジスタに格納されるオペ
ランドスタックの最上位に関する値のデータタイプを示
すためにインタプリタの状態を利用しているインタプリ
タを生成するプロセス図である。
【図８】図８は、インタプリタの進行ステップおよびデ
ィスパッチステップを実行するエピローグのコンピュー
タコードを生成するプロセス図である。
【図９】図９は、バイトコードＩＡＤＤを実行するため
の図６のディスパッチ表図の部分を示す概念図である。
【図１０】図１０は、仮想マシン命令を実行し、またエ
ラーを処理するインタプリタのコンピュータコードのセ
クションを示す概念図である。
【図１１】図１１は、本発明の実施例に従う、インタプ
リタを用いて仮想マシン命令を実行するプロセスを示す
プロセス図である。
【符号の説明】
１…コンピュータシステム、３…ディスプレイ、５…ス
クリーン、７…キャビネット、９…キーボード、１１…
マウス、１３、１５…ＣＤ−ＲＯＭドライブ、５１…中
央プロセッサ、５３…システムメモリ、５５…固定記憶
装置、５７…リムーバブル記憶装置、５９…ディスプレ
イアダプタ、６１…サウンドカード、６３…スピーカ、
６５…ネットワークインタフェース、１０１…Ｊａｖａ
ソースコード、１０３…バイトコードコンパイラ、１０
５…Ｊａｖａクラスファイル、１０７…Ｊａｖａ仮想マ
シン、２０１、３０１、４０１…オペラントスタック、
２０３、３０３、４０３…データ、２０５、３０７、４
１１…スタックポインタ（ＳＰ）、３０５、４０５、４
０７、４０９…レジスタ ５０１…テンプレート表（データ構造）、５０３…バイ
トコード、５０５、５０７、５０９…フィールド、６０
１…ディスパッチ表、６０３…仮想マシン命令、６０
５、６０７、６０９、６１１、６１３…フィールド、９
０１…ディスパッチ表、９０３…仮想マシン命令、９０
５、９０７、９０９、９１１、９１３…フィールド、１
００３、１００５…セクション、

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 複数のレジスタを含むコンピュータシス
    テムにおいて最上位を有するオペランドスタックを含む
    インタプリタをインプリメントする方法であって、 該複数のレジスタのうちの少なくとも１つのレジスタに
    該オペランドスタックの最上位のための値を格納するス
    テップと、 該少なくとも１つのレジスタに格納されている該オペラ
    ンドスタックの最上位のための該値のデータタイプを示
    すために、インタプリタの状態を利用するステップと、
    を備える方法。
  2. 【請求項２】 該データタイプは、整数、倍長整数、単
    精度浮動小数点数、および倍精度浮動小数点数からなる
    群から選択される、請求項１に記載の方法。
  3. 【請求項３】 該データタイプは、該オペランドスタッ
    クの最上位のための該値が該少なくとも１つのレジスタ
    に現在のところ格納されていないことを示すボイドであ
    る、請求項１または２に記載の方法。
  4. 【請求項４】 該オペランドスタックの最上位を利用す
    る命令は、該少なくとも１つのレジスタをアクセスす
    る、請求項１〜３のいずれか１つに記載の方法。
  5. 【請求項５】 該複数のレジスタは、異なるデータタイ
    プの値を格納するために使用される少なくとも２つのレ
    ジスタを含む、請求項１〜４のいずれかに記載の方法。
  6. 【請求項６】 該インタプリタの状態によって示された
    データタイプは、該オペランドスタックの最上位を格納
    する該複数のレジスタうちの少なくとも１つを指定す
    る、請求項１〜５に記載の方法。
  7. 【請求項７】 該インタプリタはＪａｖａ仮想マシンで
    ある、請求項１〜６のいずれかに記載の方法。
  8. 【請求項８】 複数のレジスタを含むコンピュータシス
    テムにおいて該少なくとも１つのレジスタにオペランド
    スタックの最上位のための値を格納するインタプリタを
    発生する方法であって、 該インタプリタによってインタープリットされるべき仮
    想マシン命令を選択するステップを備え、 該インタプリタの状態を選択するステップを備え、該イ
    ンタプリタの状態は、該複数のレジスタの少なくとも１
    つのレジスタに格納される該オペランドスタックの最上
    位のための値のデータタイプを示し、 該選択された状態が期待された状態と異なる場合、該選
    択された仮想マシン命令に対する該期待された状態に該
    インタプリタを置くための、インタプリタのためのコン
    ピュータコードを発生するステップを備え、 該インタプリタのためのコンピュータコードを生成し、
    該選択された仮想マシン命令を実行するステップを備え
    る、方法。
  9. 【請求項９】 該選択された仮想関数のための該期待さ
    れた状態は、仮想マシン命令を実行する前に該インタプ
    リタの期待された状態を格納する、仮想マシン命令によ
    ってインデックス付けされる表をアクセスすることによ
    って、獲得される、請求項８に記載の方法。
  10. 【請求項１０】 該表は、該仮想マシン命令の実行後の
    該インタプリタの現在の状態を格納する、請求項９に記
    載の方法。
  11. 【請求項１１】 該表は、該インタプリタのためのコン
    ピュータコードを発生し該仮想マシン命令を実行する関
    数へのポインタを格納する、請求項９に記載の方法。
  12. 【請求項１２】 該選択された関数を実行する該インタ
    プリタのためのコンピュータコードは、該インタプリタ
    のためのコンピュータコードを発生し該仮想マシン関数
    を実行する関数へのポインタを格納する、仮想マシン命
    令によってインデックス付けされた表に指定された関数
    を呼ぶことによって発生される、請求項８〜１１のいず
    れかに記載の方法。
  13. 【請求項１３】 次の仮想マシンコードをフェッチする
    該インタプリタのためのコンピュータコードを発生する
    ステップを、更に備える請求項８〜１２に記載の方法。
  14. 【請求項１４】 該選択された仮想マシン命令の実行の
    後のインタプリタの現在の状態のための次の仮想マシン
    命令を実行する該インタプリタにおけるロケーションへ
    ジャンプするための該インタプリタのためのコンピュー
    タコードを発生するステップを、更に備える請求項８〜
    １３のいずれかに記載の方法。
  15. 【請求項１５】 該選択された仮想マシン命令が選択さ
    れた状態にとって非合法である場合、インタプリタにお
    ける該ロケーションはエラーを処理する、請求項８〜１
    ４の何れかに記載の方法。
  16. 【請求項１６】 該インタプリタはＪａｖa仮想マシン
    である、請求項８〜１５に記載の方法。
JP10184702A 1997-06-30 1998-06-30 インタプリタ状態及びレジスタキャシングを利用するインタプリタの発生及び実現 Pending JPH1185534A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/885008 1997-06-30
US08/885,008 US6021273A (en) 1997-06-30 1997-06-30 Interpreter generation and implementation utilizing interpreter states and register caching

Publications (1)

Publication Number Publication Date
JPH1185534A true JPH1185534A (ja) 1999-03-30

Family

ID=25385926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10184702A Pending JPH1185534A (ja) 1997-06-30 1998-06-30 インタプリタ状態及びレジスタキャシングを利用するインタプリタの発生及び実現

Country Status (3)

Country Link
US (2) US6021273A (ja)
EP (1) EP0889401A3 (ja)
JP (1) JPH1185534A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169696A (ja) * 2000-12-04 2002-06-14 Mitsubishi Electric Corp データ処理装置
WO2003025743A1 (fr) * 2001-09-12 2003-03-27 Hitachi, Ltd. Systeme processeur ayant un accelerateur java
US7200741B1 (en) 1999-11-22 2007-04-03 Nec Electronics Corporation Microprocessor having main processor and co-processor

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960133B1 (en) * 2000-08-28 2005-11-01 Igt Slot machine game having a plurality of ways for a user to obtain payouts based on selection of one or more symbols (power pays)
EP0941508B1 (en) * 1997-10-02 2007-01-17 Koninklijke Philips Electronics N.V. Variable instruction set computer
EP1359501A3 (en) * 1997-10-02 2007-11-21 Koninklijke Philips Electronics N.V. A processing device for executing virtual machine instructions
US6317796B1 (en) * 1997-10-06 2001-11-13 Sun Microsystems, Inc. Inline database for receiver types in object-oriented systems
US6748587B1 (en) * 1998-01-02 2004-06-08 Hewlett-Packard Development Company, L.P. Programmatic access to the widest mode floating-point arithmetic supported by a processor
US6345387B1 (en) 1998-04-30 2002-02-05 Cosa Technologies, Inc. Coherent object system architecture
US6075942A (en) * 1998-05-04 2000-06-13 Sun Microsystems, Inc. Encoding machine-specific optimization in generic byte code by using local variables as pseudo-registers
US6256752B1 (en) * 1998-07-24 2001-07-03 International Business Machines Corporation Method and apparatus for dynamic swappable bytecode loop in java virtual machines
US6205578B1 (en) * 1998-08-14 2001-03-20 Ati International Srl Interpreter for stack-based languages
US6826749B2 (en) * 1998-12-08 2004-11-30 Nazomi Communications, Inc. Java hardware accelerator using thread manager
EP1062577A2 (en) * 1998-12-08 2000-12-27 Koninklijke Philips Electronics N.V. Method of executing an interpreter program
US6691308B1 (en) * 1999-12-30 2004-02-10 Stmicroelectronics, Inc. Method and apparatus for changing microcode to be executed in a processor
US6813762B1 (en) * 2000-02-22 2004-11-02 Freescale Semiconductor, Inc. Method for processing program files in a programming language capable of dynamic loading
FR2809200B1 (fr) * 2000-05-17 2003-01-24 Bull Cp8 Procede de securisation d'un langage du type a donnees typees, notamment dans un systeme embarque et systeme embarque de mise en oeuvre du procede
US6769985B1 (en) 2000-05-31 2004-08-03 Igt Gaming device and method for enhancing the issuance or transfer of an award
US7699699B2 (en) 2000-06-23 2010-04-20 Igt Gaming device having multiple selectable display interfaces based on player's wagers
US7695363B2 (en) * 2000-06-23 2010-04-13 Igt Gaming device having multiple display interfaces
SE0002440D0 (sv) 2000-06-28 2000-06-28 Virtutech Ab Interpreter
US6935955B1 (en) 2000-09-07 2005-08-30 Igt Gaming device with award and deduction proximity-based sound effect feature
US6739973B1 (en) * 2000-10-11 2004-05-25 Igt Gaming device having changed or generated player stimuli
US6857063B2 (en) 2001-02-09 2005-02-15 Freescale Semiconductor, Inc. Data processor and method of operation
US7080373B2 (en) * 2001-03-07 2006-07-18 Freescale Semiconductor, Inc. Method and device for creating and using pre-internalized program files
US6749502B2 (en) * 2001-03-21 2004-06-15 Igt Gaming device having a multi-characteristic matching game
GB0120611D0 (en) * 2001-08-24 2001-10-17 Igt Uk Ltd Video display systems
US7901291B2 (en) 2001-09-28 2011-03-08 Igt Gaming device operable with platform independent code and method
US7666098B2 (en) 2001-10-15 2010-02-23 Igt Gaming device having modified reel spin sounds to highlight and enhance positive player outcomes
US7708642B2 (en) * 2001-10-15 2010-05-04 Igt Gaming device having pitch-shifted sound and music
US6848996B2 (en) * 2001-10-15 2005-02-01 Igt Gaming device with sound recording changes associated with player inputs
US7117488B1 (en) * 2001-10-31 2006-10-03 The Regents Of The University Of California Safe computer code formats and methods for generating safe computer code
ATE381059T1 (de) * 2001-10-31 2007-12-15 Aplix Corp System zum ausführen von zwischenkode, methode zum ausführen von zwischenkode, und computerprogrammprodukt zum ausführen von zwischenkode
EP1308838A3 (en) * 2001-10-31 2007-12-19 Aplix Corporation Intermediate code preprocessing apparatus, intermediate code execution apparatus, intermediate code execution system, and computer program product for preprocessing or executing intermediate code
US6976254B2 (en) * 2001-11-28 2005-12-13 Esmertec Ag Inter-method control transfer for execution engines with memory constraints
US7506322B2 (en) * 2001-12-13 2009-03-17 Synopsys, Inc. System and method of utilizing a hardware component to execute an interpretive language
US7272827B2 (en) * 2002-04-03 2007-09-18 International Business Machines Corporation Statically detecting externally referenced interfaces of a program
US7124237B2 (en) * 2002-10-03 2006-10-17 Seagate Technology Llc Virtual machine emulation in the memory space of a programmable processor
US7789748B2 (en) * 2003-09-04 2010-09-07 Igt Gaming device having player-selectable music
US7105736B2 (en) * 2003-09-09 2006-09-12 Igt Gaming device having a system for dynamically aligning background music with play session events
US7496897B1 (en) * 2004-03-17 2009-02-24 Timesys Corporation Multiple code sets for multiple execution contexts
US8043155B2 (en) * 2004-10-18 2011-10-25 Igt Gaming device having a plurality of wildcard symbol patterns
US8726248B2 (en) * 2008-06-12 2014-05-13 Oracle America, Inc. Method and apparatus for enregistering memory locations
US8591308B2 (en) 2008-09-10 2013-11-26 Igt Gaming system and method providing indication of notable symbols including audible indication
US8402381B2 (en) * 2008-09-23 2013-03-19 International Business Machines Corporation Automatically arranging widgets of a model within a canvas using iterative region based widget relative adjustments
US8460090B1 (en) 2012-01-20 2013-06-11 Igt Gaming system, gaming device, and method providing an estimated emotional state of a player based on the occurrence of one or more designated events
US8740689B2 (en) 2012-07-06 2014-06-03 Igt Gaming system and method configured to operate a game associated with a reflector symbol
US9245407B2 (en) 2012-07-06 2016-01-26 Igt Gaming system and method that determines awards based on quantities of symbols included in one or more strings of related symbols displayed along one or more paylines
US9192857B2 (en) 2013-07-23 2015-11-24 Igt Beat synchronization in a game
US9947170B2 (en) 2015-09-28 2018-04-17 Igt Time synchronization of gaming machines
US10802854B2 (en) * 2019-08-30 2020-10-13 Alibaba Group Holding Limited Method and apparatus for interpreting bytecode instruction stream

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0390900B1 (en) * 1988-09-20 1996-08-14 Digital Equipment Corporation Generic code sharing arrangement for digital data processing system
SE469956B (sv) * 1991-11-27 1993-10-11 Icl Systems Ab Förfarande och arrangemang för att minska mängden information som krävs vid enhetlig revidering av programvara i ett flertal användarenheter i ett datorsystem
US5748964A (en) * 1994-12-20 1998-05-05 Sun Microsystems, Inc. Bytecode program interpreter apparatus and method with pre-verification of data type restrictions
JP3130446B2 (ja) * 1995-05-10 2001-01-31 松下電器産業株式会社 プログラム変換装置及びプロセッサ
US5678044A (en) * 1995-06-02 1997-10-14 Electronic Data Systems Corporation System and method for improved rehosting of software systems
US6094528A (en) * 1996-10-24 2000-07-25 Sun Microsystems, Inc. Method and apparatus for system building with a transactional interpreter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200741B1 (en) 1999-11-22 2007-04-03 Nec Electronics Corporation Microprocessor having main processor and co-processor
JP2002169696A (ja) * 2000-12-04 2002-06-14 Mitsubishi Electric Corp データ処理装置
WO2003025743A1 (fr) * 2001-09-12 2003-03-27 Hitachi, Ltd. Systeme processeur ayant un accelerateur java

Also Published As

Publication number Publication date
EP0889401A3 (en) 2006-02-08
US6021273A (en) 2000-02-01
EP0889401A2 (en) 1999-01-07
US6192516B1 (en) 2001-02-20

Similar Documents

Publication Publication Date Title
JPH1185534A (ja) インタプリタ状態及びレジスタキャシングを利用するインタプリタの発生及び実現
US6910205B2 (en) Interpreting functions utilizing a hybrid of virtual and native machine instructions
US10055237B2 (en) Virtual machine coprocessor for accelerating software execution
US6381737B1 (en) Automatic adapter/stub generator
EP3314422B1 (en) Extending a virtual machine instruction set architecture
US6385660B2 (en) Site specific message dispatch in object-oriented systems
JP3377419B2 (ja) 命令列生成方法及び装置、変換方法、及びコンピュータ
US7802249B2 (en) Techniques for implementing pluggable virtual machines
US6298477B1 (en) Method and apparatus for selecting ways to compile at runtime
US6317796B1 (en) Inline database for receiver types in object-oriented systems
US6205578B1 (en) Interpreter for stack-based languages
US6122638A (en) Object-oriented processor and method for caching intermediate data in an object-oriented processor
US7574588B2 (en) Time-multiplexed speculative multi-threading to support single-threaded applications
US6256784B1 (en) Interpreter with reduced memory access and improved jump-through-register handling
JP2001519953A (ja) マイクロプロセッサの改良
EP1442363A1 (en) Speculative execution for java hardware accelerator
US7926044B2 (en) Method, apparatus and computer program for executing a program
EP0924603A2 (en) Compiler controlled dynamic scheduling of program instructions
US7752424B2 (en) Null value checking instruction
Hariprakash et al. Hardware compilation for high performance Java processors

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050628

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070320