KR19990080208A - Manufacturing method of liquid crystal display device - Google Patents

Manufacturing method of liquid crystal display device Download PDF

Info

Publication number
KR19990080208A
KR19990080208A KR1019980013276A KR19980013276A KR19990080208A KR 19990080208 A KR19990080208 A KR 19990080208A KR 1019980013276 A KR1019980013276 A KR 1019980013276A KR 19980013276 A KR19980013276 A KR 19980013276A KR 19990080208 A KR19990080208 A KR 19990080208A
Authority
KR
South Korea
Prior art keywords
forming
interlayer insulating
insulating layer
electrode
insulating film
Prior art date
Application number
KR1019980013276A
Other languages
Korean (ko)
Inventor
김근호
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980013276A priority Critical patent/KR19990080208A/en
Publication of KR19990080208A publication Critical patent/KR19990080208A/en

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 스토리지 커패시터의 활성층에서의 빛의 투과율을 높게하여 개구율을 크게 향상시키도록한 액정표시장치의 제조방법을 제공하기 위한 것이다.The present invention provides a method of manufacturing a liquid crystal display device in which the aperture ratio is greatly improved by increasing the light transmittance in the active layer of the storage capacitor.

본 발명은 투명한 절연성 기판상에 다결정 실리콘층을 형성한후 섬모양으로 패터닝하는 단계와, 스토리지 커패시턴스의 하부전극을 정의하도록 불순물을 상기 다겨정 실리콘층에 이온주입하는 단계와, 상기 다결정 실리콘층을 포함한 기판 전면위에 열산화 공정으로 제 1 절연층을 형성하는 단계와, 상기 제 1 절연층에 게이트 전극을 형성한후 상기 게이트 전극을 마스크로 이온주입하여 소오스 및 드레인 영역을 형성하는 단계와, 상기 게이트 전극을 포함한 제 1 절연층 전면에 투명금속물층을 형성한후 패터닝하여 상기 스토리지 커패시터 형성영역 상부에 스토리지 커패시터의 상부전극을 형성하는 단계와, 상기 상부전극 및 게이트 전극을 포함한 제 1 절연층 전면에 제 1 층간 절연막을 형성하는 단계와, 상기 제 1 층간 절연막 및 제 1 절연층의 일부분을 제거하여 소오스 영역을 노출시킨후 상기 제 1 층간 절연막상에 상기 노출된 소오스 영역에 연결되도록 데이터 라인을 형성하는 단계와, 상기 데이터 라인을 포함하는 제 1 층간 절연막상에 제 2 층간 절연막을 형성한후, 제 2 층간 절연막, 제 1 층간 절연막 및 제 1 절연막의 일부를 순차적으로 제거하여 드레인 영역이 노출되게 하고 상기 드레인 영역에 연결되도록 상기 제 2 층간 절연막위의 화소영역에 화소전극을 형성하는 단계를 포함함을 특징으로 하고 있다.The present invention provides a method of forming a polycrystalline silicon layer on a transparent insulating substrate and patterning the island into islands, implanting impurities into the polycrystalline silicon layer to define a lower electrode of a storage capacitance, and forming the polycrystalline silicon layer. Forming a first insulating layer on the entire surface of the substrate by thermal oxidation, forming a gate electrode on the first insulating layer, and ion-implanting the gate electrode with a mask to form source and drain regions; Forming a transparent metal material layer on an entire surface of the first insulating layer including a gate electrode and then patterning the upper electrode of the storage capacitor to form an upper electrode of the storage capacitor forming region, and a front surface of the first insulating layer including the upper electrode and the gate electrode Forming a first interlayer insulating film, and forming one of the first interlayer insulating film and the first insulating layer Forming a data line on the first interlayer insulating layer to expose the source region by removing the powder, and forming a data line on the first interlayer insulating layer, and forming a second interlayer insulating layer on the first interlayer insulating layer including the data line. After forming, a portion of the second interlayer insulating film, the first interlayer insulating film and the first insulating film are sequentially removed to expose the drain region and to form a pixel electrode in the pixel region on the second interlayer insulating film so as to be connected to the drain region. It characterized in that it comprises a step.

Description

액정표시장치의 제조방법Manufacturing method of liquid crystal display device

본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 스토리지 커패시터의 하부전극을 형성하기 위한 이온주입 공정을 게이트 절연막 형성전에 하부전극이 형성될 활성층의 이온농도를 크게 함으로써 빠른 산화막 성장속도에 의해 하부전극이 형성될 활성층 두께만 얇게하여 빛의 투과율을 더욱 높게 함으로써 개구율을 크게 향상시키도록한 액정표시장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display device. In particular, the ion implantation process for forming the lower electrode of the storage capacitor is performed by increasing the ion concentration of the active layer on which the lower electrode is to be formed before forming the gate insulating layer, thereby increasing the lower portion by The present invention relates to a method of manufacturing a liquid crystal display device in which the thickness of an active layer on which an electrode is to be formed is made thin so that the light transmittance is further increased to greatly improve the aperture ratio.

액정표시장치의 소비전력을 감소시키기 위하여서는 개구율을 증가시켜야 하며, 개구율의 증가방법으로서는 동일한 스토리지 용량값을 가지면서 스토리지 커패시터가 차지하는 면적을 감소시키거나 박막트랜지스터가 차지하는 면적을 감소시키는 방법 등이 있다.In order to reduce the power consumption of the liquid crystal display device, the aperture ratio must be increased, and methods of increasing the aperture ratio include a method of reducing the area occupied by the storage capacitor or the area occupied by the thin film transistor while having the same storage capacity value. .

도 1a는 종래 기술에 따른 액정표시장치를 보여주는 평면도이고, 도 1b는 도 1a의 등가회로도로서, 도 1a 및 도 1b에 도시된 바와 같이, 액정표시장치는 매트릭스(matrix) 형태의 화소전극(10)을 사이에 두고 일방향으로 형성되는 게이트 전극(5) 라인과, 게이트 전극(5) 라인에 수직한 방향으로 형성되고 반도체층(2)에 콘택되어 박막트랜지스터의 소오스 전극으로 이용되는 데이터 전극(8) 라인과, 게이트 전극(5) 라인과 동일한 방향으로 형성되고 화소영역에 걸쳐 형성되는 공통전극(6) 라인으로 구성되어 있다.FIG. 1A is a plan view illustrating a liquid crystal display according to the related art, and FIG. 1B is an equivalent circuit diagram of FIG. 1A. As shown in FIGS. 1A and 1B, the liquid crystal display is a matrix electrode 10 having a matrix form. The gate electrode 5 line formed in one direction with the gap between and the data electrode 8 formed in a direction perpendicular to the gate electrode 5 line and contacting the semiconductor layer 2 to be used as a source electrode of the thin film transistor 8. ) And a common electrode (6) line formed in the same direction as the gate electrode (5) line and formed over the pixel region.

상기와 같이 구성되는 종래의 액정표시장치 제조방법을 설명하면 다음과 같다.Referring to the conventional manufacturing method of the liquid crystal display device configured as described above is as follows.

먼저, 도 1(a)에 도시된 바와 같이 유리나 수정(Quartz)과 같은 투명한 절연성 기판(1)위에 활성층으로 사용할 다결정 실리콘층(2)을 형성한후 섬모양으로 패터닝한다.First, as shown in FIG. 1A, a polycrystalline silicon layer 2 to be used as an active layer is formed on a transparent insulating substrate 1 such as glass or quartz, and then patterned into islands.

이어, 도 1(b)와 같이, 상기 섬모양의 다결정 실리콘층(2)을 포함한 투명한 절연성 기판(1) 전면에 열산화 공정으로 게이트 절연층(3)을 증착한다.Subsequently, as illustrated in FIG. 1B, the gate insulating layer 3 is deposited by thermal oxidation on the entire surface of the transparent insulating substrate 1 including the island-like polycrystalline silicon layer 2.

그다음, 도 1(c)와 같이, 스토리지 커패시터의 하부전극을 형성하기 위해 감광막을 도포한후 패터닝하고, 이 패터닝된 감광막(4)을 마스크로 하여 보론이나 인과 같은 불순물을 다결정 실리콘층(2)내에 이온주입시켜 스토리지 커패시터의 하부전극 영역을 정의한다.Subsequently, as shown in FIG. 1C, a photosensitive film is coated and patterned to form a lower electrode of the storage capacitor, and the polycrystalline silicon layer 2 is made of impurities such as boron or phosphorus using the patterned photosensitive film 4 as a mask. Ion implantation defines the bottom electrode region of the storage capacitor.

그후 도 1(d)와 같이 상기 감광막(4)을 제거한후 다결정 실리콘 및 실리사이드 물질을 기판 전면에 순차적으로 증착하고 패터닝하여 게이트 전극(5) 및 스토리지 커패시터의 상부전극으로 사용되는 공통전극(6)을 형성한다. 이때 사용하는 웨트 에천트(wet etchant)는 게이트 전극 및 열산화막과의 선택비가 상당히 우수한 용액을 사용하여야 한다. 상기 전극(5, 6)에서 5a 및 6a는 다결정 실리사이드 물질층을, 그리고 5b, 6b는 다결정 실리콘 물질층을 나타낸 것이다. 이어 상기 게이트 전극(5)을 마스크로 하여 소오스/드레인 전극형성을 위해 보론이나 인 등의 이온을 주입한다.After removing the photoresist film 4 as shown in FIG. 1 (d), polycrystalline silicon and silicide materials are sequentially deposited and patterned on the entire surface of the substrate to form the gate electrode 5 and the common electrode 6 used as the upper electrode of the storage capacitor. To form. At this time, the wet etchant used should use a solution having a very good selectivity between the gate electrode and the thermal oxide film. In the electrodes 5 and 6, 5a and 6a represent polycrystalline silicide material layers, and 5b and 6b represent polycrystalline silicon material layers. Subsequently, ions such as boron or phosphorus are implanted to form the source / drain electrodes using the gate electrode 5 as a mask.

그다음 도 1(e)와 같이, 기판 전면에 제 1 층간 절연막(7)을 증착하고 소오스/드레인 전극형성을 위하여 주입한 이온을 활성화 하도록 고온에서 열처리 공정을 행한다.Then, as illustrated in FIG. 1E, a first interlayer insulating film 7 is deposited on the entire surface of the substrate, and a heat treatment process is performed at a high temperature to activate implanted ions for forming a source / drain electrode.

그후 도 1(f)와 같이 액정표시장치의 소오스 영역 상부에 위치하는 제 1 층간 절연막(7), 게이트 절연막(3)의 일부분을 제거하여 소오스 영역이 노출되게한후 금속막을 증착하고 패터닝하여 데이터 라인(8)을 형성한다.Subsequently, as shown in FIG. 1F, a portion of the first interlayer insulating layer 7 and the gate insulating layer 3 positioned on the source region of the liquid crystal display device is removed to expose the source region, and then a metal layer is deposited and patterned. Line 8 is formed.

그다음 도 1(g)와 같이, 데이터 라인(8)을 절연시키기 위해 제 2 층간 절연막(9)을 증착한다.Then, as shown in Fig. 1 (g), a second interlayer insulating film 9 is deposited to insulate the data line 8.

그후, 도 1(h)와 같이, 제 1 및 제 2 층간 절연막(7),(9) 및 게이트 절연막(3)의 일부분을 제거하여 하부전극 콘택홀을 형성하고 투명한 전극물질인 ITO를 증착한후 패터닝하여 화소전극(10)을 형성함으로써 하판제작을 완료한다.Subsequently, as shown in FIG. 1H, portions of the first and second interlayer insulating films 7 and 9 and the gate insulating film 3 are removed to form a lower electrode contact hole and to deposit ITO, which is a transparent electrode material. Subsequently, the bottom plate is completed by patterning the pixel electrode 10.

상술한 종래 액정표시장치의 제조방법은 게이트전극(5) 및 스토리지 커패시터의 상부전극으로 사용하는 공통전극(6)을 모두 다결정 실리콘 및 실리사이드를 이용하여 형성하기 때문에 상기 공통전극(6)은 불투명체로 되어 있다.In the above-described manufacturing method of the liquid crystal display, since the common electrode 6 used as the gate electrode 5 and the upper electrode of the storage capacitor is formed using polycrystalline silicon and silicide, the common electrode 6 is opaque. It is.

따라서 화소전극(10)이 공통전극(6)에 상당하는 부분만큼 광이 투과하지 못하여 개구율이 낮게된다는 문제점이 있었다.Accordingly, there is a problem that the aperture ratio of the pixel electrode 10 does not transmit as much as the portion corresponding to the common electrode 6, so that the aperture ratio is low.

이와 같은 문제점을 해소하기 위해 본 발명의 출원인은 상술한 공통전극(6)의 상부층인 불투명체의 실리사이드 물질층(6b)을 제거하여 공통전극(6)이 투명성을 확보하도록 발명하여 1997년 7월 25일자에 특허출원(출원번호 제97-35159호)한바 있다.In order to solve such a problem, the applicant of the present invention removes the opaque silicide material layer 6b, which is the upper layer of the common electrode 6, and invents the common electrode 6 to secure transparency. There was a patent application (Application No. 97-35159) on the date.

그러나 상기 선출원의 발명에 있어서는 가시광선이 다결정 실리콘층(2)을 통과할 때 상당부분이 다결정 실리콘층(2)에 흡수되어 투과도가 50%로 감소하게 되므로 개구율을 크게 향상시킬수 없었으며 이 문제를 해결하기 위해서는 다결정 실리콘층의 두께를 낮추어서 빛의 투과율을 크게 하여야 하나 활성층인 다결정 실리콘층(2)의 두께가 얇아지면 트랜지스터의 동작전류(On-Current)를 낮아지고, 금속콘택홀이나 ITO 콘택홀을 형성할 때 활성층이 견디지 목하므로 500Å이하로 낮출수 없으므로 개구율을 크게 하는데는 한계가 있었다.However, in the invention of the above-mentioned application, when the visible light passes through the polycrystalline silicon layer 2, a substantial portion is absorbed by the polycrystalline silicon layer 2, so that the transmittance is reduced to 50%. Therefore, the aperture ratio cannot be greatly improved. In order to solve this problem, the thickness of the polycrystalline silicon layer should be lowered to increase the light transmittance, but when the thickness of the active layer polycrystalline silicon layer 2 becomes thinner, the operating current (On-Current) of the transistor is reduced, and the metal contact hole or the ITO contact hole is reduced. When forming, the active layer is unbearable, so it can not be lowered below 500Å, which has a limit in increasing the opening ratio.

따라서 본원 발명은 상술한 종래 기술의 문제점을 감안하여 발명한 것으로 스토리지 커패시터의 활성층에서의 빛의 투과율을 높게하여 개구율을 크게 향상시키도록한 액정표시장치의 제조방법을 제공하기 위한 것이다.Accordingly, the present invention has been made in view of the above-described problems of the related art, and is to provide a method of manufacturing a liquid crystal display device in which the aperture ratio is greatly improved by increasing the light transmittance in the active layer of the storage capacitor.

도 1(a) 및 (b)는 종래 액정표시장치의 평면을 나타낸 도면 및 그의 등가회로도,1 (a) and (b) show a plan view of a conventional liquid crystal display and an equivalent circuit diagram thereof;

도 2(a)- 도 2(h)는 종래 액정표시장치의 각 제조공정에 있어서의 단면을 나타낸 도면,2 (a)-(h) are cross-sectional views of respective conventional manufacturing processes of a liquid crystal display device;

도 3(a)-도 3(i)는 본 발명의 액정표시장치의 각 제조공정에 있어서의 단면을 나타낸 도면이다.3A to 3I are cross-sectional views of respective liquid crystal display devices in the manufacturing process of the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

1, 11 : 투명한 절연성 기판 2, 12 : 다결정 실리콘층(활성층)1, 11: transparent insulating substrate 2, 12: polycrystalline silicon layer (active layer)

3, 14 : 절연막 4, 13 : 감광막3, 14 insulating film 4, 13 photosensitive film

5, 15 : 게이트 전극 6, 16 : 상부전극(공통전극)5, 15: gate electrode 6, 16: upper electrode (common electrode)

7, 17 : 층간 절연막 9, 19 : 층간 절연막7, 17: interlayer insulation film 9, 19: interlayer insulation film

10, 20 : 화소전극10, 20: pixel electrode

이와 같은 본 발명의 목적을 달성하기 위한 액정표시장치의 제조방법은 투명한 절연성 기판상에 다결정 실리콘층을 형성한후 섬모양으로 패터닝하는 단계와, 스토리지 커패시턴스의 하부전극을 정의하도록 불순물을 상기 다겨정 실리콘층에 이온주입하는 단계와, 상기 다결정 실리콘층을 포함한 기판 전면위에 열산화 공정으로 제 1 절연층을 형성하는 단계와, 상기 제 1 절연층에 게이트 전극을 형성한후 상기 게이트 전극을 마스크로 이온주입하여 소오스 및 드레인 영역을 형성하는 단계와, 상기 게이트 전극을 포함한 제 1 절연층 전면에 투명금속물층을 형성한후 패터닝하여 상기 스토리지 커패시터 형성영역 상부에 스토리지 커패시터의 상부전극을 형성하는 단계와, 상기 상부전극 및 게이트 전극을 포함한 제 1 절연층 전면에 제 1 층간 절연막을 형성하는 단계와, 상기 제 1 층간 절연막 및 제 1 절연층의 일부분을 제거하여 소오스 영역을 노출시킨후 상기 제 1 층간 절연막상에 상기 노출된 소오스 영역에 연결되도록 데이터 라인을 형성하는 단계와, 상기 데이터 라인을 포함하는 제 1 층간 절연막상에 제 2 층간 절연막을 형성한후, 제 2 층간 절연막, 제 1 층간 절연막 및 제 1 절연막의 일부를 순차적으로 제거하여 드레인 영역이 노출되게 하고 상기 드레인 영역에 연결되도록 상기 제 2 층간 절연막위의 화소영역에 화소전극을 형성하는 단계를 포함함을 특징으로 하고 있다.In order to achieve the object of the present invention, a method of manufacturing a liquid crystal display device includes forming a polycrystalline silicon layer on a transparent insulating substrate and patterning the island in a shape of islands, and deciding the impurities to define a lower electrode of the storage capacitance. Implanting an ion into a silicon layer, forming a first insulating layer on the entire surface of the substrate including the polycrystalline silicon layer by a thermal oxidation process, forming a gate electrode on the first insulating layer, and then using the gate electrode as a mask. Forming a source and drain region by ion implantation, forming a transparent metal material layer on the entire surface of the first insulating layer including the gate electrode, and then patterning the semiconductor layer to form an upper electrode of the storage capacitor on the storage capacitor formation region; A first interlayer insulating film is formed on the entire surface of the first insulating layer including the upper electrode and the gate electrode. Forming a data line so as to be connected to the exposed source region on the first interlayer insulating layer by exposing a source region by removing the first interlayer insulating layer and a portion of the first insulating layer; After the second interlayer insulating film is formed on the first interlayer insulating film including the data lines, a portion of the second interlayer insulating film, the first interlayer insulating film, and the first insulating film are sequentially removed to expose the drain region and to the drain region. And forming a pixel electrode in the pixel region on the second interlayer insulating layer so as to be connected.

이하 본 발명의 실시예를 도 3(a)-도 3(i)를 참조하여 설명한다.An embodiment of the present invention will now be described with reference to FIGS. 3 (a) -3 (i).

먼저 도 3(a)와 같이, 유리나 수정과 같은 투명한 절연성 기판(11)위에 활성층으로 사용할 다결정 실리콘층(12)을 형성한후 섬모양으로 패터닝한다.First, as shown in FIG. 3A, a polycrystalline silicon layer 12 to be used as an active layer is formed on a transparent insulating substrate 11 such as glass or quartz, and then patterned into islands.

이어 도 3(b)와 같이, 스토리지 커패시터의 하부전극을 형성하기 위해 감광막을 도포한후 패터닝하여 이 패터닝된 감광막(13)을 마스크로하여 보론이나 인과 같은 불순물을 다결정 실리콘층(12)에 이온주입하여 스토리지 커패시터의 하부전극 영역을 정의한다.Subsequently, as shown in FIG. 3B, a photosensitive film is coated to form a lower electrode of the storage capacitor, and then patterned to form impurities such as boron or phosphorus in the polycrystalline silicon layer 12 using the patterned photosensitive film 13 as a mask. Injecting to define the lower electrode region of the storage capacitor.

그다음 도 3(c)와 같이 감광막(13)을 제거한후 섬모양의 다결정 실리콘층(12)을 포함한 투명한 절연성 기판(11) 전면위에 열산화 공정으로 게이트 절연층(14)을 증착한다.After removing the photosensitive film 13 as shown in FIG. 3C, the gate insulating layer 14 is deposited on the entire surface of the transparent insulating substrate 11 including the island-like polycrystalline silicon layer 12 by a thermal oxidation process.

그후, 도 3(d)와 같이, 다결정 실리콘과 실리사이드 물질을 순차적으로 증착하고 패터닝하여 게이트 전극(15)을 형성한후 소오스/드레인 전극형성을 위해 보론이나 인 등의 이온주입을 행한다.Thereafter, as shown in FIG. 3 (d), polycrystalline silicon and silicide materials are sequentially deposited and patterned to form the gate electrode 15, and ion implantation such as boron or phosphorus is performed to form a source / drain electrode.

인용부호 15a 및 15b는 각각 실리사이드층 및 다결정 실리콘층을 나타낸 것이다.Reference numerals 15a and 15b denote silicide layers and polycrystalline silicon layers, respectively.

그다음 도 3(e)와 같이, 기판 전면에 투명금속 ITO를 증착한후 포토공정 및 습식각 공정으로 투명금속 ITO를 패터닝하여 공통전극인 스토리지 커패시터의 상부전극(16)을 형성한다. 이때 사용하는 에트 에천트는 게이트 전극 및 열산화막과의 성택비가 우수한 용액이 사용된다.Next, as shown in FIG. 3E, the transparent metal ITO is deposited on the entire surface of the substrate, and then the transparent metal ITO is patterned by a photo process and a wet etching process to form the upper electrode 16 of the storage capacitor as a common electrode. At this time, the et etchant used is a solution having an excellent selectivity ratio between the gate electrode and the thermal oxide film.

이어, 도 3(f)와 같이, 기판전면에 제 1 층간 절연막(17)을 증착하고 소오스/드레인 전극형성을 위해 주입이온을 활성화하도록 고온에서 열처리 공정을 행한다.Subsequently, as shown in FIG. 3F, a first interlayer insulating film 17 is deposited on the entire surface of the substrate, and a heat treatment process is performed at a high temperature to activate implanted ions to form a source / drain electrode.

그후 도 3(g)와 같이, 액정표시장치의 소오스 영역 상부에 위치하는 제 1 층간 절연막(17), 게이트 절연막(14)의 일부분을 제거하여 소오스 영역을 노출되게 금속막을 증착한후 패터닝하여 상기 노출된 소오스 영역에 연결되도록 데이터 라인(18)을 형성한다.3 (g), a portion of the first interlayer insulating layer 17 and the gate insulating layer 14 positioned on the source region of the liquid crystal display device is removed to deposit a metal layer to expose the source region, and then pattern the metal layer. The data line 18 is formed to be connected to the exposed source region.

그다음 도 3(h)와 같이, 데이터 라인(18)을 절연시키기 위해 제 2 층간 절연막(19)을 증착한다.Next, as shown in FIG. 3H, a second interlayer insulating film 19 is deposited to insulate the data line 18.

이어, 도 3(i)와 같이 제 1 과 제 2 층간 절연막(17),(19) 및 게이트 절연막의 일부분을 제거하여 드레인 영역을 노출되게 하고 투명한 전극물질인 ITO를 증착한후 패터닝하여 상기 노출된 드레인 영역에 연결되도록 화소전극(20)을 형성하여 액정표시장치의 하판제작을 완료한다.Subsequently, as shown in FIG. 3 (i), portions of the first and second interlayer insulating layers 17 and 19 and the gate insulating layer are removed to expose the drain region, and the pattern is formed by depositing and patterning ITO, which is a transparent electrode material. The pixel electrode 20 is formed to be connected to the drain region, thereby completing manufacturing of the bottom plate of the liquid crystal display.

상기와 같이 본 발명의 제조방법에 의하면, 스토리지 커패시터의 하부전극을 형성하기 위한 이온주입 공정은 게이트 절연막(14) 형성전에 하여 스토리지 커패시터의 하부전극이 형성될 부분의 다결정 실리콘으로 형성되는 반도체층(2)의 이온농도를 크게 하므로써(이온농도를 크게한 경우의 산화막 성장율은 이온주입을 하지 않은 폴리실리콘의 고온에서의 산화막 성장율 1.5-2배인 것으로 알려져 있다) 후 속의 열산화 공정을 이용하여 실리콘 산화막인 절연층을 형성할 때 산화막 성장속도를 빠르게 하여 스토리지 커패시터 부분의 다결정 실리콘층인 활성층 두께만 얇게하여 다결정 실리콘층에서의 빛의 흡수를 크게 경감시킬수 있으므로 빛의 투과율을 높일수 있어 개구율을 크게 향상시킬수 있다는 효과가 있다.As described above, according to the manufacturing method of the present invention, an ion implantation process for forming the lower electrode of the storage capacitor is performed by forming a semiconductor layer formed of polycrystalline silicon in a portion where the lower electrode of the storage capacitor is to be formed before the gate insulating layer 14 is formed. By increasing the ion concentration of 2) (the oxide film growth rate when the ion concentration is increased is known to be 1.5-2 times the oxide film growth rate at the high temperature of the polysilicon without ion implantation), and then using the thermal oxidation process of the silicon oxide film. When the phosphorus insulating layer is formed, the oxide growth rate is increased, and only the thickness of the active layer, which is the polycrystalline silicon layer of the storage capacitor portion, can be reduced to greatly reduce the absorption of light in the polycrystalline silicon layer, thereby increasing the transmittance of the light and greatly improving the aperture ratio. There is an effect.

Claims (2)

투명한 절연성 기판상에 다결정 실리콘층을 형성한후 섬모양으로 패터닝하는 단계와,Forming a polycrystalline silicon layer on the transparent insulating substrate and patterning it into islands; 스토리지 커패시터의 하부전극을 정의하도록 불순물을 상기 다겨정 실리콘층에 이온주입하는 단계와,Implanting impurities into the polysilicon layer to define a bottom electrode of the storage capacitor; 상기 다결정 실리콘층을 포함한 기판 전면위에 열산화 공정으로 제 1 절연층을 형성하는 단계와,Forming a first insulating layer on the entire surface of the substrate including the polycrystalline silicon layer by thermal oxidation; 상기 제 1 절연층에 다결정 실리콘층위에 게이트 전극을 형성한후 상기 게이트 전극을 마스크로 이온주입하여 소오스 및 드레인 영역을 형성하는 단계와,Forming a gate electrode on the polysilicon layer on the first insulating layer and ion implanting the gate electrode with a mask to form source and drain regions; 상기 게이트 전극을 포함한 제 1 절연층 전면에 투명전극층을 형성한후에 패터닝하여 상기 스토리지 커패시터 형성영역 상부에 스토리지 커패시터의 상부전극을 형성하는 단계와,Forming a transparent electrode layer on the entire surface of the first insulating layer including the gate electrode and then patterning the upper electrode of the storage capacitor on the storage capacitor formation region; 상기 상부전극 및 게이트 전극을 포함한 제 1 절연층 전면에 제 1 층간 절연막을 형성하는 단계와,Forming a first interlayer insulating film on an entire surface of the first insulating layer including the upper electrode and the gate electrode; 상기 제 1 층간 절연막 및 제 1 절연층의 일부분을 제거하여 소오스 영역을 노출시킨후 상기 제 1 층간 절연막상에 상기 노출된 소오스 영역에 연결되도록 데이터 라인을 형성하는 단계와,Removing the first interlayer insulating layer and a portion of the first insulating layer to expose a source region, and then forming a data line on the first interlayer insulating layer to be connected to the exposed source region; 상기 데이터 라인을 포함하는 제 1 층간 절연막상에 제 2 층간 절연막을 형성한후, 제 2 층간 절연막, 제 1 층간 절연막 및 제 1 절연막의 일부를 순차적으로 제거하여 드레인 영역이 노출되게 하고 상기 드레인 영역에 연결되도록 상기 제 2 층간 절연막위의 화소영역에 화소전극을 형성하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.After forming a second interlayer insulating film on the first interlayer insulating film including the data line, a portion of the second interlayer insulating film, the first interlayer insulating film and the first insulating film is sequentially removed to expose the drain region and the drain region. And forming a pixel electrode in the pixel region on the second interlayer insulating film so as to be connected to the second interlayer insulating film. 제 1 항에 있어서,The method of claim 1, 상기 스토리지 커패시턴스의 상부전극 및 화소전극은 ITO로 형성됨을 특징으로 하는 액정표시장치의 제조방법.And a top electrode and a pixel electrode of the storage capacitance are formed of ITO.
KR1019980013276A 1998-04-14 1998-04-14 Manufacturing method of liquid crystal display device KR19990080208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980013276A KR19990080208A (en) 1998-04-14 1998-04-14 Manufacturing method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980013276A KR19990080208A (en) 1998-04-14 1998-04-14 Manufacturing method of liquid crystal display device

Publications (1)

Publication Number Publication Date
KR19990080208A true KR19990080208A (en) 1999-11-05

Family

ID=65890369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013276A KR19990080208A (en) 1998-04-14 1998-04-14 Manufacturing method of liquid crystal display device

Country Status (1)

Country Link
KR (1) KR19990080208A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612377B2 (en) 2005-01-31 2009-11-03 Samsung Electronics Co., Ltd. Thin film transistor array panel with enhanced storage capacitors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612377B2 (en) 2005-01-31 2009-11-03 Samsung Electronics Co., Ltd. Thin film transistor array panel with enhanced storage capacitors

Similar Documents

Publication Publication Date Title
US6504182B2 (en) Thin-film transistors
KR100205373B1 (en) Manufacturing method of liquid crystal display element
KR0156178B1 (en) Method for producing lcd device
US20020017665A1 (en) Thin film transistor and method of manufacturing the same
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
JP3072593B2 (en) Manufacturing method of liquid crystal display device
US7388227B2 (en) Method for fabricating liquid crystal display device using two masks
KR100595454B1 (en) Liquid crystal display device and method of fabricating the same
KR100552296B1 (en) Manufacturing Method of Polycrystalline Silicon Thin Film Transistor Board
KR20000052006A (en) Thin film transistor with polycrystalline/amorphous double active layers
KR19990080208A (en) Manufacturing method of liquid crystal display device
KR100267981B1 (en) method of fabricating liquid crystal display device
KR0156180B1 (en) Method for producing lcd device
KR100267995B1 (en) Lcd and its fabrication method
JP3312490B2 (en) Method for manufacturing thin film transistor
KR100249222B1 (en) Liquid crystal display device and fabricating method of the same
KR970003742B1 (en) Thin film transistor manufacturing method
KR100272588B1 (en) Liquid crystal display device and fabricating method of it
KR100837883B1 (en) method for fabricating thin film transistor
KR100254924B1 (en) Method of fabricating image display device
KR0172880B1 (en) Method of manufacturing liquid crystal display device
KR100525437B1 (en) Liquid crystal display device and method for fabricating the same
KR101258080B1 (en) Liquid crystal display device and method for fabricating thereof
KR100386235B1 (en) Method for manufacturing liquid crystal display panel
KR20000039960A (en) Method for manufacturing liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application