KR100249222B1 - Liquid crystal display device and fabricating method of the same - Google Patents

Liquid crystal display device and fabricating method of the same Download PDF

Info

Publication number
KR100249222B1
KR100249222B1 KR1019970013362A KR19970013362A KR100249222B1 KR 100249222 B1 KR100249222 B1 KR 100249222B1 KR 1019970013362 A KR1019970013362 A KR 1019970013362A KR 19970013362 A KR19970013362 A KR 19970013362A KR 100249222 B1 KR100249222 B1 KR 100249222B1
Authority
KR
South Korea
Prior art keywords
forming
insulating layer
region
gate
pixel
Prior art date
Application number
KR1019970013362A
Other languages
Korean (ko)
Other versions
KR19980076585A (en
Inventor
김근호
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970013362A priority Critical patent/KR100249222B1/en
Publication of KR19980076585A publication Critical patent/KR19980076585A/en
Application granted granted Critical
Publication of KR100249222B1 publication Critical patent/KR100249222B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)

Abstract

액정표시장치 및 그 제조방법에 관한 것으로서, 기판상의 일정영역에 복수개의 활성층을 형성하고, 상기 활성층을 포함한 기판 전면에 제 1 절연층을 형성하는 단계와, 제 1 절연층을 포함한 기판 전면에 투명한 도전물질인 ITO를 형성하고 패터닝하여 게이트 라인 및 스토리지 전극 라인을 형성하는 단계와, 게이트 라인을 마스크로 각 활성층의 소오스 영역 및 드레인 영역을 형성하는 단계와, 기판 전면에 제 2 절연층을 형성하고, 각 활성층의 소오스 영역에 연결되도록 상기 제 2 절연층상에 데이타 라인을 형성하는 단계와, 데이타 라인을 포함한 기판 전면에 제 3 절연층을 형성하고, 각 활성층의 드레인 영역과 연결되도록 제 3 절연층상의 화소영역에 화소전극을 형성하는 단계로 이루어짐으로써, 개구율이 크게 향상된 액정표시장치를 제작할 수 있다.A liquid crystal display device and a manufacturing method thereof, comprising: forming a plurality of active layers in a predetermined region on a substrate, forming a first insulating layer on the entire surface of the substrate including the active layer, and transparent to the entire surface of the substrate including the first insulating layer Forming and patterning a conductive material ITO to form a gate line and a storage electrode line, forming a source region and a drain region of each active layer using the gate line as a mask, and forming a second insulating layer on the entire surface of the substrate; Forming a data line on the second insulating layer so as to be connected to the source region of each active layer, and forming a third insulating layer on the entire surface of the substrate including the data line and forming a third insulating layer on the third insulating layer so as to be connected to the drain region of each active layer. By forming a pixel electrode in the pixel region of the liquid crystal display, a liquid crystal display device having greatly improved aperture ratio can be manufactured. .

Description

액정표시장치 및 그 제조방법{Liquid crystal display device and fabricating method of the same}Liquid crystal display device and fabrication method of the same

본 발명은 액정표시장치에 관한 것으로서, 특히 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a manufacturing method thereof.

첨부된 도면을 참조하여 종래 기술에 따른 액정표시장치 및 그 제조방법을 설명하면 다음과 같다.Referring to the accompanying drawings, a liquid crystal display and a manufacturing method according to the prior art will be described.

도 1은 종래 기술에 따른 액정표시장치를 보여주는 레이아웃도이고, 도 2a 내지 도 2h는 도 1의 Ⅰ-Ⅰ선에 따른 액정표시장치의 제조공정을 보여주는 공정 단면도로서, 도 2a에 도시된 바와 같이, 투명 절연 기판(1)상에 다결정 실리콘을 증착하고 패터닝하여 섬모양의 활성층(2)을 형성한다.FIG. 1 is a layout view showing a liquid crystal display according to the related art, and FIGS. 2A to 2H are cross-sectional views illustrating a manufacturing process of a liquid crystal display according to line I-I of FIG. 1, as shown in FIG. 2A. Polycrystalline silicon is deposited and patterned on the transparent insulating substrate 1 to form an island-like active layer 2.

이어, 도 2b에 도시된 바와 같이, 활성층(2)을 포함한 기판(1) 전면에 게이트 절연막(3)을 형성하고, 전면에 감광막(4)을 형성하여 스토리지 전극 라인이 형성될 영역의 게이트 절연막(3)이 노출되도록 감광막(4)을 패터닝한다.Subsequently, as shown in FIG. 2B, the gate insulating film 3 is formed on the entire surface of the substrate 1 including the active layer 2, and the photoresist film 4 is formed on the entire surface of the substrate 1 to form a storage electrode line. The photosensitive film 4 is patterned so that (3) is exposed.

그리고, 감광막(4)을 마스크로 스토리지 전극 라인이 형성될 영역의 활성층(2)상에 불순물(P또는B)을 이온 주입한 후, 도 2c에 도시된 바와 같이, 감광막(4)을 제거하고, 게이트 절연막(3)상에 다결정 실리콘 및 실리 사이드계 물질을 차례로 증착한 후, 실리사이드계 물질의 저항을 줄이기 위하여 900℃ 이상의 온도에서 열처리 한다.After impurity (P or B) is implanted into the active layer 2 in the region where the storage electrode line is to be formed using the photoresist film 4 as a mask, the photoresist film 4 is removed as shown in FIG. 2C. After depositing polycrystalline silicon and silicide-based materials in sequence on the gate insulating film 3, heat treatment is performed at a temperature of 900 ° C. or higher to reduce the resistance of the silicide-based materials.

그리고, 다결정 실리콘 및 실리 사이드계 물질을 패터닝하여 게이트 라인(5)(5') 및 스토리지 전극 라인(5a)(5a')을 형성한다.The polycrystalline silicon and silicide based materials are patterned to form gate lines 5 and 5 'and storage electrode lines 5a and 5a'.

이어, 도 2d에 도시된 바와 같이, 게이트 라인(5)(5')을 마스크로 활성층(2)에 불순물(P 또는 B)을 이온주입하여 활성층(2)에 소오스 영역과 드레인 영역을 형성한 다음, 도 2e에 도시된 바와 같이, 게이트 라인(5)(5') 및 스토리지 전극 라인(5a)(5a')을 포함한 기판(1) 전면에 제 1 층간 절연막(6)을 형성하고, 활성층(2)의 소오스 영역이 노출되도록 제 1 층간 절연막(6) 및 게이트 절연막(3)의 소정영역을 식각하여 금속전극 콘택홀(7)을 형성한다.Subsequently, as shown in FIG. 2D, impurities (P or B) are ion-implanted into the active layer 2 using the gate lines 5 and 5 ′ as masks to form source and drain regions in the active layer 2. Next, as shown in FIG. 2E, a first interlayer insulating film 6 is formed on the entire surface of the substrate 1 including the gate lines 5, 5 ′ and the storage electrode lines 5 a, 5 a ′, and an active layer. Predetermined regions of the first interlayer insulating film 6 and the gate insulating film 3 are etched to expose the source region of (2) to form a metal electrode contact hole 7.

그리고, 도 2f에 도시된 바와 같이, 제 1 층간 절연막(6) 상에 금속을 증착하고 패터닝하여 금속전극 콘택홀(7)을 통해 활성층(2)과 연결되도록 데이타 라인(8)을 형성한다.As illustrated in FIG. 2F, a metal line is deposited and patterned on the first interlayer insulating layer 6 to form a data line 8 so as to be connected to the active layer 2 through the metal electrode contact hole 7.

이어, 도 2g에 도시된 바와 같이, 데이타 라인(8)을 포함한 기판(1) 전면에 제 2 층간 절연막(9)을 형성하고, 활성층(2)의 드레인 영역이 노출되도록 게이트 절연막(3) 및 제 1, 제 2 층간 절연막(6)(9)의 소정영역을 식각하여 화소전극 콘택홀(10)을 형성한다.Next, as shown in FIG. 2G, a second interlayer insulating film 9 is formed on the entire surface of the substrate 1 including the data lines 8, and the gate insulating film 3 and the drain region of the active layer 2 are exposed. Predetermined regions of the first and second interlayer insulating films 6 and 9 are etched to form pixel electrode contact holes 10.

그리고, 도 2h에 도시된 바와 같이, 제 2 층간 절연막(9)상에 ITO(Indium Tin Oxide)와 같은 투명한 전도성 물질을 형성하고 패터닝하여 화소전극 콘택홀(10)을 통해 활성층(2)과 연결되도록 화소 전극(11)을 형성함으로써 액정표시장치의 하판 제작을 완료한다.As shown in FIG. 2H, a transparent conductive material such as indium tin oxide (ITO) is formed and patterned on the second interlayer insulating layer 9 to be connected to the active layer 2 through the pixel electrode contact hole 10. By forming the pixel electrode 11 as much as possible, the lower plate of the liquid crystal display device is completed.

종래 기술에 따른 액정표시장치 및 그 제조방법에 있어서는 다음과 같은 문제점이 있었다.The liquid crystal display and the manufacturing method according to the prior art had the following problems.

첫째, 스토리지 전극 라인이 불투명한 물질(폴리 실리콘 및 실리 사이드계 물질)로 형성되므로 스토리지 전극이 차지하는 화소영역에는 빛이 투과되지 못하여 개구율이 떨어진다.First, since the storage electrode line is formed of an opaque material (polysilicon and silicide-based materials), light does not pass through the pixel area occupied by the storage electrode, and thus the aperture ratio is lowered.

둘째, 고온의 열처리 공정이 필요하므로 공정 단가가 비싸다.Second, the high cost of heat treatment process is expensive.

셋째, 실리 사이드계 물질은 증착후, 저항값을 줄이기 위하여 고온에서 열처리하여야 하고, 이때 낮은 저항값을 얻기 위하여 막을 두껍게하면 막이 깨지는 크랙(Crack) 현상이 발생할 수 있다.Third, the silicide-based material should be heat-treated at high temperature to reduce the resistance after deposition, and if the film is thickened to obtain a low resistance, cracking may occur.

이와 같은 문제점을 해결하기 위하여 본 발명에 따른 액정표시장치 및 그 제조방법은 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.In order to solve such a problem, an object of the present invention is to provide a liquid crystal display device and a method for manufacturing the same, which can improve an aperture ratio.

본 발명의 다른 목적은 제조공정을 단순화하여 공정 단가를 줄일 수 있는 액정표시장치 및 그 제조방법을 제공하는데 있다.Another object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which can reduce the unit cost by simplifying the manufacturing process.

도 1은 종래 기술에 따른 액정표시장치를 보여주는 레이아웃도1 is a layout showing a liquid crystal display according to the prior art

도 2a 내지 2h는 도 1의 Ⅰ-Ⅰ선에 따른 액정표시장치의 제조공정을 보여주는 공정단면도2A through 2H are cross-sectional views illustrating a manufacturing process of a liquid crystal display device according to line I-I of FIG.

도 3은 본 발명에 따른 액정표시장치를 보여주는 레이아웃도3 is a layout diagram showing a liquid crystal display device according to the present invention;

도 4a 내지 4h는 본 발명 제 1 실시예에 따른 액정표시장치의 제조공정을 보여주는 공정단면도4A through 4H are cross-sectional views illustrating a manufacturing process of a liquid crystal display according to a first exemplary embodiment of the present invention.

도 5a 내지 5h는 본 발명 제 2 실시예에 따른 액정표시장치의 제조공정을 보여주는 공정단면도5A through 5H are cross-sectional views illustrating a manufacturing process of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 6a 내지 6h는 본 발명 제 3 실시예에 따른 액정표시장치의 제조공정을 보여주는 공정단면도6A to 6H are cross-sectional views illustrating a manufacturing process of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 7a 및 도 7b는 종래 기술과 본 발명에 따른 액정표시장치의 박막 트랜지스터의 전달 특성을 보여주는 그래프7A and 7B are graphs showing transfer characteristics of a thin film transistor of a liquid crystal display according to the related art and the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

40 : 스토리지 전극 라인 41 : 기판40: storage electrode line 41: substrate

42 : 활성층 43 : 게이트 절연막42: active layer 43: gate insulating film

44 : 감광막 45 : 게이트 전극44 photosensitive film 45 gate electrode

45' : 게이트 라인 46 : 제 1 층간 절연막45 ': gate line 46: first interlayer insulating film

47 : 금속 전극 콘택홀 48 : 데이타 라인47 metal electrode contact hole 48 data line

49 : 제 2 층간 절연막 50 : 화소전극 콘택홀49: second interlayer insulating film 50: pixel electrode contact hole

51 : 화소전극51: pixel electrode

본 발명에 따른 액정표시장치 및 그 제조방법은 기판상의 일정영역에 복수개의 활성층을 형성하고, 활성층을 포함한 기판 전면에 제 1 절연층을 형성하는 단계와, 제 1 절연층을 포함한 기판 전면에 투명한 도전물질인 ITO를 형성하고 패터닝하여 게이트 라인과 게이트 전극 및 스토리지 전극 라인을 형성하는 단계와, 게이트 전극을 마스크로 각 활성층의 소오스 영역 및 드레인 영역을 형성하는 단계와, 기판 전면에 제 2 절연층을 형성하고, 각 활성층의 소오스 영역에 연결되도록 제 2 절연층상에 데이타 라인을 형성하는 단계와, 데이타 라인을 포함한 기판 전면에 제 3 절연층을 형성하고, 각 활성층의 드레인 영역과 연결되도록 제 3 절연층상의 화소영역에 화소전극을 형성하는 단계로 이루어짐에 그 특징이 있다.According to an exemplary embodiment of the present invention, a liquid crystal display device and a method of manufacturing the same include forming a plurality of active layers in a predetermined region on a substrate, forming a first insulating layer on the entire surface of the substrate including the active layer, and a transparent surface of the substrate including the first insulating layer. Forming and patterning a conductive material, ITO, to form a gate line, a gate electrode, and a storage electrode line; forming a source region and a drain region of each active layer using a gate electrode as a mask; and a second insulating layer on the entire surface of the substrate. Forming a data line on the second insulating layer so as to be connected to the source region of each active layer, forming a third insulating layer on the entire surface of the substrate including the data line, and forming a third insulating layer to be connected to the drain region of each active layer. The pixel electrode is formed in the pixel region on the insulating layer.

본 발명의 다른 특징은 게이트 전극을 폴리실리콘으로 형성하고, 게이트 라인 및 스토리지 전극 라인을 ITO로 형성하는데 있다.Another feature of the present invention is to form the gate electrode from polysilicon and form the gate line and the storage electrode line from ITO.

본 발명의 또 다른 특징은 게이트 전극 및 게이트 라인을 폴리실리콘으로 형성하고, 스토리지 전극 라인은 ITO로 형성하는데 있다.Another feature of the present invention is that the gate electrode and the gate line are formed of polysilicon, and the storage electrode line is formed of ITO.

상기와 같은 특징을 갖는 본 발명에 따른 액정표시장치 및 그 제조방법을 첨부된 도면을 참조하여 실시예별로 설명하면 다음과 같다.The LCD according to the present invention having the features as described above and a method of manufacturing the same will be described with reference to embodiments with reference to the accompanying drawings.

제 1 실시예First embodiment

도 3은 본 발명에 따른 액정표시장치를 보여주는 레이아웃도이고, 도 4a 내지 도 4h는 본 발명 제 1 실시예에 따른 액정표시장치의 제조공정을 보여주는 공정단면도이다.3 is a layout view showing a liquid crystal display according to the present invention, and FIGS. 4A to 4H are cross-sectional views illustrating a manufacturing process of the liquid crystal display according to the first embodiment of the present invention.

도 4a에 도시된 바와 같이, 먼저, 유리나 수정(Quartz)등의 투명 절연 기판(41)상에 다결정 실리콘을 증착하고 패터닝하여 섬모양의 활성층(42)을 형성한다. 이때, 활성층(42)은 박막 트랜지스터의 활성영역으로 이용되며 또한 스토리지 전극 라인으로도 이용된다.As shown in FIG. 4A, first, polycrystalline silicon is deposited and patterned on a transparent insulating substrate 41 such as glass or quartz to form an island-like active layer 42. In this case, the active layer 42 is used as an active region of the thin film transistor and is also used as a storage electrode line.

이어, 도 4b에 도시된 바와 같이, 활성층(42)을 포함한 기판(41) 전면에 게이트 절연막(43)을 형성하고, 전면에 감광막(44)을 형성하여 스토리지 전극 라인이 형성될 영역의 게이트 절연막(43)이 노출되도록 감광막(44)을 패터닝한다.Subsequently, as shown in FIG. 4B, the gate insulating film 43 is formed on the entire surface of the substrate 41 including the active layer 42 and the photoresist film 44 is formed on the entire surface of the substrate 41 to form the storage electrode line. The photosensitive film 44 is patterned to expose 43.

그리고, 감광막(44)을 마스크로 스토리지 전극 라인이 형성될 영역의 활성층(42)상에 P(Phosphorus) 또는 B(Boron)등의 불순물을 이온 주입하여 스토리지 전극 라인의 하부영역을 형성한다.The lower region of the storage electrode line is formed by implanting impurities such as P (Phosphorus) or B (Boron) onto the active layer 42 of the region where the storage electrode line is to be formed using the photoresist film 44 as a mask.

이어, 도 4c에 도시된 바와 같이, 마스크로 이용되었던 감광막(44)을 제거하고, 게이트 절연막(43) 상에 ITO(Indium Tin Oxide) 물질을 증착하고 패터닝하여 게이트 전극(45)과 게이트 라인(45') 및 스토리지 전극 라인(40)을 형성한다.Subsequently, as illustrated in FIG. 4C, the photoresist layer 44 used as a mask is removed, and an indium tin oxide (ITO) material is deposited and patterned on the gate insulating layer 43 to form the gate electrode 45 and the gate line ( 45 ') and storage electrode line 40.

이와같이, 게이트 전극(45)과 게이트 라인(45') 및 스토리지 전극 라인(40)을 ITO로 형성하는 이유는 후술하기로 한다.As such, the reason for forming the gate electrode 45, the gate line 45 ′, and the storage electrode line 40 from ITO will be described later.

그리고, 도 4d에 도시된 바와 같이, 게이트 전극(45) 및 스토리지 전극 라인(40)을 마스크로 활성층(42)에 불순물(P 또는 B)을 이온주입하여 활성층(42)에 소오스 영역과 드레인 영역을 형성한다.As shown in FIG. 4D, impurities (P or B) are ion-implanted into the active layer 42 using the gate electrode 45 and the storage electrode line 40 as a mask, so that the source region and the drain region in the active layer 42. To form.

이어, 도 4e에 도시된 바와 같이, 게이트 전극(45) 및 스토리지 전극 라인(40)을 포함한 기판(41) 전면에 제 1 층간 절연막(46)을 형성한다.Next, as shown in FIG. 4E, the first interlayer insulating layer 46 is formed on the entire surface of the substrate 41 including the gate electrode 45 and the storage electrode line 40.

이때, 제 1 층간 절연막(46)은 400˚C의 온도에서 형성되는 LTO(Low Temperature Oxide) 물질을 사용하며, 제 1 층간 절연막(46)을 형성하는 동안 하부층의 ITO막(게이트 전극, 게이트 라인, 스토리지 전극 라인)은 그레인(grain)이 성장하여 전기적 특성과 광학적 특성이 향상된다.In this case, the first interlayer insulating layer 46 uses a low temperature oxide (LTO) material formed at a temperature of 400 ° C., and the ITO film (gate electrode, gate line) of the lower layer during the formation of the first interlayer insulating layer 46. In the storage electrode line, grains grow to improve electrical and optical characteristics.

그리고, 활성층(42)의 소오스 영역이 노출되도록 제 1 층간 절연막(46) 및 게이트 절연막(43)의 소정영역을 식각하여 금속전극 콘택홀(47)을 형성한다.The metal electrode contact hole 47 is formed by etching predetermined regions of the first interlayer insulating layer 46 and the gate insulating layer 43 so that the source region of the active layer 42 is exposed.

비저항(μΩcm)Specific resistance (μΩcm) 투과도(%)Permeability (%) LTO 증착전Before LTO Deposition 7070 8484 LTO 증착후After LTO Deposition 1616 8787

상기 표 1은 ITO막상에 LTO막을 증착하기 전과 후의 ITO막(1000Å)의 특성을 보여주는 도표이다.Table 1 is a chart showing the characteristics of the ITO film (1000 Å) before and after depositing the LTO film on the ITO film.

표 1에 도시된 바와 같이, ITO막상에 LTO물질을 증착함으로써, 첫째,ITO막의 그레인이 성장하여 비저항값이 더욱 작아져서 전기적 특성이 크게 향상된다. 둘째, 투과도가 높아져 광학적 특성이 향상된다.As shown in Table 1, by depositing an LTO material on the ITO film, first, grains of the ITO film are grown, so that the resistivity is further reduced, and the electrical characteristics are greatly improved. Second, the transmittance is increased to improve the optical characteristics.

이어, 도 4f에서와 같이 제 1 층간 절연막(46) 상에 금속을 형성하고 패터닝하여 금속 전극 콘택홀(47)을 통해 활성층(42)과 연결되도록 데이타 라인(48)을 형성한다.Next, as shown in FIG. 4F, a metal is formed and patterned on the first interlayer insulating layer 46 to form the data line 48 so as to be connected to the active layer 42 through the metal electrode contact hole 47.

그리고, 도 4g에서와 같이 데이타 라인(48)을 포함한 기판(41) 전면에 제 2 층간 절연막(49)을 형성하고, 활성층(42)의 드레인 영역이 노출되도록 게이트 절연막(43) 및 제 1, 제 2 층간 절연막(46)(49)의 소정영역을 식각하여 화소전극 콘택홀(50)을 형성한다.As shown in FIG. 4G, a second interlayer insulating film 49 is formed on the entire surface of the substrate 41 including the data line 48, and the gate insulating film 43 and the first and the second interlayer insulating film 49 are exposed to expose the drain region of the active layer 42. Predetermined regions of the second interlayer insulating layers 46 and 49 are etched to form pixel electrode contact holes 50.

이어, 도 4h에서와 같이 제 2 층간 절연막(49)상에 ITO와 같은 투명한 전도성 물질을 형성하고 패터닝하여 화소전극 콘택홀(50)을 통해 활성층(42)과 연결되도록 화소 전극(51)을 형성함으로써 액정 표시 장치의 하판 제작을 완료한다.Next, as illustrated in FIG. 4H, a transparent conductive material such as ITO is formed and patterned on the second interlayer insulating layer 49 to form the pixel electrode 51 to be connected to the active layer 42 through the pixel electrode contact hole 50. This completes the lower plate production of the liquid crystal display device.

제 2 실시예Second embodiment

도 5a 내지 5h는 본 발명 제 2 실시예에 따른 액정표시장치의 제조공정을 보여주는 공정단면도이다.5A through 5H are cross-sectional views illustrating a manufacturing process of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 5a 및 5b는 본 발명 제 1 실시예의 도 4a 및 4b와 동일하므로 설명을 생략하기로 한다.5A and 5B are the same as those of FIGS. 4A and 4B of the first embodiment of the present invention, and thus description thereof will be omitted.

도 5c에 도시된 바와 같이, 마스크로 이용되었던 감광막(44)을 제거하고, 게이트 절연막(43) 상에 게이트용 전극물질(불순물이 함유되어 있는 다결정 실리콘 또는 실리사이드계 물질)을 증착하고 패터닝하여 게이트 전극(45)을 형성한다.As shown in FIG. 5C, the photosensitive film 44 used as a mask is removed, and a gate electrode material (polycrystalline silicon or silicide-based material containing impurities) is deposited and patterned on the gate insulating film 43. The electrode 45 is formed.

이어, 도 5d에 도시된 바와 같이, 게이트 전극(45)을 마스크로 활성층(42)에 불순물(P 또는 B)을 이온주입하여 활성층(42)에 소오스 영역과 드레인 영역을 형성한다.Subsequently, as illustrated in FIG. 5D, impurities (P or B) are ion-implanted into the active layer 42 using the gate electrode 45 as a mask to form a source region and a drain region in the active layer 42.

그리고, 도 5e에 도시된 바와 같이, 게이트 절연막(43) 상에 ITO(Indium Tin Oxide) 물질을 증착하고 패터닝하여 게이트 전극(45)에 연결되도록 게이트 라인(45') 및 스토리지 전극 라인(40)을 형성한 후, 게이트 라인(45') 및 스토리지 전극 라인(40)을 포함한 기판(41) 전면에 제 1 층간 절연막(46)을 형성하고, 활성층(42)의 소오스 영역이 노출되도록 제 1 층간 절연막(46) 및 게이트 절연막(43)의 소정영역을 식각하여 금속전극 콘택홀(47)을 형성한다.As shown in FIG. 5E, an indium tin oxide (ITO) material is deposited and patterned on the gate insulating layer 43 to be connected to the gate electrode 45 and the gate line 45 ′ and the storage electrode line 40. The first interlayer insulating film 46 is formed on the entire surface of the substrate 41 including the gate line 45 'and the storage electrode line 40, and the first interlayer is exposed so that the source region of the active layer 42 is exposed. Predetermined regions of the insulating film 46 and the gate insulating film 43 are etched to form a metal electrode contact hole 47.

이후의 공정인 도 5f 내지 5h는 본 발명 제 1 실시예의 도 4f 내지 4h와 동일하므로 설명을 생략하기로 한다.5F to 5H, which are subsequent processes, are the same as those of FIGS. 4F to 4H of the first embodiment of the present invention, and thus description thereof will be omitted.

제 3 실시예Third embodiment

도 6a 내지 6h는 본 발명 제 3 실시예에 따른 액정표시장치의 제조공정을 보여주는 공정단면도이다.6A through 6H are cross-sectional views illustrating a manufacturing process of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 6a 및 6b는 본 발명 제 1 실시예의 도 4a 및 4b와 동일하므로 설명을 생략하기로 한다.6A and 6B are the same as FIGS. 4A and 4B of the first embodiment of the present invention, and thus description thereof will be omitted.

도 6c에 도시된 바와 같이, 마스크로 이용되었던 감광막(44)을 제거하고, 게이트 절연막(43) 상에 게이트용 전극물질(불순물이 함유되어 있는 다결정 실리콘 또는 실리사이드계 물질)을 증착하고 패터닝하여 게이트 전극(45) 및 게이트 라인(45')을 형성한다.As shown in FIG. 6C, the photoresist film 44 used as a mask is removed, and a gate electrode material (polycrystalline silicon or silicide-based material containing impurities) is deposited and patterned on the gate insulating film 43. The electrode 45 and the gate line 45 'are formed.

이어, 도 6d에 도시된 바와 같이, 게이트 전극(45)을 마스크로 활성층(42)에 불순물(P 또는 B)을 이온주입하여 활성층(42)에 소오스 영역과 드레인 영역을 형성한다.Subsequently, as illustrated in FIG. 6D, impurities (P or B) are ion-implanted into the active layer 42 using the gate electrode 45 as a mask to form a source region and a drain region in the active layer 42.

그리고, 도 6e에 도시된 바와 같이, 게이트 절연막(43) 상에 ITO(Indium Tin Oxide) 물질을 증착하고 패터닝하여 스토리지 전극 라인(40)을 형성한 후, 스토리지 전극 라인(40)을 포함한 기판(41) 전면에 제 1 층간 절연막(46)을 형성하고, 활성층(42)의 소오스 영역이 노출되도록 제 1 층간 절연막(46) 및 게이트 절연막(43)의 소정영역을 식각하여 금속전극 콘택홀(47)을 형성한다.6E, after forming and patterning an indium tin oxide (ITO) material on the gate insulating layer 43 to form the storage electrode line 40, a substrate including the storage electrode line 40 ( 41. The first interlayer insulating layer 46 is formed on the entire surface, and predetermined regions of the first interlayer insulating layer 46 and the gate insulating layer 43 are etched to expose the source region of the active layer 42, thereby contacting the metal electrode contact hole 47. ).

이후의 공정인 도 6f 내지 6h는 본 발명 제 1 실시예의 도 4f 내지 4h와 동일하므로 설명을 생략하기로 한다.6f to 6h, which are subsequent steps, are the same as those of FIGS. 4f to 4h of the first embodiment of the present invention, and thus description thereof will be omitted.

이와 같이, 본 발명은 게이트 전극, 게이트 라인, 스토리지 전극 라인을 ITO로 형성하거나, 또는 게이트 라인, 스토리지 전극만을 ITO로 형성하거나, 또는 스토리지 전극만을 ITO로 형성하여 개구율을 향상시킬 수 있다.As described above, the present invention can improve the aperture ratio by forming the gate electrode, the gate line, and the storage electrode line by ITO, or by forming only the gate line, the storage electrode by ITO, or by forming only the storage electrode by ITO.

도 7a는 종래 기술에 따른 액정 표시 장치의 박막 트랜지스터의 전달 특성을 나타낸 그래프이고, 도 7b는 본 발명에 따른 액정 표시 장치의 박막 트랜지스터의 전달 특성을 나타낸 그래프이다.7A is a graph illustrating transfer characteristics of a thin film transistor of a liquid crystal display according to the related art, and FIG. 7B is a graph illustrating transfer characteristics of a thin film transistor of a liquid crystal display according to the present invention.

도 7a 및 도 7b에 도시된 바와 같이 ITO로 게이트 라인을 형성한 본 발명과 실리 사이드계 물질로 게이트 라인을 형성한 종래 기술의 트랜지스터의 전달특성은 문턱 전압을 제외하고는 동일함을 알수 있다.As shown in FIGS. 7A and 7B, the transfer characteristics of the present invention in which the gate line is formed of ITO and the prior art transistor in which the gate line is formed of the silicide-based material are the same except for the threshold voltage.

즉, 종래 기술에 따른 트랜지스터의 문턱전압은 7.5 V이고, 본 발명에 따른 트랜지스터의 문턱 전압은 4.5 V로 다르게 측정될뿐 그 외의 전달특성에 있어서는 종래와 본 발명의 차이가 없다.That is, the threshold voltage of the transistor according to the prior art is 7.5 V, and the threshold voltage of the transistor according to the present invention is measured differently to 4.5 V, but there is no difference between the conventional and the present invention in other transfer characteristics.

본 발명에 따른 액정 표시 장치의 제조방법은 다음과 같은 효과가 있다.The manufacturing method of the liquid crystal display according to the present invention has the following effects.

첫째, 스토리지 전극 라인을 투명한 도전물질인 ITO로 형성함으로써 스토리지 커패시터가 차지하는 영역까지 빛이 투과되어 개구율이 향상되므로 고화질을 갖는 액정 표시 장치의 제작이 가능하다.First, since the storage electrode line is formed of ITO, which is a transparent conductive material, light is transmitted to an area occupied by the storage capacitor and the aperture ratio is improved, thereby making it possible to manufacture a liquid crystal display device having high quality.

둘째, 게이트 라인 및 스토리지 전극 라인을 ITO로 형성함으로써, 종래의 실리 사이드계 물질의 증착 공정 및 열처리 공정이 줄어들어 전체적인 제조공정을 단순화할 수 있다.Second, since the gate line and the storage electrode line are formed of ITO, the deposition process and heat treatment process of the conventional silicide-based material may be reduced, thereby simplifying the overall manufacturing process.

셋째, 게이트 라인을 ITO로 형성함으로써, 막의 크랙현상을 방지하고 전기적 특성이 향상된다.Third, the gate line is formed of ITO, thereby preventing film cracking and improving electrical characteristics.

Claims (8)

매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이타 라인을 갖는 액정 표시 장치의 제조방법에 있어서,In the manufacturing method of the liquid crystal display device having a plurality of gate lines and data lines formed in a direction perpendicular to each other between the pixel region of the matrix form and the pixel region, 기판상의 일정영역에 복수개의 활성층을 형성하고, 상기 활성층을 포함한 기판 전면에 제 1 절연층을 형성하는 단계;Forming a plurality of active layers in a predetermined region on the substrate, and forming a first insulating layer on the entire surface of the substrate including the active layers; 상기 제 1 절연층을 포함한 기판 전면에 ITO(Indium Tin Oxide)를 형성하고 패터닝하여 복수개의 게이트 라인과 게이트 전극 및 스토리지 전극 라인을 형성하는 단계;Forming and patterning indium tin oxide (ITO) on the entire surface of the substrate including the first insulating layer to form a plurality of gate lines, gate electrodes, and storage electrode lines; 상기 게이트 전극을 마스크로 상기 각 활성층에 불순물 이온을 주입하여 소오스 영역 및 드레인 영역을 형성하는 단계;Implanting impurity ions into each of the active layers using the gate electrode as a mask to form a source region and a drain region; 상기 게이트 전극을 포함한 기판 전면에 제 2 절연층을 형성하고, 상기 각 활성층의 소오스 영역에 연결되도록 상기 제 2 절연층상에 복수개의 데이터 라인을 형성하는 단계;Forming a second insulating layer on an entire surface of the substrate including the gate electrode, and forming a plurality of data lines on the second insulating layer so as to be connected to a source region of each active layer; 상기 데이터 라인을 포함한 기판 전면에 제 3 절연층을 형성하고, 상기 각 활성층의 드레인 영역과 연결되도록 상기 제 3 절연층상의 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치 제조방법.Forming a third insulating layer on the entire surface of the substrate including the data lines, and forming a pixel electrode in a pixel region on the third insulating layer so as to be connected to a drain region of each active layer. Device manufacturing method. 제 1 항에 있어서, 상기 게이트 라인과 게이트 전극 및 스토리지 전극 라인은 화소 전극과 동일한 물질로 형성함을 특징으로 하는 액정 표시 장치 제조방법.The method of claim 1, wherein the gate line, the gate electrode, and the storage electrode line are formed of the same material as the pixel electrode. 제 1 항에 있어서, 상기 제 2 절연층은 LTO(Low Temperature Oxide)로 형성함을 특징으로 하는 액정 표시 장치 제조방법.The method of claim 1, wherein the second insulating layer is formed of low temperature oxide (LTO). 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이타 라인을 갖는 액정 표시 장치의 제조방법에 있어서,In the manufacturing method of the liquid crystal display device having a plurality of gate lines and data lines formed in a direction perpendicular to each other between the pixel region of the matrix form and the pixel region, 기판상의 일정영역에 복수개의 활성층을 형성하고, 상기 활성층을 포함한 기판 전면에 제 1 절연층을 형성하는 단계;Forming a plurality of active layers in a predetermined region on the substrate, and forming a first insulating layer on the entire surface of the substrate including the active layers; 상기 제 1 절연층을 포함한 기판 전면에 도전물질을 형성하고 패터닝하여 복수개의 게이트 전극을 형성하는 단계;Forming a plurality of gate electrodes by forming and patterning a conductive material over an entire surface of the substrate including the first insulating layer; 상기 게이트 전극을 마스크로 상기 각 활성층에 불순물 이온을 주입하여 소오스 영역 및 드레인 영역을 형성하는 단계;Implanting impurity ions into each of the active layers using the gate electrode as a mask to form a source region and a drain region; 상기 게이트 전극을 포함한 기판 전면에 ITO(Indium Tin Oxide)를 형성하고 패터닝하여 상기 게이트 전극에 연결되도록 복수개의 게이트 라인 및 스토리지 전극 라인을 형성하는 단계;Forming and patterning indium tin oxide (ITO) on the entire surface of the substrate including the gate electrode to form a plurality of gate lines and storage electrode lines to be connected to the gate electrodes; 상기 게이트 라인을 포함한 기판 전면에 제 2 절연층을 형성하고, 상기 각 활성층의 소오스 영역에 연결되도록 상기 제 2 절연층상에 복수개의 데이터 라인을 형성하는 단계;Forming a second insulating layer on an entire surface of the substrate including the gate line, and forming a plurality of data lines on the second insulating layer so as to be connected to a source region of each active layer; 상기 데이터 라인을 포함한 기판 전면에 제 3 절연층을 형성하고, 상기 각 활성층의 드레인 영역과 연결되도록 상기 제 3 절연층상의 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치 제조방법.Forming a third insulating layer on the entire surface of the substrate including the data lines, and forming a pixel electrode in a pixel region on the third insulating layer so as to be connected to a drain region of each active layer. Device manufacturing method. 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이타 라인을 갖는 액정 표시 장치의 제조방법에 있어서,In the manufacturing method of the liquid crystal display device having a plurality of gate lines and data lines formed in a direction perpendicular to each other between the pixel region of the matrix form and the pixel region, 기판상의 일정영역에 복수개의 활성층을 형성하고, 상기 활성층을 포함한 기판 전면에 제 1 절연층을 형성하는 단계;Forming a plurality of active layers in a predetermined region on the substrate, and forming a first insulating layer on the entire surface of the substrate including the active layers; 상기 제 1 절연층을 포함한 기판 전면에 도전물질을 형성하고 패터닝하여 복수개의 게이트 전극 및 게이트 라인을 형성하는 단계;Forming and patterning a conductive material on the entire surface of the substrate including the first insulating layer to form a plurality of gate electrodes and gate lines; 상기 게이트 전극을 마스크로 상기 각 활성층에 불순물 이온을 주입하여 소오스 영역 및 드레인 영역을 형성하는 단계;Implanting impurity ions into each of the active layers using the gate electrode as a mask to form a source region and a drain region; 상기 게이트 전극을 포함한 기판 전면에 ITO(Indium Tin Oxide)를 형성하고 패터닝하여 스토리지 전극 라인을 형성하는 단계;Forming a storage electrode line by forming and patterning indium tin oxide (ITO) on the entire surface of the substrate including the gate electrode; 상기 스토리지 전극 라인을 포함한 기판 전면에 제 2 절연층을 형성하고, 상기 각 활성층의 소오스 영역에 연결되도록 상기 제 2 절연층상에 복수개의 데이터 라인을 형성하는 단계;Forming a second insulating layer on an entire surface of the substrate including the storage electrode line, and forming a plurality of data lines on the second insulating layer so as to be connected to the source region of each active layer; 상기 데이터 라인을 포함한 기판 전면에 제 3 절연층을 형성하고, 상기 각 활성층의 드레인 영역과 연결되도록 상기 제 3 절연층상의 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치 제조방법.Forming a third insulating layer on the entire surface of the substrate including the data lines, and forming a pixel electrode in a pixel region on the third insulating layer so as to be connected to a drain region of each active layer. Device manufacturing method. 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인을 갖는 액정표시장치에 있어서,A liquid crystal display device having a plurality of gate lines and data lines formed in a direction perpendicular to each other between a pixel area having a matrix form and the pixel area. 기판;Board; 기판상의 각 화소영역에 소오스 영역과 드레인 영역을 갖고 형성되는 복수개의 반도체층;A plurality of semiconductor layers formed with a source region and a drain region in each pixel region on the substrate; 상기 각 반도체층의 소오스 영역과 드레인 영역 사이에 형성되고 ITO(Indium Tin Oxide) 물질로 이루어진 복수개의 게이트 전극;A plurality of gate electrodes formed between a source region and a drain region of each semiconductor layer and made of indium tin oxide (ITO) material; 상기 게이트 전극에 연결되고 ITO(Indium Tin Oxide) 물질로 이루어진 복수개의 게이트 라인;A plurality of gate lines connected to the gate electrode and made of indium tin oxide (ITO) material; 상기 각 반도체층상에 형성되고 ITO(Indium Tin Oxide) 물질로 이루어진 스토리지 전극 라인; 그리고A storage electrode line formed on each of the semiconductor layers and made of indium tin oxide (ITO) material; And 상기 반도체층의 드레인 영역에 콘택되어 각 화소영역에 형성되는 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시장치.And a pixel electrode contacting the drain region of the semiconductor layer and formed in each pixel region. 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인을 갖는 액정표시장치에 있어서,A liquid crystal display device having a plurality of gate lines and data lines formed in a direction perpendicular to each other between a pixel area having a matrix form and the pixel area. 기판;Board; 기판상의 각 화소영역에 소오스 영역과 드레인 영역을 갖고 형성되는 복수개의 반도체층;A plurality of semiconductor layers formed with a source region and a drain region in each pixel region on the substrate; 상기 각 반도체층의 소오스 영역과 드레인 영역 사이에 형성되고 폴리실리콘으로 이루어진 복수개의 게이트 전극;A plurality of gate electrodes formed between the source and drain regions of each semiconductor layer and made of polysilicon; 상기 게이트 전극에 연결되고 ITO(Indium Tin Oxide) 물질로 이루어진 복수개의 게이트 라인;A plurality of gate lines connected to the gate electrode and made of indium tin oxide (ITO) material; 상기 각 반도체층상에 형성되고 ITO(Indium Tin Oxide) 물질로 이루어진 스토리지 전극라인; 그리고A storage electrode line formed on each of the semiconductor layers and made of indium tin oxide (ITO) material; And 상기 반도체층의 드레인 영역에 콘택되어 각 화소영역에 형성되는 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시장치.And a pixel electrode contacting the drain region of the semiconductor layer and formed in each pixel region. 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인을 갖는 액정표시장치에 있어서,A liquid crystal display device having a plurality of gate lines and data lines formed in a direction perpendicular to each other between a pixel area having a matrix form and the pixel area. 기판;Board; 기판상의 각 화소영역에 소오스 영역과 드레인 영역을 갖고 형성되는 복수개의 반도체층;A plurality of semiconductor layers formed with a source region and a drain region in each pixel region on the substrate; 상기 각 반도체층의 소오스 영역과 드레인 영역 사이에 형성되고 폴리실리콘으로 이루어진 복수개의 게이트 전극;A plurality of gate electrodes formed between the source and drain regions of each semiconductor layer and made of polysilicon; 상기 게이트 전극에 연결되고 폴리실리콘으로 이루어진 복수개의 게이트 라인;A plurality of gate lines connected to the gate electrode and made of polysilicon; 상기 각 반도체층상에 형성되고 ITO(Indium Tin Oxide) 물질로 이루어진 스토리지 전극라인; 그리고A storage electrode line formed on each of the semiconductor layers and made of indium tin oxide (ITO) material; And 상기 반도체층의 드레인 영역에 콘택되어 각 화소영역에 형성되는 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시장치.And a pixel electrode contacting the drain region of the semiconductor layer and formed in each pixel region.
KR1019970013362A 1997-04-11 1997-04-11 Liquid crystal display device and fabricating method of the same KR100249222B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970013362A KR100249222B1 (en) 1997-04-11 1997-04-11 Liquid crystal display device and fabricating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970013362A KR100249222B1 (en) 1997-04-11 1997-04-11 Liquid crystal display device and fabricating method of the same

Publications (2)

Publication Number Publication Date
KR19980076585A KR19980076585A (en) 1998-11-16
KR100249222B1 true KR100249222B1 (en) 2000-03-15

Family

ID=19502520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970013362A KR100249222B1 (en) 1997-04-11 1997-04-11 Liquid crystal display device and fabricating method of the same

Country Status (1)

Country Link
KR (1) KR100249222B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101566593B1 (en) * 2013-12-11 2015-11-05 주식회사 동부하이텍 Semiconductor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448640A (en) * 1990-06-14 1992-02-18 Oki Electric Ind Co Ltd Manufacture of mos transistor
JPH04111323A (en) * 1990-08-30 1992-04-13 Stanley Electric Co Ltd Manufacture of thin film transistor
KR960001843A (en) * 1994-06-17 1996-01-25 이헌조 LCD and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448640A (en) * 1990-06-14 1992-02-18 Oki Electric Ind Co Ltd Manufacture of mos transistor
JPH04111323A (en) * 1990-08-30 1992-04-13 Stanley Electric Co Ltd Manufacture of thin film transistor
KR960001843A (en) * 1994-06-17 1996-01-25 이헌조 LCD and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101566593B1 (en) * 2013-12-11 2015-11-05 주식회사 동부하이텍 Semiconductor package

Also Published As

Publication number Publication date
KR19980076585A (en) 1998-11-16

Similar Documents

Publication Publication Date Title
US5061648A (en) Method of fabricating a thin-film transistor
KR100205373B1 (en) Manufacturing method of liquid crystal display element
US5976902A (en) Method of fabricating a fully self-aligned TFT-LCD
EP0544229A1 (en) Thin film transistor device for driving circuit and matrix circuit
KR0141774B1 (en) Liquid crystal display device and its manufacturing method
US7863616B2 (en) Structure of thin film transistor array
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
KR0156178B1 (en) Method for producing lcd device
US5429962A (en) Method for fabricating a liquid crystal display
KR20020001737A (en) Method of manufacturing a transistor
JPH08236775A (en) Film transistor, and its manufacture
US5347146A (en) Polysilicon thin film transistor of a liquid crystal display
KR100249222B1 (en) Liquid crystal display device and fabricating method of the same
KR19980021018A (en) LCD and its manufacturing method
KR100267995B1 (en) Lcd and its fabrication method
KR20070049741A (en) An array substrate of lcd and method of fabricating of the same
JPH043469A (en) Thin film transistor and manufacture thereof
KR100897720B1 (en) Fabrication method of Liquid Crystal Display
KR20000002472A (en) Method of making liquid crystal display device
KR100267994B1 (en) method for manufacturing of Liquid Crystal Display
KR0156180B1 (en) Method for producing lcd device
KR970003742B1 (en) Thin film transistor manufacturing method
KR100837883B1 (en) method for fabricating thin film transistor
JPH10229195A (en) Non-photosensitive vertical redundant two channel thin film transistor and manufacture thereof
KR100267980B1 (en) liquid crystal display and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee