KR19990079521A

KR19990079521A - Wiring Formation Method of Semiconductor Device

Info

Publication number: KR19990079521A
Application number: KR1019980012157A
Authority: KR
Inventors: 윤홍식; 유성원
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-04-06
Filing date: 1998-04-06
Publication date: 1999-11-05

Abstract

본 발명은 반도체소자의 배선형성방법에 관한 것으로, 종래에는 많은 배선을 갖는 반도체소자의 경우에 배선간의 이격이 쉽지않고, 배선층이 복잡해져 생산성이 저하되는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 제1,제2필드산화막이 형성된 반도체기판의 상부에 게이트를 형성하는 단계와; 상기 제1,제2필드산화막의 상부에 제1,제2배선을 각기 형성하는 단계와; 상기 제1,제2배선이 형성된 반도체기판의 상부전면에 절연막을 형성하는 단계와; 사진식각공정을 통해 상기 게이트 및 제2배선의 일부가 노출되도록 절연막을 식각하여 제1,제2콘택 홀을 형성한 후, 그 제1,제2콘택 홀의 내부에 도전물질을 형성하여 제1,제2콘택을 형성하는 단계와; 상기 절연막의 상부에 제1,제2콘택을 접속시키는 금속층을 형성하는 단계로 이루어지는 반도체소자의 배선형성방법을 통해 길이방향의 배선을 필드산화막의 상부에 형성하여 많은 배선을 갖는 반도체소자의 배선층을 줄일수 있고, 배선간의 이격을 용이하게 하며, 배선층이 단순해지는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a wiring of a semiconductor device. In the related art, in the case of a semiconductor device having many wirings, there is a problem in that separation between the wirings is not easy, and the wiring layer becomes complicated and productivity is lowered. In view of the above problems, the present invention includes the steps of forming a gate on an upper portion of a semiconductor substrate on which first and second field oxide films are formed; Forming first and second wirings on the first and second field oxide films, respectively; Forming an insulating film on an upper surface of the semiconductor substrate on which the first and second wirings are formed; The first and second contact holes are formed by etching the insulating layer to expose a portion of the gate and the second wiring through a photolithography process, and then a conductive material is formed in the first and second contact holes. Forming a second contact; A wiring layer of a semiconductor device having a large number of wirings is formed by forming a wiring in a longitudinal direction on the field oxide film through a wiring forming method of a semiconductor device, the method including forming a metal layer connecting first and second contacts on the insulating film. It can reduce, facilitate the separation between wirings, and there is an effect of simplifying the wiring layer.

Description

Wiring Formation Method of Semiconductor Device

본 발명은 반도체소자의 배선형성방법에 관한 것으로, 특히 배선을 필드산화막의 상부에 형성시켜 많은 배선을 갖는 반도체소자의 배선층을 줄이기에 적당하도록 한 반도체소자의 배선 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a wiring of a semiconductor device, and more particularly, to a method for forming a wiring for a semiconductor device in which the wiring is formed on the field oxide film so as to be suitable for reducing the wiring layer of a semiconductor device having many wirings.

종래 반도체소자의 배선형성방법을 도면을 참조하여 상세히 설명하면 다음과 같다.A wiring forming method of a conventional semiconductor device will now be described in detail with reference to the accompanying drawings.

도1a 내지 도1d는 종래 반도체소자의 배선형성방법을 보인 수순단면도로서, 이에 도시한 바와같이 소정거리 이격되어 필드산화막(2A,2B)이 형성된 반도체기판(1)의 상부에 그 필드산화막(2A,2B)과 이격되도록 게이트(3)를 형성하는 단계(도1a)와; 그 게이트(3)가 형성된 반도체기판(1)의 상부전면에 절연막(4)을 형성하는 단계(도1b)와; 사진식각공정을 통해 상기 게이트(3)의 일부가 노출되도록 절연막(4)을 식각하여 콘택 홀을 형성한 후, 그 콘택 홀의 내부에 도전물질(5)을 형성하는 단계(도1c)와; 그 도전물질(5)의 상부 및 그 도전물질(5)과 소정거리 이격되는 절연막(4)의 상부에 각각 배선(6A∼6C)을 형성하는 단계(도1d)로 이루어진다. 이하, 상기한 바와같은 종래 반도체소자의 배선형성방법을 좀더 상세히 설명한다.1A to 1D show a cross-sectional view showing a conventional method for forming a wiring of a semiconductor device. As shown in FIG. 1A to 1D, the field oxide film 2A is formed on the semiconductor substrate 1 on which the field oxide films 2A and 2B are spaced a predetermined distance apart. Forming a gate 3 spaced apart from 2B) (Fig. 1A); Forming an insulating film 4 on the upper surface of the semiconductor substrate 1 on which the gate 3 is formed (Fig. 1B); Forming a contact hole by etching the insulating film 4 to expose a part of the gate 3 through a photolithography process, and then forming a conductive material 5 in the contact hole (FIG. 1C); The wirings 6A to 6C are formed on the conductive material 5 and on the insulating film 4 spaced apart from the conductive material 5 by a predetermined distance (Fig. 1D). Hereinafter, the wiring forming method of the conventional semiconductor device as described above will be described in more detail.

먼저, 도1a에 도시한 바와같이 소정거리 이격되어 필드산화막(2A,2B)이 형성된 반도체기판(1)의 상부에 그 필드산화막(2A,2B)과 이격되도록 게이트(3)를 형성한다. 이때, 필드산화막(2A,2B)은 반도체기판(1)상에 제조되는 소자들을 전기적으로 격리시킨다.First, as shown in FIG. 1A, a gate 3 is formed on the semiconductor substrate 1 on which the field oxide films 2A and 2B are formed to be spaced apart from the field oxide films 2A and 2B. At this time, the field oxide films 2A and 2B electrically isolate the devices fabricated on the semiconductor substrate 1.

그리고, 도1b에 도시한 바와같이 게이트(3)가 형성된 반도체기판(1)의 상부전면에 절연막(4)을 형성한다. 이때, 상기 게이트(3)를 형성한 후, 불순물이온주입을 통해 소스/드레인을 형성하는데, 설명의 편의상 생략하였다.As shown in FIG. 1B, the insulating film 4 is formed on the upper front surface of the semiconductor substrate 1 on which the gate 3 is formed. In this case, after the gate 3 is formed, a source / drain is formed through impurity ion implantation, which is omitted for convenience of description.

그리고, 도1c에 도시한 바와같이 사진식각공정을 통해 상기 게이트(3)의 일부가 노출되도록 절연막(4)을 식각하여 콘택 홀을 형성한 후, 그 콘택 홀의 내부에 도전물질(5)을 형성한다. 이때, 사진식각공정은 절연막(4)의 상부에 포토레지스트를 도포한 후, 노광 및 현상하여 개구부를 형성하고, 이를 적용하여 절연막(4)을 식각함으로써, 게이트(3)의 일부가 노출되도록 하며, 도전물질(5)은 콘택 홀 및 절연막(4)의 상부에 증착한 후, 식각공정 또는 화학기계적 연마(chemical mechanical polishing : CMP)공정을 수행하여 콘택 홀의 내부에 형성한다.As shown in FIG. 1C, the insulating layer 4 is etched to expose a portion of the gate 3 through a photolithography process to form a contact hole, and then a conductive material 5 is formed inside the contact hole. do. At this time, in the photolithography process, after the photoresist is applied on the insulating film 4, the photoresist is exposed and developed to form an opening, and the insulating film 4 is etched by applying the photoresist to expose a part of the gate 3. The conductive material 5 is deposited on the contact hole and the insulating film 4 and then formed in the contact hole by performing an etching process or a chemical mechanical polishing (CMP) process.

그리고, 도1d에 도시한 바와같이 도전물질(5)의 상부 및 도전물질(5)과 소정거리 이격되는 절연막(4)의 상부에 각각 배선(6A∼6C)을 형성한다. 이때, 배선(6A∼6C)은 절연막(4)의 상부에 길이방향으로 패터닝(patterning)된 것을 단면으로 나타낸 것이며, 필드산화막(2A,2B)상의 절연막(4) 상부를 지나는 배선(6A,6C)은 주변의 소자와 콘택으로 접속된 배선이다.As shown in FIG. 1D, wirings 6A to 6C are formed on the conductive material 5 and on the insulating film 4 spaced apart from the conductive material 5 by a predetermined distance, respectively. At this time, the wirings 6A to 6C are cross-sectional views of patterns formed in the longitudinal direction on the insulating film 4, and the wirings 6A and 6C passing through the insulating film 4 on the field oxide films 2A and 2B. ) Are wirings connected to contacts with peripheral elements.

그리고, 도2는 상기 길이방향의 배선(6A∼6C)을 이해하기 쉽게 도시한 평면도이다.2 is a plan view showing the wirings 6A to 6C in the longitudinal direction so as to be easily understood.

그러나, 상기한 바와같은 종래 반도체소자의 배선형성방법은 많은 배선을 갖는 반도체소자의 경우에 배선간의 이격이 쉽지않고, 배선층이 복잡해져 생산성이 저하되는 문제점이 있었다.However, the wiring formation method of the conventional semiconductor device as described above has a problem in that the separation between the wirings is not easy in the case of a semiconductor device having many wirings, and the wiring layer becomes complicated, resulting in a decrease in productivity.

본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 배선을 필드산화막의 상부에 형성시켜 많은 배선을 갖는 반도체소자의 배선층을 줄일 수 있는 반도체소자의 배선형성방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for forming a wiring of a semiconductor device which can reduce the wiring layer of a semiconductor device having many wirings by forming a wiring on top of the field oxide film. It is.

도1은 종래 반도체소자의 배선형성방법을 보인 수순단면도.1 is a cross-sectional view showing a method for forming a wiring of a conventional semiconductor device.

도2는 도1에 있어서, 평면도.2 is a plan view of FIG.

도3는 본 발명의 일 실시예를 보인 수순단면도.Figure 3 is a cross-sectional view showing an embodiment of the present invention.

도4는 도3에 있어서, 평면도.4 is a plan view of FIG. 3;

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

11:반도체기판 12A,12B:필드산화막11: Semiconductor substrate 12A, 12B: field oxide film

13:게이트 14A,14B:배선13: Gate 14A, 14B: Wiring

15:절연막 16:도전물질15: insulating film 16: conductive material

17:금속층17: metal layer

상기한 바와같은 본 발명의 목적은 제1,제2필드산화막이 형성된 반도체기판의 상부에 게이트를 형성하는 단계와; 상기 제1,제2필드산화막의 상부에 제1,제2배선을 각기 형성하는 단계와; 상기 제1,제2배선이 형성된 반도체기판의 상부전면에 절연막을 형성하는 단계와; 사진식각공정을 통해 상기 게이트 및 제2배선의 일부가 노출되도록 절연막을 식각하여 제1,제2콘택 홀을 형성한 후, 그 제1,제2콘택 홀의 내부에 도전물질을 형성하여 제1,제2콘택을 형성하는 단계와; 상기 절연막의 상부에 제1,제2콘택을 접속시키는 금속층을 형성하는 단계로 이루어짐으로써 달성되는 것으로, 본 발명에 의한 반도체소자의 배선형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.An object of the present invention as described above comprises the steps of: forming a gate on top of a semiconductor substrate on which first and second field oxide films are formed; Forming first and second wirings on the first and second field oxide films, respectively; Forming an insulating film on an upper surface of the semiconductor substrate on which the first and second wirings are formed; The first and second contact holes are formed by etching the insulating layer to expose a portion of the gate and the second wiring through a photolithography process, and then a conductive material is formed in the first and second contact holes. Forming a second contact; It is achieved by forming a metal layer for connecting the first and second contacts on the insulating film, and will be described in detail with reference to the accompanying drawings, a wiring forming method of a semiconductor device according to the present invention.

도3a 내지 도3e는 본 발명의 일 실시예를 보인 수순단면도로서, 이에 도시한 바와같이 필드산화막(12A,12B)이 형성된 반도체기판(11)의 상부에 그 필드산화막(12A,12B)과 이격되도록 게이트(13)를 형성하는 단계(도3a)와; 그 필드산화막(12A,12B)의 상부에 배선(14A,14B)을 형성하는 단계(도3b)와; 그 배선(14A,14B)이 형성된 반도체기판(11)의 상부전면에 절연막(15)을 형성하는 단계(도3c)와; 사진식각공정을 통해 상기 게이트(13) 및 배선(14B)의 일부가 노출되도록 절연막(15)을 식각하여 제1,제2콘택 홀을 형성한 후, 그 제1,제2콘택 홀의 내부에 도전물질(16)을 형성하여 제1,제2콘택을 형성하는 단계(도3d)와; 그 제1,제2콘택이 형성된 절연막(15)의 상부에 제1,제2콘택을 접속시키는 금속층(17)을 형성하는 단계(도3e)로 이루어진다. 이하, 상기한 바와같은 본 발명의 일 실시예를 좀더 상세히 설명한다.3A to 3E are cross-sectional views showing an embodiment of the present invention, and spaced apart from the field oxide films 12A and 12B on the semiconductor substrate 11 on which the field oxide films 12A and 12B are formed, as shown therein. Forming a gate 13 so as to (FIG. 3A); Forming wirings 14A and 14B on top of the field oxide films 12A and 12B (Fig. 3B); Forming an insulating film 15 on the upper surface of the semiconductor substrate 11 on which the wirings 14A and 14B are formed (Fig. 3C); The first and second contact holes are etched by etching the insulating film 15 to expose a portion of the gate 13 and the wiring 14B through a photolithography process, and then conduct the inside of the first and second contact holes. Forming a material (16) to form first and second contacts (FIG. 3D); And forming a metal layer 17 connecting the first and second contacts on the insulating film 15 having the first and second contacts formed thereon (FIG. 3E). Hereinafter, an embodiment of the present invention as described above will be described in more detail.

먼저, 도3a에 도시한 바와같이 필드산화막(12A,12B)이 형성된 반도체기판(11)의 상부에 그 필드산화막(12A,12B)과 이격되도록 게이트(13)를 형성한다. 이때, 필드산화막(12A,12B)은 종래와 동일하게 반도체기판(11)상에 제조되는 소자들을 전기적으로 격리시킨다.First, as shown in FIG. 3A, a gate 13 is formed on the semiconductor substrate 11 on which the field oxide films 12A and 12B are formed so as to be spaced apart from the field oxide films 12A and 12B. At this time, the field oxide films 12A and 12B electrically isolate the devices fabricated on the semiconductor substrate 11 as in the prior art.

그리고, 도3b에 도시한 바와같이 필드산화막(12A,12B)의 상부에 배선(14A,14B)을 형성한다. 이때, 소스/드레인을 형성하는 공정은 종래와 마찬가지로 설명의 편의상 생략하였고, 배선(14A,14B)은 게이트(13)가 형성된 반도체기판(11)의 상부전면에 도전층을 형성하고, 포토레지스트를 이용하여 도전층을 선택적으로 노출시킨 후, 그 노출된 도전층을 식각하여 형성한다.As shown in Fig. 3B, wirings 14A and 14B are formed on the field oxide films 12A and 12B. In this case, the process of forming the source / drain is omitted for convenience of description as in the prior art, and the wirings 14A and 14B form a conductive layer on the upper surface of the semiconductor substrate 11 on which the gate 13 is formed, and the photoresist is formed. After selectively exposing the conductive layer, the exposed conductive layer is etched to form.

그리고, 도3c에 도시한 바와같이 배선(14A,14B)이 형성된 반도체기판(11)의 상부전면에 절연막(15)을 형성한다.As shown in FIG. 3C, the insulating film 15 is formed on the upper surface of the semiconductor substrate 11 on which the wirings 14A and 14B are formed.

그리고, 도3d에 도시한 바와같이 사진식각공정을 통해 상기 게이트(13) 및 배선(14B)의 일부가 노출되도록 절연막(15)을 식각하여 제1,제2콘택 홀을 형성한 후, 그 제1,제2콘택 홀의 내부에 도전물질(16)을 형성하여 제1,제2콘택을 형성한다. 이때, 제1,제2콘택 홀은 절연막(15)의 상부에 포토레지스트를 도포한 후, 노광 및 현상하여 절연막(15)을 선택적으로 노출시키고, 그 노출된 절연막(15)을 식각하는 사진식각공정을 통해 형성하고, 제1,제2콘택은 도전물질(16)을 제1,제2콘택 홀의 내부가 완전히 채워지도록 절연막(15)의 상부에까지 증착한 후, 식각공정 또는 화학기계적 연마공정을 통해 절연막(15)의 상부에 증착된 도전물질(16)을 제거하여 형성한다.As shown in FIG. 3D, the insulating film 15 is etched to expose a portion of the gate 13 and the wiring 14B through a photolithography process to form first and second contact holes. The conductive material 16 is formed in the first and second contact holes to form the first and second contacts. At this time, the first and second contact holes are photo-etched by applying a photoresist on the insulating film 15, and then exposing and developing the photoresist to selectively expose the insulating film 15, and then etching the exposed insulating film 15. The first and second contacts are formed through the process, and the conductive material 16 is deposited on the upper portion of the insulating layer 15 to completely fill the first and second contact holes, and then the etching process or the chemical mechanical polishing process is performed. It is formed by removing the conductive material 16 deposited on the insulating film 15 through.

그리고, 도3e에 도시한 바와같이 제1,제2콘택이 형성된 절연막(15)의 상부에 제1,제2콘택을 접속시키는 금속층(17)을 형성한다. 이때, 금속층(17)은 제1,제2콘택이 형성된 절연막(15)의 상부전면에 증착하고, 포토레지스트를 이용하여 금속층(17)을 선택적으로 노출시킨 후, 그 노출된 금속층(17)을 식각하여 형성한다.As shown in FIG. 3E, a metal layer 17 for connecting the first and second contacts is formed on the insulating film 15 having the first and second contacts formed thereon. At this time, the metal layer 17 is deposited on the upper surface of the insulating film 15 on which the first and second contacts are formed, selectively exposes the metal layer 17 using photoresist, and then exposes the exposed metal layer 17. It forms by etching.

한편, 배선(14A,14B)은 필드산화막(12A,12B)의 상부에 각각 길이방향으로 패터닝된 것을 단면으로 나타낸 것이며, 필드산화막(14A)의 상부에 형성된 배선(14A)은 주변의 소자와 콘택으로 접속된 배선이다.On the other hand, the wirings 14A and 14B are cross-sectional views of patterns patterned in the longitudinal direction on the tops of the field oxide films 12A and 12B, respectively. Wiring connected by

그리고, 도4는 상기 길이방향의 배선(14A,14B)을 이해하기 쉽게 도시한 평면도이다.4 is a plan view showing the wirings 14A and 14B in the longitudinal direction so as to be easily understood.

상기한 바와같은 본 발명에 의한 반도체소자의 배선형성방법은 길이방향의 배선을 필드산화막의 상부에 형성하여 많은 배선을 갖는 반도체소자의 배선층을 줄일수 있고, 배선간의 이격을 용이하게 하며, 배선층이 단순해지는 효과가 있다.The wiring formation method of the semiconductor device according to the present invention as described above can form the wiring in the longitudinal direction on the field oxide film to reduce the wiring layer of the semiconductor device having a large number of wirings, facilitate the separation between wirings, It has the effect of simplicity.

Claims

Forming a gate on the semiconductor substrate on which the first and second field oxide films are formed; Forming first and second wirings on the first and second field oxide films, respectively; Forming an insulating film on an upper surface of the semiconductor substrate on which the first and second wirings are formed; The first and second contact holes are formed by etching the insulating layer to expose a portion of the gate and the second wiring through a photolithography process, and then a conductive material is formed in the first and second contact holes. Forming a second contact; And forming a metal layer connecting the first and second contacts to the upper portion of the insulating film.