KR19990075718A - 비동기 전송 모드 망에서의 프레임 동기 검출방법 - Google Patents
비동기 전송 모드 망에서의 프레임 동기 검출방법 Download PDFInfo
- Publication number
- KR19990075718A KR19990075718A KR1019980010103A KR19980010103A KR19990075718A KR 19990075718 A KR19990075718 A KR 19990075718A KR 1019980010103 A KR1019980010103 A KR 1019980010103A KR 19980010103 A KR19980010103 A KR 19980010103A KR 19990075718 A KR19990075718 A KR 19990075718A
- Authority
- KR
- South Korea
- Prior art keywords
- header
- frame
- parallel data
- frame synchronization
- subframe
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 ATM 방식을 이용한 네트워크 시스템에 있어서, RS 디코더를 통해 바이트 단위로 입력되는 병렬 데이터에 대해 프레임을 쉬프트 레지스터에 쉬프트시켜 저장한 후 프레임 단위마다 주프레임 또는 부프레임 헤더를 상호 비교하여 동일한 헤더 패턴이 3개 이상인 경우 프레임 동기 상태를 이룰 수 있도록 한 ATM 망에서의 프레임 동기 검출방법에 관한 것으로, 상대 교환국으로부터 입력되는 직렬 데이터를 병렬 데이터로 변환하면서 바이트 클럭을 생성하고, 이 생성된 바이트 클럭에 따른 동기신호와 병렬 데이터를 RS 디코더에 의해 디코딩한 후, 이 디코딩된 병렬 데이터를 9개의 프레임으로 나누어 그중 4개 프레임을 4개의 쉬프트 레지스터에 순차적으로 저장한 다음, 이 쉬프트 레지스터에 저장된 병렬 데이터를 270바이트마다 같은 위치에 있는 주프레임 또는 부프레임의 헤더를 상호 비교하여 동일한 헤더 패턴이 3개 이상인 경우 프레임 동기 상태를 선언하도록 하고, 3개 이상이 아니면 병렬 데이터를 쉬프트하여 주프레임 또는 부프레임의 헤더 패턴의 동일 여부를 계속 판단하도록 함을 특징으로 하며, 이와 같이 바이트 단위 병렬 형태의 4개의 헤더 패턴들만 비교하여 그중 3개의 헤더 패턴만 같으면 동기가 맞은 것으로 간주함에 따라 종래에 비해 프레임 동기 검출 속도가 매우 빠르며, 부프레임 단위로 데이터를 처리하므로 데이터 손실율이 반이상 줄어들게 되는 효과가 있다.
Description
본 발명은 비동기 전송 모드(Asynchronous Transfer Mode ; 이하, 'ATM'이라 칭함) 방식을 이용한 네트워크 시스템에 있어서, 리드 솔로몬(Reed Solomon ; 이하, 'RS'이라 칭함) 디코더(Decoder)를 통해 바이트(Byte) 단위로 입력되는 병렬 데이터에 대해 프레임을 쉬프트 레지스터에 쉬프트시켜 저장한 후 프레임 단위마다 주프레임 또는 부프레임 헤더를 상호 비교하여 동일한 헤더 패턴이 3개 이상인 경우 프레임 동기 상태를 이룰 수 있도록 한 ATM 망에서의 프레임 동기 검출방법에 관한 것이다.
일반적으로 디지털 다중화장치에서의 프레임 동기 신호는 무선 ATM 장비내에서 ATM 물리계층 블록내에 구비된 디프레이머가 데이터를 처리하기 위한 기준이 되는 신호를 제공해 주고 있는 것으로, 시스템 성능에 매우 중요한 영향을 주어 디지털 네트워크 설계시 필히 고려되어야 한다.
특히 대용량 전송 시스템에서는 동기를 잃어버릴 경우 모든 종속 신호들의 손실과 직결되기 때문에 더욱 중요하며, 이를 방지하기 위해 종속 신호가 동기 상실을 감지하기 전에 고속 다중 신호가 재동기되도록 하는 것이 중요하다.
이때, 프레임 동기 성능은 동기된 상태에서의 동기 상실 검출 시간 및 동기를 유지하는 평균 시간으로 평가될 수 있다.
한편, 종래의 에러율이 낮는 유선망에서는 STM(Synchronous Transport Module) 기반의 프레임 동기 신호 검출 알고리즘을 이용하여 프레임 동기 신호를 검출하였으나, 이는 바이트 동기 신호가 맞춰진 상태에서 이루어지므로 에러가 10-5∼10-6인 무선 환경에서는 입력 데이터를 처리하기가 쉽지 않고, 특히 동기 신호 검출시 헤더를 검출하지 못하는 경우에는 데이터를 폐기해야 하는 등 데이터 손실율이 많아 프레임 동기 신호를 검출하는 것이 어려운 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 그 목적은 RS 디코더에 의해 디코딩되어 바이트 단위로 입력되는 병렬 데이터에 대해 프레임을 9개의 프레임으로 나누어 그중 4개의 프레임을 4개의 쉬프트 레지스터에 순차적으로 저장한 후 프레임 단위마다 주프레임 또는 부프레임 헤더를 상호 비교하여 동일한 헤더 패턴이 3개 이상인 경우 프레임 동기 신호를 검출할 수 있도록 한 ATM 망에서의 프레임 동기 검출방법을 제공하는 데에 있다.
도 1은 본 발명에 의한 비동기 전송 모드 망에서의 프레임 동기 검출방법이 적용되는 ATM 물리계층 블록의 일부 구성도,
도 2는 비동기 전송 모드 망에서의 셀 프레임 구조를 보인 도면,
도 3은 본 발명에 의한 비동기 전송 모드 망에서의 프레임 동기 검출방법의 동작 과정을 보인 흐름도,
도 4는 본 발명에 의한 비동기 전송 모드 망에서의 프레임 동기 검출방법에 따른 프레임 동기 상태 천이도.
<도면의 주요부분에 대한 부호의 설명>
10 : RS 동기부 11 : RS 디코더
12 : 프레임 동기 검출부 13 : 디프레이머
이러한 목적을 달성하기 위한 본 발명의 ATM 망에서의 프레임 동기 검출방법은, 상대 교환국으로부터 입력되는 직렬 데이터를 병렬 데이터로 변환하면서 바이트 클럭을 생성하고, 이 생성된 바이트 클럭에 따른 동기신호와 상기 병렬 데이터를 RS 디코더에 의해 디코딩한 후, 이 디코딩된 병렬 데이터를 9개의 프레임으로 나누어 그중 4개 프레임을 4개의 쉬프트 레지스터에 순차적으로 저장한 다음, 4개의 쉬프트 레지스터에 저장된 병렬 데이터를 270바이트마다 같은 위치에 있는 주프레임 또는 부프레임의 헤더를 상호 비교하여 동일한 주프레임 또는 부프레임의 헤더 패턴이 3개 이상인 경우라면 프레임 동기 상태를 선언하도록 하고, 3개 이상 동일하지 않으면 병렬 데이터를 쉬프트하여 주프레임 또는 부프레임의 헤더 패턴의 동일 여부를 계속 판단하도록 함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 ATM 망에서의 프레임 동기 검출방법을 상세히 설명한다.
도 1은 본 발명에 의한 ATM 망에서의 프레임 동기 검출방법이 적용되는 ATM 물리계층 블록의 일부 구성도로서, 선로 정합되어 상대 교환국으로부터 전송되는 직렬 데이터를 병렬 데이터로 변환하면서 생성되는 바이트 클럭에 따라 동기신호를 생성하는 RS 동기부(10)와, 상기 RS 동기부(10)에서 생성된 동기신호와 상기 병렬 데이터를 RS 디코딩하는 RS 디코더(11)와, 상기 RS 디코더(11)에서 RS 디코딩된 병렬 데이터의 헤더로부터 프레임 동기 신호를 검출하는 프레임 동기 검출부(12)와, 상기 RS 디코더(11)에서 디코딩된 병렬 데이터의 페이로드를 셀 단위로 만들어 상기 프레임 동기 검출부(12)에서 검출한 프레임 동기 신호와 함께 셀 경계 식별 블록으로 전송하는 디프레이머(Deframer)(13)로 구성된다.
도 2는 ATM 망에서의 셀 프레임 구조를 보인 도면으로서, 바이트 단위의 직렬 스트림(Stream)으로 구성되는 프레임은 5바이트의 오버헤더 부분(20)과 45개의 53바이트 셀로 이루어진 페이로드 부분(21)으로 나누어지고, 1개의 주프레임(22)과 8개의 부프레임(23)으로 총 9개의 세부 프레임으로 구성된다.
여기서, 9개의 각 프레임의 크기는 5바이트의 헤더와 5개의 53바이트 셀로 270바이트이고, 전체 프레임의 크기는 총 2430바이트이며, 상기 1개의 주프레임(22)의 헤더는 2바이트의 주프레임 헤더(F,F)와 1바이트의 타합선 채널(Order Wire Channel)(O) 및 2바이트의 예비용(Reserved)(R,R)으로 구성되며, 8개의 부프레임(23)의 헤더는 1바이트의 부프레임 헤더(S), 링크 제어 채널(Link Control Channel)(L), 타합선 채널(O)과 2바이트의 예비용(R R)으로 구성된다.
이때, 상기 링크 제어 채널(L)은 링크 양단간 상태 정보 교환용 채널로 사용되며, 각각의 데이터를 인에이블할 수 있는 타이밍 신호를 생성하여 병렬로 외부에 출력한다.
상기와 같은 구조의 프레임 전체를 19.44Mbps 속도로 전송하는데 소요되는 시간은 1ms((2430바이트×8)/19.44Mbps)이고, 하나의 세부 프레임을 전송하는데 걸리는 시간은 1/9ms이다.
상기와 같은 구성에서의 프레임 동기 검출부(12)의 프레임 동기 검출방법을 도 3을 참조하여 설명하면 다음과 같다.
본 발명에서는 주프레임 헤더 패턴(F628H)과 부프레임 헤더 패턴(E8H)이 주기적으로 도착되었다는 것으로부터 그 시스템이 동기되었음을 확인하는 것으로 사용될 수 있으므로 동기 상실 상태에서 간단한 헤더 패턴들의 규칙적인 상태를 검출하여 재동기화시키도록 한다.
상기 프레임 동기 검출부(12)에는 4개의 프레임을 저장하기 위한 4개의 쉬프트 레지스터(Shift Register)가 구비된다.
먼저, RS 동기부(10)에서는 직/병렬 변환기(도시하지 않음)를 이용하여 라인 인터페이스부(도시하지 않음)를 통해 상대 교환국으로부터 입력되는 직렬 데이터를 병렬 데이터로 변환하면서 바이트 클럭을 생성하고, RS 디코더(11)의 디코딩 동작을 위해 상기 생성된 바이트 클럭에 따른 동기신호를 생성한다(S1).
여기서, 바이트 동기를 획득하기 위해 상기 직렬 데이터를 병렬 데이터로 변환하게 되는 것이다.
이어, 상기 RS 동기부(10)에서 생성된 동기신호와 병렬 데이터를 바이트 클럭에 맞춰 RS 디코더(11)에 출력하면, RS 디코더(11)에서는 입력된 병렬 데이터에 대해 10-2∼10-3의 에러율을 10-7∼10-8이하로 에러 정정하여 프레임 동기 검출부(12)로 병렬 데이터를 출력한다(S2).
그러면, 상기 프레임 동기 검출부(12)에서는 디프레이머(13)가 프레임의 시작점을 알리는 프레임 헤더를 찾도록 입력되는 병렬 데이터를 9개의 프레임으로 나누어 그중 4개 프레임을 4개의 쉬프트 레지스터에 순차적으로 저장한다(S3).
이때, 본 발명에서는 4개의 프레임을 저장하여 4개의 헤더 패턴중 3개의 헤더 패턴만 맞으면 동기를 선언하게 되는데, 저장된 마지막 4번째 프레임에서는 2개 바이트의 주프레임 헤더나 1바이트의 부프레임 헤더만을 가지고 있으면 헤더 패턴의 비교를 수행할 수 있으므로 5개의 셀을 저장하기 위한 메모리가 필요없게 된다.
이에 따라, 상기 프레임 동기 검출부(12)에 구비된 쉬프트 레지스터에는 270바이트인 3개 프레임과 2바이트 오버헤드를 저장하기 위해 총 812바이트, 즉 6496비트가 할당되어 있다.
이어, 상기 4개의 쉬프트 레지스터에 저장된 병렬 데이터를 270바이트마다 같은 위치에 있는 주프레임 헤더 또는 부프레임의 헤더를 상호 비교하여(S4) 동일한 주프레임 또는 부프레임의 헤더 패턴이 3개 이상인지를 판단한다(S5).
상기 단계(S5)에서 주프레임 또는 부프레임의 헤더 패턴이 3개 이상 동일하다면 프레임 동기 상태를 선언하도록 하고(S6), 3개 이상 동일하지 않으면 입력되는 병렬 데이터를 쉬프트하여(S7) 레지스터에 저장한 후(S3) 주프레임 또는 부프레임의 헤더 패턴의 동일 여부를 계속 판단한다(S4,S5).
상기와 같은 동작 과정을 도 4의 프레임 동기 검출방법에 따른 프레임 동기 상태 천이도를 참조하여 다시한번 설명하면, 아웃 어브 프레임(Out Of Frame ; 이하, 'OOF'라 칭함) 상태(A)는 3번 연속 주프레임 헤더 또는 부프레임 헤더 동기 패턴에 에러가 생겼을 때 발생하고, 프레임 동기(Frame Sync ; FS) 상태(B)로 돌아가기 위해서는 마지막 3개 부프레임과 2바이트 내에서 연속된 3개의 주프레임 헤더나 부프레임 헤더가 발생하였을 때 이루어진다.
즉, 상기 OOF 상태(A)는 프레임 동기가 벗어난 상태이고, 프레임 동기 상태(B)는 부프레임 동기가 잡힌 후에 주프레임 동기가 완전히 잡혔을 때의 상태이며, 부프레임 동기(sfsync) 상태(C)는 부프레임만으로 동기가 잡힌 상태로 한 프레임내 8개의 부프레임 헤더가 있는데 이들 중 4개의 부프레임 헤더 패턴을 비교하여 3개가 맞은 경우 부프레임 동기를 선언한다.
그리고, 프레임 동기 상태(D)는 주프레임 패턴으로 동기를 잡은 상태로 한 프레임내의 주프레임 헤더는 한 개만을 갖게 되어 매 프레임 단위마다의 첫 번째에 있는 헤더 패턴이 찾아졌을 경우 동기를 선언한다.
도 4에서 상태 천이 1은 OOF 상태(A)에서 바이트 단위로 헤더 패턴 검사를 하는 경우 3개 부프레임과 2바이트중 부프레임 헤더만 3개 또는 부프레임 2개에 주프레임 헤더 1개로 찾아진 경우이고, 1'와 3'는 연속된 프레임 또는 부프레임 헤더에 에러가 발생하였을 경우 OOF 상태(A)로 천이하는 경우이다.
그리고, 상태 천이 2는 4개 부프레임 헤더 또는 주프레임 헤더중 부프레임으로만 동기가 찾아지는 경우가 대부분이므로, 부프레임 동기 상태(C)에서 최소 1개 부프레임을 지나 최대 4개 부프레임을 지나서 주프레임 헤더가 찾아진 경우에는 프레임 동기 상태(D)로 들어간다.
이상, 상기 설명에서와 같이 본 발명은 바이트 단위 병렬 형태의 4개의 헤더 패턴들만 비교하여 그중 3개의 헤더 패턴만 같으면 동기가 맞은 것으로 간주하므로 종래에 비해 프레임 동기 검출 속도가 매우 빠르며, 또한 부프레임 단위로 데이터를 처리하기 때문에 종래 프레임 단위로 처리하는 경우보다 데이터 손실율이 반이상 줄어들게 되는 효과가 있다.
Claims (1)
- 상대 교환국으로부터 입력되는 직렬 데이터를 병렬 데이터로 변환하면서 바이트 클럭 및 바이트 클럭에 따른 동기신호를 생성하는 제1단계와, 상기 제1단계에서 생성된 동기신호와 병렬 데이터를 디코딩하는 제2단계와, 상기 제2단계에서 디코딩된 병렬 데이터를 9개의 프레임으로 나누어 그중 4개 프레임을 4개의 쉬프트 레지스터에 쉬프트시켜 저장하는 제3단계와, 상기 제3단계에서 4개의 쉬프트 레지스터에 저장된 병렬 데이터를 270바이트마다 같은 위치에 있는 주프레임 헤더 또는 부프레임의 헤더를 상호 비교하는 제4단계와, 상기 제4단계에서 주프레임 또는 부프레임의 헤더 패턴이 3개 이상 동일한지를 판단하여 동일한 헤더 패턴이 3개 이상이면 프레임 동기 상태를 선언하고, 동일한 헤더 패턴이 3개 이상이 아니면 병렬 데이터를 쉬프트 저장하여 상기 제4단계로 복귀하는 제5단계로 이루어지는 것을 특징으로 하는 비동기 전송 모드(ATM) 망에서의 프레임 동기 검출방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980010103A KR19990075718A (ko) | 1998-03-24 | 1998-03-24 | 비동기 전송 모드 망에서의 프레임 동기 검출방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980010103A KR19990075718A (ko) | 1998-03-24 | 1998-03-24 | 비동기 전송 모드 망에서의 프레임 동기 검출방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990075718A true KR19990075718A (ko) | 1999-10-15 |
Family
ID=65860264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980010103A KR19990075718A (ko) | 1998-03-24 | 1998-03-24 | 비동기 전송 모드 망에서의 프레임 동기 검출방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990075718A (ko) |
-
1998
- 1998-03-24 KR KR1019980010103A patent/KR19990075718A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7613194B2 (en) | Synchronizing conversion of data signals between devices | |
EP0448074B1 (en) | Synchronization circuit for ATM cells | |
EP0503667B1 (en) | A CRC operating method and an HEC synchronizing unit in the ATM switching method | |
KR100330335B1 (ko) | 2방향링크를통한데이터전송을동기화하는방법및시스템 | |
US5384774A (en) | Asynchronous transfer mode (ATM) payload synchronizer | |
US6768734B2 (en) | Device and method for equalizing data delays | |
US20130094370A1 (en) | Methods and Apparatus for Selecting the Better Cell From Redundant Streams Within A Cell-Oriented Environment. | |
US6345052B1 (en) | Method and apparatus for the reliable transition of status signals from an interface device when using a localized sampling architecture | |
JP3630460B2 (ja) | データ長補正システム | |
JPH04229743A (ja) | 同期デジタル階層システムの同期方法及び異なるデータ構造を識別する方法及びその回路 | |
JP2001308863A (ja) | インタフェース装置 | |
JPH0879230A (ja) | フレーム同期信号のフレームの開始位置情報を伝送しかつ検出する伝送装置 | |
US6061352A (en) | ATM cell receiver system with source clock recovery | |
KR19990075718A (ko) | 비동기 전송 모드 망에서의 프레임 동기 검출방법 | |
US6738395B1 (en) | Pointer processing and path BIP-8 computation for large concatenated payloads | |
JP2967748B2 (ja) | Atmセル同期回路 | |
JP2000032575A (ja) | Tone及びDTMF発生機能を備えたATMセル変換装置及びその方法 | |
EP0677976A2 (en) | A network terminator with asynchronous mode of transfer | |
KR19990075717A (ko) | 비동기 전송 모드 망에서의 프레임 동기 검출방법 | |
US6775263B1 (en) | Frame synchronizing apparatus using memory | |
JPH0423540A (ja) | Atmネットワークにおけるセルエラー訂正方式 | |
JPH04282936A (ja) | Stm信号とatm信号の変換/逆変換方式 | |
JP2001127746A (ja) | タイミング伝送方式 | |
KR19980020862A (ko) | 비동기 전송모드(atm) 셀 기반 전송방식의 프레임 동기장치 | |
JP3849459B2 (ja) | 伝送データ情報検出方法と伝送データ情報検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |