KR19990072727A

KR19990072727A - 직렬비교전압계측을이용한전압표시기

Info

Publication number: KR19990072727A
Application number: KR1019990005397A
Authority: KR
Inventors: 갤러반마이클
Original assignee: 맥나이트 더글라스 쥐; 플루케 코오포레이션
Priority date: 1998-02-20
Filing date: 1999-02-18
Publication date: 1999-09-27
Also published as: CA2255091C; JP3074593U; TW407203B; EP0937988A1; CN1229923A; JPH11281682A; US5998985A

Abstract

직렬 또는 순차 비교전압 계측 기술을 이용한 전압 표시기. 전압 분배기에 의하여 발생된 기준전압은, 전압 비교기의 일 입력단에 멀티플렉서의 출력단자를 경유하여 제공되는 일 기준전압을 순차적으로 한 번씩 선택하는 카운터에 의하여 구동되는 멀티플렉서의 입력단에 인가된다. 계측될 입력신호는 비교기의 다른 입력단에 인가된다. 입력전압이 멀티플렉서의 출력 단자에서 기준전압과 일치하거나 기준전압을 초과할 때, 비교기는 전환되어 1-N 디코더에 인에이블 신호를 제공한다. 또한, 1-N 디코더는 카운터에 의하여 구동되어, 디코더의 출력과 대응 멀티플렉서의 입력은 동시에 어드레스 된다. 1-N 디코더의 출력단은 전압레벨 또는 전압크기를 표시하는 LED에 접속된다. 전압 입력신호는 입력신호를 배율화 하는 제어 증폭기 및 비교 목적으로 출력을 일 극성으로 제공하는 절대값 증폭기를 경유하여 인가된다. DC 전압 극성은 검출되어, 별개된 LED에 의하여 표시되기도 한다. 더욱이, AC 및 DC 입력전압을 구별하고, 적절한 표시를 제공하는 AC/DC 디코드 논리회로가 제공되기도 한다. 바람직한 실시예가 공칭 AC 기준전압 및 공칭 DC 기준전압 모두 동일한 전압 분배기에 의하여 되도록 함에 있어서, 동일한 기준전압이 AC 계측 및 DC 계측 모두에 사용되도록,

Description

직렬 비교전압 계측을 이용한 전압 표시기{VOLTAGE INDICATOR USING SERIAL COMPARISON VOLTAGE MEASUREMENT}

본 발명은 일반적으로 전압 계측과 표시 장치에 관한 것으로, 특히 직렬 비교전압 계측을 이용한 전압 표시기에 관한 것이다.

종래에는 각각 다른 기준전압에 접속되어 입력전압 신호와 비교하여 전압계측을 제공하는, 비교기의 병렬 스트링(string)을 사용하는 것이 널리 알려져 왔다. 병렬 비교기 기술은 아날로그-BCD 변환기, 아날로그-Gray Scale 변환기 및 아날로그 막대 그래프 전압 표시기에 사용되어 왔다.

이러한 종래 기술의 병렬 비교기 회로가 도 1에 도시된다. 전압 입력신호(V_IN)가 입력단자(10)를 통하여 비교기(12-1, 12-2, 12-3 및 12-4)의 반전(反轉)(-) 입력단에 동시에 인가된다. 비교기(12-1, 12-2, 12-3 및 12-4)의 비반전(+) 입력단은 각각 기준전압(V₁, V₂, V₃및 V₄)에 접속되는데, 이 기준전압은 기준 전압원(V_REF)과 접지 사이에 직렬로 접속된 저항(14-1, 14-2, 14-3, 14-4 및 14-5)을 포함하는 전압 분배기 스트링에 의하여, 본 실시예에서 양의 방향으로 증가하게 제공된다. 비교기(12-1, 12-2, 12-3 및 12-4)의 출력은, 본 실시예에서 각각 발광 다이오드(LEDs)(16-1, 16-2, 16-3 및 16-4)의 캐소드(cathode)에 결합되고, 발광 다이오드의 애노드(anode)는 차례대로 각 부하저항(18-1, 18-2, 18-3 및 18-4)을 통하여 전압원(V_CC)에 결합된다.

비교기(12-1 내지 12-4) 중 어느 하나의 반전(-) 입력단에 인가된 전압이 비반전(+) 입력단에 인가된 기준전압을 초과할 때, 이 비교기의 출력은 LOW 상태로 전환하고, 출력 회로내의 LED를 ON 시킨다. 예를 들어, 비교기(12-1)의 반전(-) 입력단에 인가된 전압 입력신호(V_IN)가 그것의 비반전(+) 입력단에 인가된 값(V₁)을 초과한다고 가정하자. 비교기(12-1)의 출력은 LOW 상태로 전환하고, LED(16-1)를 ON 시킨다. 본 실시예에 계속하여, 전압 입력신호(V_IN)가 V₃와 V₄사이값으로 상승한다고 가정하자. 비교기(12-2 및 12-3)가 전환되어 LED(16-2 및 16-3)를 ON 시킨다. 그리하여, LED(16-1, 16-2 및 16-3)가 도통되어 발광하여, 전압 입력신호가 V₃보다 크고 V₄보다 작은 값을 가졌다는 것을 표시한다.

병렬 비교기 기술에서 주요한 결점은 바람직한 결과를 제공하기 위해 필요한 비교기의 수가 많다는 것이다. 많은 수의 비교기와 관련하여, 비교기 자체내의 오프셋과 드리프트 및 부수적 전력소모는 문제점들이다.

공간을 차지하고 다량의 전력을 소모하며 독립하여 수정될 필요가 있는 오프셋 및 드리프트를 나타내는 등, 다수 비교기와 관련된 부수적 문제점 없이, 병렬 비교기 기술과 같은 결과를 갖는 비교 방법을 제공하는 것이 바람직할 것이다.

비교기의 수를 줄이는 한가지 방법은 절대값 증폭기를 입력회로로 사용하는 것인데, 이것은 출력 크기를 결정하는 데에 단극(single-polarity)전압의 사용을 허용한다. 그러나, 이러한 절대값 증폭기와 관련된 오프셋 및 드리프트 문제는 출력 크기 레벨에 있어서 불확실함을 낳는다.

본 발명에 따르면, 상기 문제점들은 직렬 비교전압 계측 기술을 이용한 전압 표시기에 의하여 극복된다. 전압 분배기에 의하여 발생된 기준전압은, 출력 단자를 통하여 전압 비교기의 일 입력단에 동시에 제공될 일 기준전압을 선택하는 카운터(counter)에 의하여 구동되는 멀티플렉서(multiplexer)의 입력단에 인가된다. 계측될 입력신호는 비교기의 나머지 입력단에 인가된다. 입력신호가 멀티플렉서 출력단 기준전압과 같거나 초과할 때는, 비교기가 전환되고, 1-N 디코더(decoder)에 인에이블(enable) 신호를 제공한다. 1-N 디코더는 또한 상기 카운터에 의하여 구동되어, 디코더 출력과 대응 멀티플렉서 입력이 동시에 어드레스 된다. 1-N 디코더의 출력은 전압의 레벨 또는 크기를 표시하는 LED에 접속된다.

LED의 어른거림을 제거하기 위해, 멀티플렉서와 1-N 디코더는 다음 판독까지 비교값을 유지하는 래치(latch)를 포함하기도 한다. 상기 상업적 실시예에서, 멀티플렉서와 디코더를 구동하는 카운터는 판독 사이클(cycle) 당 16개의 어드레스를 제공하는 8 kHz 클럭(clock)에 의해 구동된다. 이 어드레스는 7개의 공칭 DC 전압, 7개의 공칭 AC 전압 및 판독 사이클 당 제공된 두 개의 자동-제로화 단계(차동 증폭기 오프셋 및 드리프트 제로화용)의 디코딩을 포함한다.

전압 입력신호는 상기 입력신호를 AC 또는 DC로 배율화 하고, 신호 크기의 절대값을 제공하는 제어 증폭기를 경유하여 인가되어, 선택된 기준전압과 DC 전압의 비교가 하나의 극에서 이루어지기도 한다. 이것은 부가적인 전력 공급원과 소자들의 필요성을 제거한다. 양(+) 또는 음(-)의 DC 전압극성은 개별 LED에 의하여 사용자에게 표시되기도 한다. 더욱이, AC 입력전압과 DC 입력전압을 구별하여 적절한 표시를 제공하는 AC/DC 디코드 논리회로가 제공되기도 한다.

AC 및 DC 표시 모두에 대하여, 기준전압이 동일한 기준 분배기에 의하여 제공되는데, AC 표시에 대하여는 기준을 제공하는 계수(V)를 이용한다. 선택적으로, 신호제어 증폭기의 이득을 변경하는 이득 제어신호가 제공되기도 하여, 동일한 계측값이 AC 및 DC 계측 모두에 이용되기도 한다.

신호제어 증폭기는 오프셋 및 드리프트의 효과를 제로화하는 자동-제로화 루프(loop)를 구비한 절대값 증폭기이므로, 비교기는 입력 크기를 소정 비교 레벨과 정확히 비교한다.

그러므로, 본 발명의 목적은 직렬 비교전압 계측기술을 이용한 전압 표시기를 제공하는 것이다.

본 발명의 또 다른 목적은 단일 비교기가 사용되는 전압 계측 및 표시 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 입력회로로 사용된 절대값 증폭기가 오프셋과 드리프트의 효과를 제거하는 자동 제로화 루프를 구비한 전압 표시기 및 계측 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 전압 계측 및 표시 시스템에 있어서, 전력소모와 복잡성을 제거하는 것이다.

본 발명의 다른 목적, 특성 및 이점은 첨부된 도면과 함께 이후 설명을 읽으면 당업자에게 명백해 질 것이다.

도 1 은 전압 표시를 제공하는 종래 기술의 병렬 비교기 회로의 개략도;

도 2 는 본 발명에 따른 직렬 비교전압 계측을 이용한 전압 표시기의 개략도;

도 3 은 본 발명에서 사용된 것처럼 자동으로 오프셋(offset) 전압과 드리프트(drift) 전압을 제로화하는 절대값 증폭기와 비교기의 개략도; 및

도 4 는 AC/DC 검출 및 디코드 논리회로의 개략도.

본 발명에 따른 직렬 비교전압 계측을 이용한 전압 표시기의 개략도인 도 2를 참고하면, 입력단(A₀- A₇)을 구비한 멀티플렉서(20)와 대응 출력단(D₀- D₇)을 구비한 1-N 디코더가 도시된다. 적절히, 멀티플렉서(20)는 상용 74HC4051, 1-N 디코더(22)는 상용 74HC138 이 될 수 있다.

전압 분배기 저항(24-1 내지 24-9) 스트링은 V_REF와 접지 사이에 직렬로 접속되어, 저항에 걸치는 전압강하에 따른 일련의 기준전압(V₀내지 V₇)을 생성한다. 기준전압(V₀내지 V₇)은 각각 멀티플렉서(20)의 입력단(A₀내지 A₇)에 인가된다.

1-N 디코더(22)의 출력단(D₀내지 D₇)은 각각 LED(26-1 내지 26-8)의 캐소드에 접속된다. LED(26-1 내지 26-8)의 애노드는 각각 부하저항(28-1 내지 28-8)을 통하여 전압원(V_CC)에 접속된다.

클럭(32)에 의하여 구동되는, 어드레스 카운터(30)는 멀티플렉서(20)의 입력단(S₀, S₁, S₂)과 1-N 디코더(22)의 입력단(A₀, A₁, A₂)에 카운트 신호를 인가하여, 멀티플렉서(20)와 1-N 디코더(22)를 동시에 주소화 한다. 이 작동의 효과는 멀티플렉서(20)의 입력단(A₀내지 A₇)과 1-N 디코더의 대응 출력단(D₀내지 D₇)을 동시에 선택하는 것이다.

전압 입력신호(V_IN)는 입력단자(36) 및 절대값 증폭기(38)를 경유하여 비교기(40)의 반전 입력단에 인가되고, V_IN은 어드레스 카운터(30)에 의해 선택되고 비교기(40)의 비반전 입력단에 접속된 멀티플렉서(20)의 출력핀(Z)에 조향된 하나의 기준전압(V₀내지 V₇)과 비교된다. 비교기(40)의 출력은 1-N 디코더(22)의 ENABLE 입력단에 접속되고, 전압 입력신호(V_IN)가 멀티플렉서(20)에 의하여 선택된 전압을 초과할 때, 비교기(40)는 전환하고, 인에이블 신호를 생성한다. 인에이블 신호가 1-N 디코더(22)의 ENABLE 입력단에 인가될 때, 어드레스 카운터(30)에 의해 선택된 하나의 출력(D₀내지 D₇)은 LOW가 되고, 대응 LED(26-1 내지 26-8)를 ON 시킨다.

명백히, 비교기(40)는 입력신호가 기준전압(V₀내지 V₇)과 일치할 때, 1-N 디코더(22)를 인에이블 시킨다. 어드레스 카운터(30)는 순차적으로 멀티플렉서(20)의 대응 입력(A₀내지 A₇) 및 1-N 디코더(22)의 출력(D₀내지 D₇)을 선택하며, 클럭(32)에 의하여 제공된 비율로 자유롭게 작동한다. 이 작동의 완벽한 이해를 제공하기 위하여, 다음 실시예를 보자. 전압 입력신호(V_IN)가 V₄와 V₅사이의 값을 갖는다고 가정하자. 어드레스 카운터가 멀티플렉서(20)의 입력단(A₀, A₁, A₂, A₃및 A₄)을 순차적으로 선택하고 전압(V₀, V₁, V₂, V₃및 V₄)을 순차적으로 출력핀(Z)으로 조향할 때, 이 전압은 V_IN값보다 크기가 작기 때문에, 비교기(40)는 전환하고 LOW로 남는다. 동시에, 어드레스 카운터(30)는 순차적으로 출력(D₀, D₁, D₂, D₃, D₄)를 선택하는 데, 이것은 LED(26-1, 26-2, 26-3, 26-4, 26-5)를 순차적으로 발광하게 하며, 전압 입력신호(V_IN)의 크기의 표시를 제공한다. 이 실시예에서, 어드레스 카운터가 입력(A₅내지 A₇)을 순차적으로 선택할 때, 기준전압(V₅내지 V₇)이 전압 입력신호(V_IN)보다 크기가 더 크기 때문에, 비교기(40)는 전환하지 않는다. 즉, 이 실시예에서, 어드레스 카운터(30)가 출력(D₅내지 D₇)을 선택할 때, 1-N 디코더(22)는 인에이블 되지 않는다.

클럭(32)의 클럭 주파수는 어른거림이 없는 표시를 제공하도록 선택되어야 한다. 상기 상용 실시예에서, 클럭 주파수는 8 kHz이고 어드레스 카운터(30)는 16-카운트 출력을 갖는다. 기준전압 분배기(24)는 7개의 공칭 DC 기준전압과 대응 DC 기준전압의배인 7개의 공칭 AC 전압을 제공한다. 이것은 동일한 공칭값의 DC 및 AC 표시가 동일한 LED에 의하여 제공되는 것을 허용한다. 나머지 두 개의 카운트는 절대값 증폭기와 비교기의 자동-제로화에 대한 것으로, 이하 논의된다. 더욱이, 멀티플렉서와 1-N 디코더는 어드레스 디코더를 적절히 래치하여 16-카운트 판독 사이클 동안에 비교가 이루어지게 하며, 기준전압을 래치하고 적절한 LED를 발광시킨다. 즉, 어드레스 디코더와 래치를 이용하여, 다음 판독이 이루어질 때까지 적절한 LED가 ON 상태를 유지한다.

DC 신호에 대하여, 절대값 증폭기(38)는 적절히 단위이득, 즉, 1 이득을 갖기도 한다. 그러므로, 양극 또는 음극내 변화의 단위는 DC 신호에 대한 출력에서 변화의 양-방향 단위를 일으킨다. 극성을 검출하고 극성의 가시적 표시를 제공하는 극성 검출기(비도시)가 제공되기도 한다. 절대값 증폭기(38)는 비교를 위해 양전압과 음전압을 모두 제공하는 필요성을 제거하고, 직렬비교 계측회로의 복잡성을 줄여준다. AC 신호에 대하여, 절대값 증폭기(38)는 유효하게 맥동성 DC 출력을 제공하는 전파 정류기이다. 여기서, 출력 래치와 LED 구동기는 AC 전압의 비교 표시를 제공하게 배치되고, AC 저전압과 그 대응 LED가 더 큰 크기 AC 전압(펄스의 반(半)-사인 형태로 인하여)보다 더 긴 주기의 시간동안 래치되어, 일련의 LED가 크기를 증가시키는 방향으로 점점 희미하게 되어, 피크치가 검출될 때 결국 꺼지게 된다.

전압 입력신호(V_IN)가 AC 신호인지 또는 DC 신호인지를 검출하는 AC/DC 디코드 논리회로(44)가 제공되기도 한다. 더욱이, AC 신호는 표시된 값의배이므로, 증폭기(38)의 이득을 정하는 이득-제어 신호가 인가되기도 한다. 이러한 택일은 AC 및 DC 작동에 대하여 다른 기준전압 또는 공급전압을 제공할 필요성을 제거하지만, 증폭기를 더욱 복잡하게도 한다. AC 또는 DC의 표시가 또한 제공되기도 한다. 예를 들어, AC 또는 DC를 표시하는 개별 LED가 AC/DC 디코드 논리회로에 접속되기도 한다.

상기 상용 실시예에서, 절대값 증폭기(38)는 입력신호의 양쪽 극성에 대하여 동일한 잡음 이득을 갖도록 최적화 된다. 이하 설명되듯이, 이것은 신호의 극성에 관계없이 오프셋 및 드리프트를 제거하게 하는데 중요하다. 절대값 증폭기(38) 및 비교기(40)에 관련된 오프셋 에러와 드리프트 에러는 어드레스 카운터(30)의 매 사이클 당 제로화 되어 제거된다. 이 논의에 대하여 도 3에 도시된 수학적 모델을 참조하자.

적절히 음 또는 양의 DC 전압 또는 AC 전압을 제공하는, 입력 전압원은 전압 발생기(50)로 나타나고, 이것은 스위치(S1, S2, S3) 네트워크를 통하여 절대값 증폭기(38)의 입력단에 접속된다.

절대값 증폭기(38)는 반전(-) 입력단으로부터 출력단으로 접속되고 값이 R_f인 궤환저항(54)를 구비한 연산 증폭기(52)를 포함한다. R_in의 값을 갖는 입력저항(56)이 스위치(S1, S2)의 접합점으로부터 연산 증폭기(52)의 반전 입력단으로 접속된다. 연산 증폭기(52)의 비반전(+) 입력단 측에서, 각각 R_a, R_b의 값을 갖는, 입력저항(58, 60)이 스위치(S3)와 접지 사이에 전압 분배기를 형성하도록 직렬로 접속되고, 저항(58, 60)의 접합점은 연산 증폭기(52)의 비반전 입력단에 접속된다. 소전압 발생기(62)가 저항(58, 60)의 접합점과 비반전 입력단 사이의 회로 경로에 삽입되어 도시된다. 소전압 발생기(62)는 연산 증폭기 시스템에 고유한 오프셋 전압(V_OS)(수 mV를 요구하는)을 나타낸다. 여기서, 스위치(S1, S2, S3)가 무시할 수 있을 정도의 저항을 갖고, R_f= R_in= R_a= R_b라고 가정하자.

극성 논리회로(64)는 입력전압을 받아서 입력전압의 극성에 따라서 스위치(S1, S2, S3)에 턴-온 및 턴-오프(turn-on 및 turn-off) 신호를 인가한다. 입력전압이 음 일 때, 스위치(S1)는 ON, 스위치(S2, S3)는 OFF 된다. 유사하게, 입력전압이 양 일 때, 스위치(S2, S3)는 ON, 스위치(S1)는 OFF 된다.

연산 증폭기(52)의 양쪽 입력단이 접지되면, 시스템의 잡음 이득은

(1) A_NOISE= 1 + R_f/R_in.

으로 주어진다. 여기서, R_f= R_in인 경우에, 잡음 이득은 A_NOISE= 2 이다.

전압 발생기(50)의 입력전압이 음 일 때, 스위치(S1)가 ON 되고, 음 입력전압이 저항(56)에 인가된다. 음-방향 입력전압에 대한 전압이득은

(2) A_(-)= - R_f/R_in.

으로 주어진다. 위에 언급한 대로 저항이 등가이므로, 이득은 -1, 즉, 단위이다.

전압 발생기(50)의 입력전압이 양 일 때, 스위치(S2, S3)는 ON 되고, 양 입력전압이 저항(58)에 인가된다. 양 입력전압에 대한 전압이득은

(3) A₍₊₎= [R_b/(R_a+ R_b)][1+R_f/R_in].

으로 주어진다. 다시, 저항이 등가이므로, 이득은 +1, 즉, 단위이다.

스위치(S1 내지 S3)가 ON 조건에서, 특정 FET(Field Effect Transistor)에 의해 전시되기도 하는 등의, 상당한 저항값을 갖는다면, 물론 스위치 저항은 상기 이득 공식들에 고려되어야 할 것이다.

그러므로, 입력신호의 양극성 또는 음극성에 대하여, 절대값 증폭기(38)의 출력은 입력의 크기에 대해 양-방향 등가 전압이라는 것을 알 수 있다. 절대값 증폭기(38)의 출력은 직렬-접속된 커패시터(70, 72)(이것의 목적은 곧 보여질 것이다.)를 경유하여 비교기(40)의 한 입력단에 인가된다. 소전압 발생기(74)가 비교기(40)의 비반전 입력단에서 회로에 삽입되어 비교기에 고유한 오프셋 전압(V_OS2)을 나타내는 것을 주의하자.

어드레스 카운터(30)의 카운트 사이클 초기에 제공되기도 하는 자동 제로화 사이클에서, 스위치(S4, S5, S6)는 폐쇄되어 비교기(40)의 비반전 입력단을 접지시킬 뿐만 아니라 접지를 커패시터(70, 72)의 접합점에 접속시키고, 비교기(40)의 출력을 반전 입력단에 접속시킨다. 동시에, 절대값 증폭기(38)의 입력단이 접지된다. 입력단의 접지로 2V_OS인, 연산 증폭기(52)의 출력은 커패시터(70)에 저장된다. 비교기 오프셋 전압(V_OS2)은 커패시터(72)에 저장된다. 자동 제로화 사이클 종료시, 스위치(S4, S5, S6)는 개방되고, 커패시터(70, 72)에 저장된 오프셋 전압이 대수적으로 서로 가산되는 동안, 망효과(net effect)는 회로에서 이들 오프셋을 제거한다.

스위치(S1 내지 S6)는, 실리콘 또는 CMOS 트랜지스터 또는 FET 같은, 공지된 임의 다수의 전기 스위치를 이용하여 구현될 수 있을 것이다.

본 발명의 상기 상용 실시예는 전압 계측을 정확한 값으로 결정하기보다는, 다수의 소정 양 또는 음의 DC 전압 또는 AC 전압 표시를 제공하는 전압 표시기이다. AC 신호에 대한 절대값 증폭기(38)의 출력은 유효 전파정류 때문에 입력 주파수의 두 배인 리플(ripple) 주파수를 갖는다. 일반적으로, 이 리플전압은 DC 전압 및 AC 전압 모두에 대하여 비교기가 동일한 임계에 트립(trip)하는 정류를 필요로 한다. 그러나, 여기에 도시 설명된 순차 설계는 정류 필요성을 제거하고, 그로 인하여 응답 시간을 저하시킨다. 대신에, 표시된 전압의배인 기준전압이 전압 분배기(24)에 의하여 제공된다. 예를 들어, 표시된 전압이 24V 라고 가정하자. 전압 분배기(24)는 DC 24V 에 대하여 멀티플렉서(20)에 24V를 제공한다. 그러나, AC 24V에 대하여는 전압 분배기(24)가 비교기(40)에 의한 비교용으로 33.94(24)V를 제공한다. 그러므로, 표시된 DC 전압 및 AC 전압에 대하여, 적절한 비교용 기준전압이 전압 분배기(24)에 용이하게 설계되고, 어드레스 카운터(30)에 의하여 순차적으로 선택될 수 있다. 더욱이, 입력 신호가 감쇠하면, 기준전압이 따라서 배율화 된다. 예를 들면, 계측될 입력 신호 또는 입력 전압의 1000:1 감쇠에 대하여 본 실시예의 DC 24V에 대한 절대값 증폭기의 출력은 24 mV가 된다. 그리고, 표시된 DC 24V 및 AC 24V에 대한 기준 전압은 각각 24 mV 및 33.94 mV가 된다. 비교전압의 이러한 저레벨은 휴대용 전압 표시기내의 축전지 전력에 의한 작동을 용이하게 한다.

상기 상용 실시예의 AC/DC 검출 및 디코드 논리회로가 도 4에 도시된다. 미지의 입력전압 또는 입력신호가 입력단자(80)를 경유하여 신호 조건회로(82)에 인가되는데, 이 신호 조건회로(82)는 입력전압을 배율화하는 적당한 감쇠기 또는 분배기, 전압 스파이크(spike)를 제거하는 과도 필터, 및 과전압으로부터 이후 회로의 손상을 방지하는 보호회로를 포함한다. 신호 조건회로(82)의 출력은 위에서 설명한대로, 절대값 증폭기(38) 및 한 쌍의 비교기(84, 86)에 인가되는데, 비교기(84, 86)는 입력신호 또는 입력전압의 상태를 구별하는 창-비교 기능을 수행한다. 비교기(84, 86)의 출력은 디코드 논리회로(90)에 인가된다. 클럭신호(CLK)도 또한 디코드 논리회로(90)에 인가되는데, 상기 상용 실시예에서 이 클럭신호(CLK)는 62.5 ms의 주기를 갖는다. 만약, 두 비교기(84, 86)가 1 클럭 주기동안 두 번 트립하면, 입력신호는 AC 신호로 구별된다. 만약, 비교기(84)가 트립하고 1 주기후에 정상을 유지하면, 입력은 DC₊로 구별된다. 만약, 비교기(86)가 트립하고 1 주기후에 정상을 유지하면, 입력은 DC_-로 구별된다. 그러므로, 디코드 논리회로(90)의 출력은 DC₊, DC_-및 AC 이고, 이 출력은 적절한 표시기에 인가된다.

본 발명에 따르면 직렬 비교전압 계측기술을 이용한 전압 표시기, 단일 비교기가 사용되는 전압 계측 및 표시 회로, 및 입력회로로 사용된 절대값 증폭기가 오프셋과 드리프트의 효과를 제거하는 자동 제로화 루프를 구비한 전압 표시기 및 계측 회로가 제공되며, 전압 계측 및 표시 시스템의 전력소모와 복잡성을 제거할 수 있다.

본 발명의 바람직한 실시예를 도시, 설명하는 동안, 넓은 측면에서 본 발명을 벗어나지 않고 많은 변화 및 변형이 가능하다는 것은 당업자에게 명백할 것이다. 그러므로, 첨부된 청구범위가 본 발명의 진정한 범위 내에서 그러한 모든 변화 및 변형을 포함할 것이라는 것은 예상될 것이다.

Claims

입력전압을 수용하는 입력단자;

입력단에 인가된 복수의 기준전압을 구비한 멀티플렉서;

출력단에 결합된 복수의 표시 소자를 구비한 1-N 디코더;

상기 멀티플렉서와 상기 1-N 디코더가 순차적으로 작동하게 하여, 상기 멀티플렉서의 대응 입력단과 상기 1-N 디코더의 대응 출력단을 동시에 활성화시키는 제어회로; 및,

상기 입력단자 및 상기 멀티플렉서의 출력단에 결합되어, 상기 입력전압을 상기 복수의 기준전압과 비교하고, 상기 입력전압이 최소한 기준전압 크기의 크기일 때, 상기 1-N 디코더를 인에이블 시켜서, 상기 복수의 기준전압과 대응하는 상기 복수의 표시 소자를 활성화 시키는 비교기를 포함하는 것을 특징으로 하는 전압 표시회로.
제 1 항에 있어서,

상기 입력단자와 상기 비교기 사이에 배치된 절대값 증폭기를 더 포함하는 것을 특징으로 하는 전압 계측회로.
제 2 항에 있어서,

입력전압의 극성을 구별하는 극성 검출기 및 검출된 극성을 표시하는 최소한 하나의 극성 표시기를 더 포함하는 것을 특징으로 하는 전압 계측회로.
제 1 항에 있어서,

상기 입력전압이 AC 또는 DC 인지를 구별하며, 적절한 AC 또는 DC 표시를 제공하는 AC/DC 검출 논리회로를 더 포함하는 것을 특징으로 하는 전압 계측회로.