KR19990069199A - Hsg실리콘막 형성공정을 포함하는 반도체장치의 제조방법 - Google Patents

Abstract

본 발명은 양질의 HSG 실리콘 막을 형성할 수 있는 반도체 장치의 제조방법에 관해 개시한다. HSG 실리콘막 형성시 문제가 되는 자연 산화막이 웨이퍼 상에 형성되는 것을 방지하기 위해, 웨이퍼가 웨이퍼 카세트에 적재되어 카세트 모듈에 로딩될 때부터 프로세서 모듈에서 HSG 실리콘막이 형성될 때 까지 상기 웨이퍼가 고 진공분위기하에 있게 한다. 따라서, 상기 웨이퍼 표면이 대기에 노출될 가능성이 매우 희박해져서 상기 웨이퍼 표면이 자연 산화되는 것을 최소화할 수 있다. 또한, 상기 웨이퍼가 카세트 모듈에서 대기할 때 실시되는 싸이클 퍼징시 압력 변동폭을 40토르(torr)에서 10^-2토르(torr)∼10^-7토르(torr)정도로 크게 하여 상기 웨이퍼에 존재하는 불순물 및 HSG 실리콘막 성장에 장애가 되는 요소들을 제거한다. 이와 같이, HSG 실리콘막이 형성되기 전에 상기 웨이퍼 표면이 자연산화되는 것을 최소화할 수 있을 뿐만 아니라 상기 웨이퍼 상에 존재하는 HSG 실리콘막 형성을 방해하는 불순물과 장애요소들을 최대한 제거함으로써 양질의 HSG 실리콘막을 형성할 수 있다.

Description

ＨＳＧ 실리콘막 형성공정을 포함하는 반도체 장치의 제조방법

본 발명은 반구형 그레인(Hemispherical Grain, 이하 HSG라 함) 실리콘막 형성공정을 포함하는 반도체 장치의 제조방법에 관한 것으로서, 특히 HSG 실리콘막 형성전에 웨이퍼에 존재하는 불순물들과 자연산화막이 형성되는 것을 최소화함으로써 상기 웨이퍼 상에 양질의 HSG 실리콘막을 형성할 수 있는 반도체 장치의 제조방법에 관한 것이다.

HSG 실리콘막 형성에 사용되는 설비는 통상적으로 웨이퍼 카세트가 위치하는 카세트 모듈과 상기 카세트 모듈에 연결된 트랜스퍼 모듈, 튜브 및 보트부인 프로세스 모듈로 구성된다.

종래 기술에 의한 HSG 실리콘막 형성과정은 먼저, 웨이퍼를 웨이퍼 카세트에 적재한다. 이어서 상기 카세트 모듈내의 압력이 적정값으로 될 때 까지 상기 웨이퍼 카세트를 카세트 셔틀에 대기시킨다. 카세트 모듈내의 압력이 적정값이 되면 웨이퍼 카세트를 카세트 모듈에 로딩시킨다. 이어서, 상기 카세트 모듈에서 웨이퍼의 기계적인 동작이 수행된다. 계속해서 1토르(torr)에서 0.1토르(torr)의 압력 범위에서 싸이클 퍼징이 실시된다. 이후, 카세트 모듈에서 웨이퍼를 선택하여 보트에 로딩시킨다. 이러한 보트를 프로세스 모듈내 보트 튜브에 로딩한다. 상기 웨이퍼 상에 HSG 실리콘막을 형성한다.

그런데, 종래 기술에 의한 HSG 실리콘막 형성과정은 다음과 같은 문제점을 포함하고 있다.

즉, 상기 웨이퍼 카세트가 상기 카세트 셔틀에서 대기하는 동안 상기 웨이퍼는 대기에 그대로 노출되어 웨이퍼 표면에 자연산화막이 성장된다. 웨이퍼 상에 양질의 HSG 실리콘막을 형성하기 위해선 웨이퍼 표면에 자연산화막이 형성되지 않는 것이 바람직하다.

또한, 종래 기술은 카세트 모듈에 웨이퍼 카세트를 로딩한 다음 비교적 긴 시간동안(예컨대 6분이상) 웨이퍼의 기계적 동작이 수행된다.

또한, 종래 기술은 카세트 모듈내에 구비된 불활성 가스의 유입구와 진공 펌핑홀이 서로 수직하게 형성되어 있다. 따라서, 상기 진공 펌핑 홀의 반대쪽에 있는 웨이퍼의 플렛 존(flat zone) 부위에 있는 불순물의 제거효율이 낮아진다.

또한, 종래 기술은 상기 웨이퍼 카세트를 상기 카세트 모듈내 중간에 로딩시킨다. 따라서, 싸이클 퍼징시 퍼징 효율이 낮아진다.

또한, 종래 기술은 싸이클 퍼징시 압력차는 1토르(torr)에서 0.1토르(torr)정도로서 비교적 작다. 따라서, 웨이퍼내에 존재하는 불순물이나 HSG 실리콘막 형성에 장애가 되는 요소들의 제거율이 낮아져서 양질의 HSG 실리콘막을 형성하기 어렵게 된다.

마지막으로, 종래 기술은 웨이퍼를 보트에 로딩시 카세트 모듈과 트랜스퍼 모듈의 압력을 1토르(torr)정도의 압력으로 유지한다. 그런데, 이 정도의 압력으로 상기 보트로 로딩되는 웨이퍼에 자연산화막이 성장되는 것을 막기 어렵다.

이러한 이유들로 인해, 종래 기술은 웨이퍼 상에 양질의 HSG 실리콘막을 형성하기 어렵다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술에 나타나는 문제점을 해소하기 위한 것으로서, 웨이퍼에 존재하는 불순물을 제거효율을 높일 수 있고 자연산화막이 형성되는 것을 최소화하여 양질의 HSG 실리콘막을 형성할 수 있는 반도체 장치의 제조방법을 제공함에 있다.

도 1은 본 발명의 실시예에 의한 HSG 실리콘막 형성공정을 포함하는 반도체 장치의 제조방법을 단계별로 나타낸 블록도이다.

도 2는 본 발명의 실시예에 의한 HSG 실리콘막 형성방법을 포함하는 반도체 장치의 제조에 사용되는 공정설비를 개략적으로 나타낸 도면이다.

*도면의 주요 부분에 대한 부호설명*

40, 42, 44, 46, 48, 50:제1 내지 제6 단계.

52, 54:제1 및 제2 카세트 모듈.

52a, 54a:제1 및 제2 트랜스퍼 암.

56:트랜스퍼 모듈. 56a: 보트(boat).

56b:보트 엘리베이터. 58:프로세스 모듈.

W.C:웨이퍼 카세트.

상기 기술적 과제를 달성하기 위하여, 본 발명에 의한 HSG 실리콘막 형성공정을 포함하는 반도체 장치의 제조방법은 다음과 같이 실시한다.

웨이퍼가 웨이퍼 카세트에 적재된 상태로 로딩되고 불활성가스가 유입되는 유입구와 유입된 가스가 배기되는 진공 펌핑 홀이 구비된 제1 및 제2 카세트 모듈(cassette module)과 상기 제1 및 제2 카세트 모듈과 연결된 트랜스퍼 모듈(transfer module)과 상기 트랜스퍼 모듈과 연결된 프로세서 모듈을 구비하는 반도체 장치의 제조설비를 이용한 반도체 장치의 제조방법에 있어서,

(a) 제1 압력하에서 상기 웨이퍼 카세트를 상기 제1 또는 제2 카세트 모듈에 로딩한다. (b) 상기 카세트 모듈을 제2 압력하에서 싸이클 퍼징한다. (c) 상기 웨이퍼 카세트에 적재된 웨이퍼를 제3 압력하에서 보트로 로딩한다. (d) 상기 보트를 상기 프로세서 모듈로 로딩하여 상기 웨이퍼 상에 HSG 실리콘막을 형성한다.

상기 제1 압력은 760토르(torr)이고 상기 제2 압력은 최대 40토르(torr), 최소 10^-2∼10^-7토르(torr)이다. 상기 제3 압력은 10^-2∼10^-7토르(torr)이다.

상기 싸이클 퍼징은 4회∼7회정도 실시한다.

상기 (a) 단계에서, 상기 웨이퍼 카세트는 상기 제1 또는 제2 카세트 모듈 내 상부(top)에 로딩한다.

본 발명에 의한 반도체 장치의 제조공정은 HSG 실리콘막 형성시 문제가 되는 자연 산화막이 웨이퍼 상에 형성되는 것을 방지하기 위해, 웨이퍼가 웨이퍼 카세트에 적재되어 카세트 모듈에 로딩될 때부터 프로세서 모듈에서 HSG 실리콘막이 형성될 때 까지 상기 웨이퍼가 고 진공분위기하에 있게 한다. 즉, 항시 10^-2토르(torr)∼10^-7토르(torr)정도의 고 진공상태에 있게 한다. 따라서, 상기 웨이퍼 표면이 대기에 노출될 가능성이 희박해져서 상기 웨이퍼 표면이 자연 산화되는 것을 최소화할 수 있다. 또한, 상기 웨이퍼가 카세트 모듈에서 대기할 때 실시되는 싸이클 퍼징시 압력 변동폭을 크게 하여 상기 웨이퍼에 존재하는 불순물 및 HSG 실리콘막 성장에 장애가 되는 요소들을 제거하는 효율을 높일 수 있다. 따라서, 양질의 HSG 실리콘막을 형성할 수 있다.

이하, 본 발명의 실시예에 의한 HSG 실리콘막 형성공정을 포함하는 반도체 장치의 제조공정을 첨부된 도면들을 참조하여 상세하게 설명한다.

그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다.

첨부된 도면들 중, 도 1은 본 발명의 실시예에 의한 HSG 실리콘막 형성공정을 포함하는 반도체 장치의 제조방법을 단계별로 나타낸 블록도이다.

도 2는 본 발명의 실시예에 의한 HSG 실리콘막 형성방법을 포함하는 반도체 장치의 제조에 사용되는 공정설비를 개략적으로 나타낸 도면이다.

본 발명은 공정설비의 개선보다는 공정 자체의 개선에 주안점을 두고 있다. 그렇다고 반도체 장치의 제조공정중 선택된 어느 한 공정에만 주안점을 두는 것이 아니라 상기 선택된 어느 한 공정을 실시하기 위한 준비 단계에서부터 실시한 후의 단계를 모두 포함하는 연속된 공정에 주안점을 둔다. 여기서 상기 선택된 어느 한 공정은 반도체 장치의 제조에 관련된 모든 공정이 해당될 수 있으나, 본 발명에선 HSG 실리콘막 형성공정을 예로 든다.

본 발명에 의한 반도체 장치의 제조방법은 크게 여섯 단계로 나누어 설명할 수 있다.

도 1을 참조하면, 제1 단계(40)는 HSG 실리콘막 형성공정을 진행하기 위한 설비내의 분위기 조정 단계이다. 여기서 상기 HSG 실리콘막 형성공정을 진행하기 위한 설비는 도 2에 도시한 바와 같이, 제1 및 제2 카세트 모듈(casette module)(52, 54)과 트랜스퍼 모듈(56) 및 프로세스 모듈(58)로 구성된다.

상기 제1 및 제2 카세트 모듈(52, 54)은 웨이퍼 카세트가 로딩되는 장소이다. 그리고 상기 트랜스퍼 모듈(56)은 상기 제1 또는 제2 카세트 모듈(52, 54)에 로딩된 웨이퍼 카세트에서 웨이퍼를 집어서 상기 프로세스 모듈(58)로 운반하는 트랜스퍼 암(transfer arm)이 구비된 설비이다. 상기 프로세스 모듈(58)은 웨이퍼 상에 임의의 공정 예컨대, HSG 실리콘막 형성공정이 진행되는 설비이다. 도 1를 참조하면, 상기 트랜스퍼 모듈(56)에 한 개의 상기 프로세스 모듈(58)만 연결되어 있으나 이는 설명과 도면을 간단히 하기 위한 것에 지나지 않는다. 실제적으로 상기 트랜스퍼 모듈(56)에 복수개의 프로세스 모듈이 연결되어 있다.

상기 제1 및 제2 카세트 모듈(52, 54)에 로딩된 웨이퍼 카세트에서 낟장 웨이퍼는 제1 및 제2 트랜스퍼 암(52a, 54a)에 의해 보우트(56a)에 올려지고 상기 보우트(56a)는 보우트 엘리베이터(56b)에 의해 보우트 튜브로 로딩되어 상기 프로세스 모듈(58)에서 상기 HSG 실리콘 막 형성공정을 진행한다. 이러한 설비는 상기 HSG 실리콘막 형성공정외에 반도체 장치의 다른 제조공정에도 사용된다.

제2 단계(42)는 상기 분위기 조성이 완료된 HSG 실리콘막 형성공정을 진행하기 위한 설비중 상기 제1 또는 제2 카세트 모듈(casette module)(52, 54)에 웨이퍼 카세트를 로딩하는 단계이다.

제3 단계(44)는 상기 웨이퍼 카세트가 로딩된 상기 제1 또는 제2 카세트 모듈(52, 54)을 퍼징하는 단계이다.

제4 단계(46)는 상기 제1 도는 제2 카세트 모듈(52, 54) 중 선택된 어느 한 모듈에 로딩된 웨이퍼 카세트로부터 웨이퍼를 보우트로 로딩하는 단계이다.

제5 단계(48)는 상기 보우트에 로딩된 웨이퍼 상에 HSG 실리콘 막을 형성하는 단계이다.

제6 단계(50)는 상기 프로세스 모듈(50)에서 상기 HSG 실리콘 막이 형성된 웨이퍼를 언 로딩하여 상기 웨이퍼를 로딩한 웨이퍼 카세트로 로딩하는 단계이다.

상기 제1 단계(40)에서 상기 HSG 실리콘막 형성공정을 진행하기 위한 설비, 예컨대 상기 제1 및 제2 카세트 모듈(52, 54)내의 압력을 제1 압력, 예컨대 760토르(torr)정도로 유지한다. 이러한 분위기는 상기 웨이퍼 카세트(W.C)가 웨이퍼 셔틀(shuttle)(도시 하지 않음) 위에 로딩되기 전에 이미 이루어진다. 이렇게 함으로써, 상기 웨이퍼 셔틀위에 상기 웨이퍼 카세트(W.C)가 로딩됨과 동시에 오퍼레이터에 의해 공정의 시작명령이 내려지면 상기 웨이퍼 카세트(W.C)는 바로 상기 제1 또는 제2 카세트 모듈(52, 54)로 로딩된다. 따라서, 상기 웨이퍼 카세트(W.C)가 상기 웨이퍼 셔틀에서 대기하는 시간을 짧게할 수 있다.

상기 제2 단계(42)에서 상기 웨이퍼 카세트(W.C)를 상기 제1 또는 제2 카세트 모듈(52, 54)에 로딩하는데, 상기 제1 또는 제2 카세트 모듈(52, 54)내 상부(top)에 로딩시킨다.

한편, 상기 제1 및 제2 카세트 모듈(52, 54)은 불활성가스 예컨대, 질소가스(N₂)가 유입되는 유입구와 펌핑에 의해 상기 유입된 불활성가스가 배출되는 진공 펌핑 홀(vacuum pumping hole)을 구비하고 있다. 그런데, 상기 진공 펌핑 홀은 상기 제1 및 제2 카세트 모듈(52, 54) 내에서 상기 유입구로부터 대각선방향에 구비되어 있다. 따라서 상기 유입구를 통해서 유입된 불활성가스는 웨이퍼의 전면을 거쳐서 상기 진공 펌프 홀로 배기되므로 상기 제1 또는 제2 카세트 모듈(52, 54)에 로딩된 웨이퍼 카세트에 적재된 웨이퍼의 전 영역으로부터 불순물을 제거하는 것이 가능하다. 상기 웨이퍼 카세트를 상기 제1 또는 제2 카세트 모듈(52, 54)내 상부에 로딩한후 실시하는 상기 펌핑은 상기 제1 또는 제2 카세트 모듈(52, 54)내의 압력이 10^-2토르(torr)가 될 때 까지 실시한다.

상기 제3 단계(44)는 싸이클 퍼징단계로서, 상기 제3 단계(44)에서 상기 제1 또는 제2 카세트 모듈(52, 54)에 로딩된 웨이퍼 카세트에 적재된 웨이퍼에 존재하는 불순물과 후속 공정, 예컨대 HSG 실리콘막 형성공정에서 상기 HSG 실리콘막 성장에 장애를 주는 여러요소들이 제거된다.

상기 싸이클 퍼징은 제2 압력하에서 4회에서 7회정도 실시한다. 즉, 상기 각 싸이클 퍼징시 상기 웨이퍼 카세트가 로딩된 상기 제1 또는 제2 카세트 모듈(52, 54)의 압력은 크게 40토르(torr)까지 높혀지거나 10^-2∼10^-7토르(torr)까지 낮혀진다.

상기 싸이클 퍼징시 상기 웨이퍼 카세트(W.C)는 상기 제1 또는 제2 카세트 모듈(52, 54) 내의 상부에 위치하고 있다. 따라서, 진공라인과 가장 가까운 거리에서 웨이퍼 퍼지를 실시할 수 있다. 퍼징 효과를 높일 수 있다.

상기 제4 단계(46)에서 상기 웨이퍼 카세트(W.C)로부터 상기 보트(boat) (56a)에 웨이퍼를 로딩한다. 이때, 상기 제1 및 제2 카세트 모듈(52, 54), 트랜스퍼 모듈(56) 및 상기 보트(56a)는 제3 압력, 예컨대 10^-2∼10^-7토르(torr)정도의 압력으로 유지된다.

상기 제5 단계(48)를 실시하기 위해, 상기 웨이퍼가 로딩된 보트(56a)를 상기 프로세서 모듈(58)내의 보트 튜브(도시하지 않음)로 로딩하여 HSG 실리콘막 형성공정을 진행한다. 이후, 상기 보트 튜브에서 상기 보트를 언 로딩시키고 상기 보트 상에서 상기 웨이퍼를 언 로딩하여 원래의 웨이퍼 카세트로 로딩한다(제6 단계).

상기 제1 내지 제4 단계에서의 압력 조절은 관련 시스템의 프로그램의 설정값의 변경을 통해서 달성할 수 있다. 예컨대, 상기 싸이클 퍼징시 상기 제1 및 제2 카세트 모듈(52, 54) 내부의 압력 조절(40토르(torr)에서 10^-2∼10^-7토르(torr))은 싸이클 퍼지 프로그램의 설정값을 변경함으로써 가능하다.

또한, 상기 제1 내지 제4 단계(40, 42, 44, 46)는 상기 HSG 실리콘막 형성공정(48)만을 위해 준비되는 것이 아니라 다른 공정, 예컨대 물질막 형성공정에도 적용될 수 있다.

이상, 본 발명에 의한 반도체 장치의 제조공정은 HSG 실리콘막 형성시 문제가 되는 자연 산화막이 웨이퍼 상에 형성되는 것을 방지하기 위해, 웨이퍼가 웨이퍼 카세트에 적재되어 카세트 모듈에 로딩될 때부터 프로세서 모듈에서 HSG 실리콘막이 형성될 때 까지 상기 웨이퍼가 고 진공분위기하에 있게 한다. 즉, 상기 웨이퍼가 카세트 모듈에서 대기할 때나 싸이클 퍼징시나 상기 웨이퍼를 보트에 로딩시 상기 웨이퍼는 항시 10^-2토르(torr)∼10^-7토르(torr)정도의 고 진공상태에 있게 된다. 따라서, 상기 웨이퍼 표면이 대기에 노출될 가능성이 매우 희박해져서 상기 웨이퍼 표면이 자연 산화되는 것을 최소화할 수 있다.

또한, 상기 웨이퍼가 카세트 모듈에서 대기할 때 실시되는 싸이클 퍼징시 압력 변동폭을 40토르(torr)에서 10^-2토르(torr)∼10^-7토르(torr)정도로 크게 하여 상기 웨이퍼에 존재하는 불순물 및 HSG 실리콘막 성장에 장애가 되는 요소들을 제거한다.

이와 같이, HSG 실리콘막이 형성되기 전에 상기 웨이퍼 표면이 자연산화되는 것을 최소화할 수 있을 뿐만 아니라 상기 웨이퍼 상에 존재하는 HSG 실리콘막 형성을 방해하는 불순물과 장애 요소들을 최대한 제거함으로써 양질의 HSG 실리콘막을 형성할 수 있다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진 자에 의하여 실시 가능함은 명백하다.

Claims (8)

1. 웨이퍼가 웨이퍼 카세트에 적재된 상태로 로딩되고 불활성가스가 유입되는 유입구와 유입된 가스가 배기되는 진공 펌핑 홀이 구비된 제1 및 제2 카세트 모듈(cassette module)과 상기 제1 및 제2 카세트 모듈과 연결된 트랜스퍼 모듈(transfer module)과 상기 트랜스퍼 모듈과 연결된 프로세서 모듈을 구비하는 반도체 장치의 제조설비를 이용한 반도체 장치의 제조방법에 있어서,

   (a) 제1 압력하에서 상기 웨이퍼 카세트를 상기 제1 또는 제2 카세트 모듈에 로딩하는 단계;

   (b) 상기 카세트 모듈을 제2 압력하에서 싸이클 퍼징(cycle purging)하는 단계;

   (c) 상기 웨이퍼 카세트에 적재된 웨이퍼를 제3 압력하에서 보트로 로딩하는 단계; 및

   (d) 상기 보트를 상기 프로세서 모듈로 로딩하여 상기 웨이퍼 상에 HSG 실리콘막을 형성하는 단계를 포함하는 것을 특징으로 하는 HSG 실리콘막 형성공정을 포함하는 반도체 장치의 제조방법.
2. 제1항에 있어서, 상기 제1 내지 제3 압력은 관련 프로그램의 설정값을 변화시켜 조절하는 것을 특징으로 하는 HSG 실리콘막 형성공정을 포함하는 반도체 장치의 제조방법.
3. 제1항에 있어서, 상기 제1 압력은 760토르(torr)인 것을 특징으로 하는 HSG 실리콘막 형성공정을 포함하는 반도체 장치의 제조방법.
4. 제1항에 있어서, 상기 제2 압력은 최대 40토르(torr), 최소 10^-2∼10^-7토르(torr)정도 인 것을 특징으로 하는 HSG 실리콘막 형성공정을 포함하는 반도체 장치의 제조방법.
5. 제1항에 있어서, 상기 제3 압력은 10^-2∼10^-7토르(torr)인 것을 특징으로 하는 HSG 실리콘막 형성공정을 포함하는 반도체 장치의 제조방법.
6. 제1항에 있어서, 상기 싸이클 퍼징은 4회∼7회정도 실시하는 것을 특징으로 하는 HSG 실리콘막 형성공정을 포함하는 반도체 장치의 제조방법.
7. 제1항에 있어서, 상기 (a) 단계에서, 상기 웨이퍼 카세트는 상기 제1 또는 제2 카세트 모듈 내 상부(top)에 로딩하는 것을 특징으로 하는 HSG 실리콘막 형성공정을 포함하는 반도체 장치의 제조방법.
8. 제1항에 있어서, 상기 제1 및 제2 카세트 모듈로서 상기 유입구와 진공 펌핑 홀이 대각선상에 놓여 있는 카세트 모듈을 사용하는 것을 특징으로 하는 HSG 실리콘막 형성공정을 포함하는 반도체 장치의 제조방법.