KR19990063352A - Plasma processing equipment - Google Patents
Plasma processing equipment Download PDFInfo
- Publication number
- KR19990063352A KR19990063352A KR1019980057465A KR19980057465A KR19990063352A KR 19990063352 A KR19990063352 A KR 19990063352A KR 1019980057465 A KR1019980057465 A KR 1019980057465A KR 19980057465 A KR19980057465 A KR 19980057465A KR 19990063352 A KR19990063352 A KR 19990063352A
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- semiconductor wafer
- parallel
- lower electrode
- plasma processing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32568—Relative arrangement or disposition of electrodes; moving means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- ing And Chemical Polishing (AREA)
Abstract
평행-플레이트 플라즈마 처리장치는 상부전극과 이 상부전극 아래에 배치되며 평행하게 연장된 하부전극을 포함한다. 하부전극은 위에 웨이퍼를 지지하기 위한 반도체 웨이퍼 스테이지로서 역할한다. 하부전극 상에서 반도체 웨이퍼의 외주 가장자리영역에 인접한 반경방향 바깥쪽으로 플라즈마 연장부재가 배치된다. 이 플라즈마 연장부재는 소정 범위 내에 유지된 비저항을 갖는 반도체물질로 제작된다. 플라즈마는 반도체 웨이퍼의 표면 전체를 덮는 영역에서 상부전극과 하부전극 사이에 안정적으로 발생된다.The parallel-plate plasma processing apparatus includes an upper electrode and a lower electrode disposed under the upper electrode and extending in parallel. The lower electrode serves as a semiconductor wafer stage for supporting the wafer thereon. Plasma extending members are disposed radially outward adjacent to the outer peripheral edge region of the semiconductor wafer on the lower electrode. The plasma extension member is made of a semiconductor material having a specific resistance maintained within a predetermined range. The plasma is stably generated between the upper electrode and the lower electrode in the region covering the entire surface of the semiconductor wafer.
Description
본 발명은 플라즈마 처리장치에 관한 것으로서, 더 구체적으로는 반도체 웨이퍼를 플라즈마 에칭하기 위한 평행-플레이트 플라즈마 처리장치(parallel-plate plasma processing apparatus)에 관한 것이다.The present invention relates to a plasma processing apparatus, and more particularly, to a parallel-plate plasma processing apparatus for plasma etching semiconductor wafers.
반도체 웨이퍼가 평행-플레이트(평탄-전극) 플라즈마 처리장치에 의해 처리될 때, 반도체 웨이퍼의 외주 가장자리에 인접하여 반경방향 외부에 배치된 부재가 세라믹, 석영 등과 같은 절연물질로 제조되면, 플라즈마는 절연부재의 반경방향 내부영역에 위치된 플라즈마의 가장자리구역을 갖는다. 그 결과 플라즈마는 반도체 웨이퍼의 중앙영역과 가장자리영역에서 각각 다른 상태로 발생되며, 이로 인하여 반도체 웨이퍼의 가장자리영역에서의 플라즈마 처리성능은 반도체 웨이퍼의 중앙영역에서의 플라즈마 처리성능보다 더 불량하게 된다. 이와 같은 단점을 고려할 때, 반도체 웨이퍼와 같은 물질로 제작된 플라즈마 연장부재를 반도체 웨이퍼의 외주 가장자리에 인접한 반경방향 외부에 배치하므로서 플라즈마 처리성능의 상이한 정도를 균일화하기 위한 노력이 시도되어 왔다.When a semiconductor wafer is processed by a parallel-plate (flat-electrode) plasma processing apparatus, the plasma is insulated if a member disposed radially outward adjacent to the outer peripheral edge of the semiconductor wafer is made of an insulating material such as ceramic, quartz, or the like. It has an edge zone of the plasma located in the radially inner region of the member. As a result, the plasma is generated in different states in the center region and the edge region of the semiconductor wafer, whereby the plasma processing performance in the edge region of the semiconductor wafer is worse than the plasma processing performance in the center region of the semiconductor wafer. In view of these drawbacks, efforts have been made to equalize different degrees of plasma processing performance by placing a plasma extension member made of a material such as a semiconductor wafer radially outward adjacent to the outer peripheral edge of the semiconductor wafer.
첨부한 도면들 중 도 1은 종래의 평행-플레이트 플라즈마 처리장치를 도시한다. 도 1에 도시한 바와 같이, 종래의 평행-플레이트 플라즈마 처리장치는, 접지된 상부전극(3)과, 이 상부전극(3)을 둘러싸는 상부전극 절연체(2)와, 위에 반도체 웨이퍼(8)를 지지하기 위한 웨이퍼 스테이지(wafer stage)로서 상부전극(3) 아래에 배치되며 이 상부전극과 평행하게 연장하고 고주파 전기에너지를 공급하기 위한 고주파전원(7)에 연결되는 하부전극(6)과, 상기 하부전극(6)은 이 하부전극(6)을 둘러싸는 하부전극 절연체(5)와, 반도체 웨이퍼(8)의 표면 상에서 플라즈마 처리의 균일성을 증가시키기 위하여, 하부전극(6) 위에서 반도체 웨이퍼(8)의 외주 가장자리에 인접하여 반경방향 외부에 배치된 반도체물질로 제작된 링 형태의 플라즈마 연장부재(4)를 포함하는 플라즈마 처리챔버(1)를 갖는다. 반도체 웨이퍼(8)가 하부전극(6)의 표면 상에 배치되면, 플라즈마 처리챔버(1) 내로 플라즈마 발생가스가 유입된다. 플라즈마 처리챔버(1) 내에서의 플라즈마 발생가스의 압력이 안정된 후에, 고주파전원(7)은 하부전극(6)에 고주파 전기에너지를 공급하여 하부전극(6)과 상부전극(3) 사이에 플라즈마를 발생시킨다. 반도체 웨이퍼(8)의 표면이 플라즈마에 의해서 에칭되어 제조된다.1 of the accompanying drawings shows a conventional parallel-plate plasma processing apparatus. As shown in FIG. 1, the conventional parallel-plate plasma processing apparatus includes a grounded upper electrode 3, an upper electrode insulator 2 surrounding the upper electrode 3, and a semiconductor wafer 8 thereon. A lower electrode 6 disposed below the upper electrode 3 as a wafer stage for supporting the lower electrode 6 and extending in parallel with the upper electrode and connected to a high frequency power source 7 for supplying high frequency electric energy; The lower electrode 6 is formed on the semiconductor wafer over the lower electrode 6 so as to increase the uniformity of the plasma treatment on the lower electrode insulator 5 surrounding the lower electrode 6 and on the surface of the semiconductor wafer 8. And a plasma processing chamber 1 including a ring-shaped plasma extending member 4 made of a semiconductor material disposed radially outwardly adjacent to the outer peripheral edge of (8). When the semiconductor wafer 8 is disposed on the surface of the lower electrode 6, the plasma generating gas flows into the plasma processing chamber 1. After the pressure of the plasma generating gas in the plasma processing chamber 1 is stabilized, the high frequency power supply 7 supplies high frequency electric energy to the lower electrode 6 to form a plasma between the lower electrode 6 and the upper electrode 3. Generates. The surface of the semiconductor wafer 8 is etched and produced by plasma.
첨부한 도면들 중 도 2와 도 3은, 각각 다른 플라즈마 연장부재(4-2, 4-3)를 구비하며, 도 1에 도시한 플라즈마 처리장치 내에서 반도체 웨이퍼(8)를 에칭하기 위한 플라즈마의 이온 덮개(ion sheath)에서 각 전계강도의 분포를 도시한 도면이다.2 and 3 of the accompanying drawings are provided with different plasma extension members 4-2 and 4-3, respectively, and the plasma for etching the semiconductor wafer 8 in the plasma processing apparatus shown in FIG. Shows the distribution of each field strength in the ion sheath of.
도 2에서의 플라즈마 연장부재(4-2)는 거의 절연부재와 같은 큰 전기저항을 갖는다. 플라즈마 연장부재(4-2)에 있어서, 플라즈마가 발생된 구역은 반도체 웨이퍼(8)의 외주 가장자리영역에까지 완전하게 연장하지 않으며 이로써 반도체 웨이퍼(8)의 외주영역과 중앙영역에서 균일한 전계를 제공하지 못한다. 그 결과 반도체 웨이퍼(8)의 외주 가장자리영역에서의 에칭성능은 반도체 웨이퍼(8)의 중앙영역에서의 에칭성능보다 더 낮다.The plasma extending member 4-2 in FIG. 2 has a large electrical resistance almost the same as that of the insulating member. In the plasma extending member 4-2, the region in which the plasma is generated does not extend completely to the outer circumferential edge region of the semiconductor wafer 8, thereby providing a uniform electric field in the outer circumferential region and the central region of the semiconductor wafer 8. can not do. As a result, the etching performance in the peripheral region of the semiconductor wafer 8 is lower than the etching performance in the central region of the semiconductor wafer 8.
도 3에서의 플라즈마 연장부재(4-3)는 플라즈마 연장부재(4-2) 보다 전기적으로 더 큰 전도성을 갖는다. 플라즈마 연장부재(4-3)에 있어서, 플라즈마가 발생된 구역은 반도체 웨이퍼(8)의 외주 가장자리영역를 넘어서 플라즈마 연장부재(4-3) 위의 구역 내로 반경방향 외부로 연장된다. 전계강도는 반도체 웨이퍼(8)의 외주 가장자리영역에서보다 반도체 웨이퍼(8)의 중앙영역에서 더 낮다. 반도체 웨이퍼(8)의 외주 가장자리영역에서의 에칭성능이 향상되는 동안, 반도체 웨이퍼(8)의 중앙구역에서의 에칭성능은 저하된다.The plasma extension member 4-3 in FIG. 3 has a greater electrical conductivity than the plasma extension member 4-2. In the plasma extending member 4-3, the region where the plasma is generated extends radially outward beyond the outer circumferential edge region of the semiconductor wafer 8 into the region above the plasma extending member 4-3. The field strength is lower in the central region of the semiconductor wafer 8 than in the outer peripheral region of the semiconductor wafer 8. While the etching performance in the outer peripheral edge region of the semiconductor wafer 8 is improved, the etching performance in the central region of the semiconductor wafer 8 is lowered.
그 결과 본 발명의 목적은, 처리 중인 반도체 웨이퍼의 표면 전체에 걸쳐 균일한 전계강도분포를 가지며, 반도체 웨이퍼가 처리되고 있는 동안 변화되지 않는 체로 유지되는 안정적인 발생구역을 가지므로써, 플라즈마 처리장치가 반도체 웨이퍼의 표면 전체에 걸쳐 효과적이면서 균일한 에칭능력을 갖게 되는 플라즈마를 발생시킬 수 있는 플라즈마 처리장치를 제공하는 것이다.As a result, the object of the present invention is to provide a semiconductor processing apparatus that has a uniform field intensity distribution over the entire surface of the semiconductor wafer being processed, and has a stable generation area that remains unchanged while the semiconductor wafer is being processed. It is to provide a plasma processing apparatus capable of generating a plasma having an effective and uniform etching ability over the entire surface of a wafer.
본 발명에 따라서, 상부전극과, 이 상부전극 아래에 배치되고 상부전극과 평행하게 연장하며 위에 웨이퍼를 지지하기 위한 반도체 웨이퍼 스테이지로서 역할하는 하부전극과, 하부전극 상에서 반도체 웨이퍼의 외주 가장자리영역에 인접하여 반경방향 외부에 배치되며 소정 범위 내에 유지된 비저항(specific resistance)을 갖는 반도체물질로 제조되는 플라즈마 연장부재를 포함하는 평행-플레이트 플라즈마 처리장치가 제공된다.According to the present invention, an upper electrode, a lower electrode disposed below the upper electrode and extending in parallel with the upper electrode and serving as a semiconductor wafer stage for supporting the wafer thereon, and adjacent to the peripheral edge region of the semiconductor wafer on the lower electrode There is provided a parallel-plate plasma processing apparatus including a plasma extending member made of a semiconductor material having a specific resistance disposed radially outward and maintained within a predetermined range.
플라즈마 처리장치가 반도체 웨이퍼를 처리하기 위하여 작동할 때, 반도체물질로서 제조된 플라즈마 연장부재는 플라즈마에 의해 부여된 열 때문에 시간에 따라 저하되는 플라즈마의 비저항을 갖는다. 플라즈마 연장부재의 비저항이 정상 온도에서 높다면 그리고 비저항이 반도체 웨이퍼의 플라즈마 처리가 완료될 때까지 임의의 정도 이상으로 유지된다면, 플라즈마가 발생된 구역은 반도체 웨이퍼의 외주 가장자리영역에 걸쳐 연장하지 않는다. 플라즈마 연장부재의 비저항이 다른 임의의 정도 보다 더 낮다면, 플라즈마 연장부재가 하부전극으로부터 전계를 통과하기 때문에 플라즈마 연장부재는 반도체 웨이퍼의 크기 보다 더 큰 구역 내로 플라즈마가 확산되게 한다. 본 발명에 따라서, 플라즈마 연장부재는 임의의 범위 내에 유지된 비저항을 가지며, 반도체 웨이퍼의 표면 전체를 균일하게 그리고 효과적으로 에칭하기 위해서 플라즈마에 의해 반도체 웨이퍼의 표면 전체에 걸쳐 균일하면서 안정적인 플라즈마를 발생시키기 위한 임의의 형상과 구조를 갖는다.When the plasma processing apparatus operates to process a semiconductor wafer, the plasma extending member made as a semiconductor material has a specific resistance of the plasma that decreases with time due to the heat imparted by the plasma. If the resistivity of the plasma elongating member is high at normal temperature and the resistivity is maintained at a certain degree or more until the plasma processing of the semiconductor wafer is completed, the region where the plasma is generated does not extend over the outer circumferential edge region of the semiconductor wafer. If the resistivity of the plasma extension member is lower than any other degree, the plasma extension member causes the plasma to diffuse into an area larger than the size of the semiconductor wafer because the plasma extension member passes through the electric field from the lower electrode. According to the present invention, the plasma extension member has a resistivity maintained within an arbitrary range, and is for generating a uniform and stable plasma over the entire surface of the semiconductor wafer by the plasma in order to uniformly and effectively etch the entire surface of the semiconductor wafer. Has any shape and structure.
본 발명의 상기 그리고 다른 목적들과, 특징들과, 장점들은 본 발명의 실시예를 도시한 첨부도면들을 참고한 이하의 설명으로부터 분명하게 될 것이다.The above and other objects, features and advantages of the present invention will become apparent from the following description with reference to the accompanying drawings which illustrate embodiments of the present invention.
도 1은 종래의 평행-플레이트 플라즈마 처리장치를 도시한 단면도.1 is a cross-sectional view of a conventional parallel-plate plasma processing apparatus.
도 2는 큰 비저항을 갖는 플라즈마 연장부재(4-2)를 구비한, 도 1에 도시한 플라즈마 처리장치에 생성된 플라즈마의 이온 덮개에서 전계강도의 분포를 도시한 단면도.FIG. 2 is a cross-sectional view showing the distribution of electric field strength in an ion sheath of plasma generated in the plasma processing apparatus shown in FIG. 1 having a plasma extending member 4-2 having a large specific resistance.
도 3은 작은 비저항을 갖는 다른 플라즈마 연장부재(4-3)를 구비한, 도 1에 도시한 플라즈마 처리장치에 생성된 플라즈마의 이온 덮개에서 전계강도의 분포를 도시한 단면도.FIG. 3 is a cross-sectional view showing the distribution of electric field strength in an ion sheath of plasma generated in the plasma processing apparatus shown in FIG. 1 having another plasma extension member 4-3 having a small specific resistance. FIG.
도 4는 본 발명의 실시예를 따른 평행-플레이트 플라즈마 처리장치를 도시하며, 플라즈마 처리장치에 생성된 플라즈마의 이온 덮개에서 전계강도의 분포를 도시한 단면도.4 is a cross-sectional view showing a parallel-plate plasma processing apparatus according to an embodiment of the present invention, showing distribution of electric field strength in an ion sheath of plasma generated in the plasma processing apparatus.
도 5는 본 발명의 다른 실시예를 따른 평행-플레이트 플라즈마 처리장치를 도시한 단면도.5 is a cross-sectional view of a parallel-plate plasma processing apparatus according to another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1: 플라즈마 처리챔버 2: 상부전극 절연체1: plasma treatment chamber 2: upper electrode insulator
3: 상부전극3: upper electrode
4-1, 4-2, 4-3, 4-4, 4-5: 플라즈마 연장부재4-1, 4-2, 4-3, 4-4, 4-5: plasma extension member
5: 하부전극 절연체 6: 하부전극5: lower electrode insulator 6: lower electrode
7: 고주파전원 8: 웨이퍼7: high frequency power source 8: wafer
도 4는 본 발명의 실시예에 따른 평행-플레이트 플라즈마 처리장치를 도시한 단면도이다. 도 4에 도시한 평행-플레이트 플라즈마 처리장치는 플라즈마 연장부재를 제외하고는 도 1 내지 도 3에 도시한 종래의 평행-플레이트 플라즈마 처리장치와 기본적으로 동일하다. 또한 도 4에서, 생성된 플라즈마의 이온 덮개에서 전계강도의 분포는 플라즈마 처리장치에 도시한다. 도 4를 살펴보면, 플라즈마가 발생된 구역, 즉 플라즈마 구역은 반도체 웨이퍼(8)의 표면을 넘어서 플라즈마 연장부재(4-4)의 표면에까지 반경방향으로 연장하며, 이로써 도 2와 도 3에 도시한 종래의 장치와는 달리, 플라즈마가 반도체 웨이퍼(8)의 표면 전체에 걸쳐 균일하게 그리고 안정적으로 발생되고 있음을 알 수 있다.4 is a cross-sectional view showing a parallel-plate plasma processing apparatus according to an embodiment of the present invention. The parallel-plate plasma processing apparatus shown in FIG. 4 is basically the same as the conventional parallel-plate plasma processing apparatus shown in FIGS. 1 to 3 except for the plasma extension member. 4, the distribution of the electric field strength in the ion sheath of the generated plasma is shown in the plasma processing apparatus. Referring to FIG. 4, the region in which the plasma is generated, that is, the plasma region, extends radially beyond the surface of the semiconductor wafer 8 to the surface of the plasma elongating member 4-4, thereby making it shown in FIGS. 2 and 3. Unlike the conventional apparatus, it can be seen that the plasma is generated uniformly and stably over the entire surface of the semiconductor wafer 8.
본 발명에 따라서, 도 4에서 도면부호(4-4)로 표시한 플라즈마 연장부재는, 1Ωcm 내지 15Ωcm 범위의 비저항을 갖는 실리콘 재료의 반도체물질로 제조된다. 플라즈마 연장부재(4-4)의 비저항의 수치적인 범위는 실험결과에 기초하여 결정되어 왔다. 플라즈마 연장부재(4-4)의 비저항이 15Ωcm 보다 더 크다면, 플라즈마 구역은 반도체 웨이퍼(8)의 외주 가장자리영역에까지 완전히 반경방향 외부로 연장되지 않을 것이다. 역으로 플라즈마 연장부재(4-4)의 비저항이 1Ωcm 보다 낮다면, 플라즈마 구역은 반도체 웨이퍼(8)의 외주 가장자리영역을 넘어서 반경방향 외부로 지나치게 연장할 것이다. 플라즈마 연장부재(4-4)의 비저항이 1Ωcm 보다 낮거나 15Ωcm 보다 더 큰 것에 관계없이, 도 4에 도시한 바와 같은 반도체 웨이퍼(8)의 중앙영역으로부터 외주 가장자리영역까지 균일한 전계강도분포를 얻을 수가 없을 것이다.According to the present invention, the plasma extension member indicated by reference numeral 4-4 in Fig. 4 is made of a semiconductor material of silicon material having a specific resistance in the range of 1 dBm to 15 dBm. The numerical range of the resistivity of the plasma extension member 4-4 has been determined based on the experimental results. If the resistivity of the plasma extending member 4-4 is greater than 15 mm 3, the plasma zone will not extend completely radially out to the outer peripheral edge region of the semiconductor wafer 8. Conversely, if the resistivity of the plasma elongating member 4-4 is lower than 1 Ωcm, the plasma zone will extend too far outward in the radial direction beyond the outer circumferential edge region of the semiconductor wafer 8. Irrespective of whether the resistivity of the plasma extension member 4-4 is lower than 1 dB or larger than 15 dB, a uniform electric field intensity distribution can be obtained from the center region of the semiconductor wafer 8 to the outer peripheral edge region as shown in FIG. There will be no.
플라즈마 연장부재(4-4)는 형태면에서 원형인 반도체 웨이퍼(8)를 둘러싸는 링형상의 플라즈마 연장부재를 포함한다. 이 플라즈마 연장부재(4-4)는, 반도체 웨이퍼(8)의 상부 표면과 나란하게 놓이며, 반도체 웨이퍼(8)로부터 멀어져 반경방향 외부로 연장하는 상부 표면을 갖는다. 링형상의 플라즈마 연장부재(4-4)는 20mm 폭을 갖는다. 플라즈마 연장부재(4-4)는 하나의 일체형 링형상 부재나 링형상으로 배열된 복수의 부재들을 포함할 수도 있다.The plasma extension member 4-4 includes a ring-shaped plasma extension member surrounding the semiconductor wafer 8 which is circular in shape. The plasma extending member 4-4 is placed side by side with the upper surface of the semiconductor wafer 8 and has an upper surface extending radially outward from the semiconductor wafer 8. The ring-shaped plasma extending member 4-4 has a width of 20 mm. The plasma extension member 4-4 may include one integrated ring member or a plurality of members arranged in a ring shape.
도 5는 본 발명의 다른 실시예에 따른 평행-플레이트 플라즈마 처리장치를 도시한 단면도이다. 도 5에 도시한 이 평행-플레이트 플라즈마 처리장치는, 도 4에 도시한 플라즈마 연장부재(4-4)의 비저항과 유사한 비저항을 갖는 플라즈마 연장부재(4-5)가 반도체 웨이퍼(8)의 두께만큼 이 연장부재의 다른 부분보다 얇은 반경방향으로 내부에 단차를 이루는 부분을 갖는다는 점을 제외하고는, 도 4에 도시한 평행-플레이트 플라즈마 처리장치와 유사하다.5 is a cross-sectional view showing a parallel-plate plasma processing apparatus according to another embodiment of the present invention. In this parallel-plate plasma processing apparatus shown in FIG. 5, the plasma extending member 4-5 having a specific resistance similar to that of the plasma extending member 4-4 shown in FIG. It is similar to the parallel-plate plasma processing apparatus shown in FIG. 4, except that it has a portion that makes a step therein in the radial direction thinner than other portions of the extension member.
플라즈마 연장부재(4-5)의 반경방향으로 내부에 단차를 이루는 얇은 부분은 하부전극(6) 상에서 반도체 웨이퍼(8)의 외주 가장자리영역 아래로 연장한다. 반경방향으로 내부에 단차를 이룬 얇은 부분은, 반도체 웨이퍼(8)의 외주 가장자리영역과 내부에 단차가 형성되지 않은 부분을 갖는 플라즈마 연장부재(4-5)의 내주 영역 사이에서 반경반향으로 전개되는 간극을 통하여 플라즈마에 대한 노출로부터 하부전극(6)의 표면을 보호한다.A thin portion that makes a step inside in the radial direction of the plasma extending member 4-5 extends below the outer circumferential edge region of the semiconductor wafer 8 on the lower electrode 6. The thin portion with a stepped radially therein is radially developed between the outer circumferential edge region of the semiconductor wafer 8 and the inner circumferential region of the plasma extending member 4-5 having the portion where the step is not formed therein. The gap protects the surface of the lower electrode 6 from exposure to the plasma.
도 4와 도 5에 도시한 각 평행-플레이트 플라즈마 처리장치에서, 하부전극(6)은 하부전극 절연체(5)로 덮이며 표면이 산화피막처리(anodize)된 알루미늄 플레이트를 포함하며, 상부전극(3)은 상부전극 절연체(2)로 덮이며 하부전극(6)에 평행하게 놓인 실리콘 플레이트를 포함한다. 처리하고자 하는 반도체 웨이퍼(8)는 하부전극(6) 상에 배치된다. 플라즈마 발생가스로서는 각각 30sccm(standard cubic centimeter per minute)와 70sccm 비율의 CF4와 CHF3이 플라즈마 처리챔버(1) 내로 유입된다. 플라즈마 발생가스의 압력이 플라즈마 처리챔버(1) 내에서 안정된 후에, 고주파전원(7)으로부터 하부전극(6)에 13.56MHz의 진동 주파수와 1,500W의 출력레벨을 갖는 고주파 전기에너지가 적용되며, 이후에 하부전극(6)과 상부전극(3) 사이의 공간에서 플라즈마를 발생시킨다. 이때, 반도체 웨이퍼(8)의 표면과 또한 플라즈마 연장부재(4-4, 4-5)의 표면에 걸쳐 플라즈마가 발생된다.In each of the parallel-plate plasma processing apparatus shown in FIGS. 4 and 5, the lower electrode 6 includes an aluminum plate covered with a lower electrode insulator 5 and anodized on the surface thereof. 3) comprises a silicon plate covered with the upper electrode insulator 2 and placed parallel to the lower electrode 6. The semiconductor wafer 8 to be processed is disposed on the lower electrode 6. As the plasma generating gas, CF 4 and CHF 3 at a ratio of 30 sccm (standard cubic centimeter per minute) and 70 sccm, respectively, are introduced into the plasma processing chamber 1. After the pressure of the plasma generating gas is stabilized in the plasma processing chamber 1, high frequency electric energy having a vibration frequency of 13.56 MHz and an output level of 1,500 W is applied from the high frequency power source 7 to the lower electrode 6, and then The plasma is generated in the space between the lower electrode 6 and the upper electrode 3. At this time, plasma is generated over the surface of the semiconductor wafer 8 and also the surfaces of the plasma extending members 4-4 and 4-5.
여러 가지 상이한 플라즈마 처리장치들은 고주파 전기에너지를 적용하는 다른 시스템을 이용한다. 예를 들어 임의의 플라즈마 처리장치는 하부전극뿐만 아니라 상부전극에 고주파 전기에너지를 적용한다. 그러나 또한 본 발명의 원리는 다른 플라즈마 처리장치에도 적용될 수 있다.Several different plasma processing apparatuses use other systems that apply high frequency electrical energy. For example, any plasma processing apparatus applies high frequency electrical energy to the upper electrode as well as the lower electrode. However, the principles of the present invention can also be applied to other plasma processing apparatus.
본 발명의 바람직한 실시예들을 특정 용어들로 설명하였지만, 이것은 단지 설명하기 위하여 사용되었으며, 다음 청구항들의 기본개념이나 범주로부터 벗어나지 않고도 변화 및 변용이 있을 수 있음이 이해되어야 한다.While preferred embodiments of the present invention have been described in specific terms, it is to be understood that this has been used only for the purpose of illustration, and that changes and modifications may be made without departing from the spirit or scope of the following claims.
Claims (7)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9357542A JPH11186238A (en) | 1997-12-25 | 1997-12-25 | Plasma processor |
| JP97-357542 | 1997-12-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990063352A true KR19990063352A (en) | 1999-07-26 |
| KR100309524B1 KR100309524B1 (en) | 2002-04-24 |
Family
ID=18454669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980057465A KR100309524B1 (en) | 1997-12-25 | 1998-12-23 | Plasma Treatment Equipment |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH11186238A (en) |
| KR (1) | KR100309524B1 (en) |
| CN (1) | CN1154161C (en) |
| TW (1) | TW442867B (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4540926B2 (en) * | 2002-07-05 | 2010-09-08 | 忠弘 大見 | Plasma processing equipment |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196319A (en) * | 1990-11-28 | 1992-07-16 | Toshiba Corp | Discharge treatment device |
| JP3210207B2 (en) * | 1994-04-20 | 2001-09-17 | 東京エレクトロン株式会社 | Plasma processing equipment |
-
1997
- 1997-12-25 JP JP9357542A patent/JPH11186238A/en active Pending
-
1998
- 1998-12-19 TW TW087121261A patent/TW442867B/en not_active IP Right Cessation
- 1998-12-23 KR KR1019980057465A patent/KR100309524B1/en not_active IP Right Cessation
- 1998-12-25 CN CNB981265537A patent/CN1154161C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100309524B1 (en) | 2002-04-24 |
| CN1154161C (en) | 2004-06-16 |
| JPH11186238A (en) | 1999-07-09 |
| CN1226740A (en) | 1999-08-25 |
| TW442867B (en) | 2001-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4676074B2 (en) | Focus ring and plasma processing apparatus | |
| KR101094123B1 (en) | Apparatus and method for improving etch rate uniformity | |
| KR100743875B1 (en) | Electrode assembly | |
| KR101257131B1 (en) | Confined plasma with adjustable electrode area ratio | |
| KR940011662A (en) | Anisotropic Etching Method and Apparatus | |
| KR970058390A (en) | Chamber Etching Method of Plasma Processing Apparatus and Plasma Processing Apparatus for Implementing the Same | |
| KR19980033120A (en) | A parallel plate electrode plasma reactor capable of controlling the radiation distribution of plasma ion density with an induction antenna | |
| KR100488348B1 (en) | Plasma process chamber and system | |
| US4340461A (en) | Modified RIE chamber for uniform silicon etching | |
| KR0148228B1 (en) | Plasma processing apparatus for producing high density plasma | |
| KR100309524B1 (en) | Plasma Treatment Equipment | |
| TWI771770B (en) | Plasma processor and method for preventing arc damage to confinement rings | |
| US6326574B1 (en) | Sleeve for an adapter flange of the gasonics L3510 etcher | |
| JP3460113B2 (en) | Plasma processing equipment | |
| KR100255088B1 (en) | Apparatus for treating plasma | |
| KR20050038898A (en) | Apparatus for dry etching a semiconductor substrate | |
| JP2002289587A (en) | Plasma treatment device and method therefor | |
| JPH08330403A (en) | Electrostatic chuck | |
| JPH0637049A (en) | Plasma etching apparatus | |
| KR20030014843A (en) | Dry etch apparatus | |
| CN113035683A (en) | Lower electrode assembly and plasma processor | |
| JP2003318163A (en) | Device and method for plasma treatment | |
| KR19990015333A (en) | Plasma Chamber for Semiconductor Device Manufacturing | |
| KR20030096473A (en) | Semiconductor dry etching equipment | |
| KR20080073416A (en) | Plasma etching apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130822 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |