KR20030096473A - Semiconductor dry etching equipment - Google Patents

Semiconductor dry etching equipment Download PDF

Info

Publication number
KR20030096473A
KR20030096473A KR1020020032986A KR20020032986A KR20030096473A KR 20030096473 A KR20030096473 A KR 20030096473A KR 1020020032986 A KR1020020032986 A KR 1020020032986A KR 20020032986 A KR20020032986 A KR 20020032986A KR 20030096473 A KR20030096473 A KR 20030096473A
Authority
KR
South Korea
Prior art keywords
wafer
electrostatic chuck
edge ring
dry etching
semiconductor
Prior art date
Application number
KR1020020032986A
Other languages
Korean (ko)
Inventor
이종만
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020032986A priority Critical patent/KR20030096473A/en
Publication of KR20030096473A publication Critical patent/KR20030096473A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R25/00Coupling parts adapted for simultaneous co-operation with two or more identical counterparts, e.g. for distributing energy to two or more circuits
    • H01R25/003Coupling parts adapted for simultaneous co-operation with two or more identical counterparts, e.g. for distributing energy to two or more circuits the coupling part being secured only to wires or cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02Contact members
    • H01R13/04Pins or blades for co-operation with sockets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02Contact members
    • H01R13/10Sockets for co-operation with pins or blades

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PURPOSE: Semiconductor dry etching equipment is provided to be capable of preventing the dielectric breakdown of an edge ring and prolonging the lifetime of an electrostatic chuck by improving the structure of the equipment. CONSTITUTION: Semiconductor dry etching equipment is provided with at least one electrostatic chuck(204-1,204-2,204-3) for loading a wafer, at least one edge ring(201,203) for enclosing the peripheral portion of each electrostatic chuck, and an insulation ring(102) installed between the edge rings. At this time, the electrostatic chuck has a larger diameter than that of the wafer. Preferably, the semiconductor dry etching equipment further includes a wafer guide(105) located at the upper portion of the edge ring for enclosing the wafer. Preferably, the wafer guide is located at the upper portion of the resultant structure between the uppermost electrostatic chuck and the uppermost edge ring.

Description

반도체 건식 식각 장비 {SEMICONDUCTOR DRY ETCHING EQUIPMENT}Semiconductor Dry Etching Equipment {SEMICONDUCTOR DRY ETCHING EQUIPMENT}

본 발명은 반도체 건식 식각 장비에 관한 것으로, 특히 반도체 건식 식각 장비의 정전 척(Electrical Static Chuck)의 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor dry etching equipment, and more particularly, to a structure of an electric static chuck of semiconductor dry etching equipment.

일반적으로, 반도체 소자를 형성하기 위하여 반도체 기판 상에 특정 막질 - 예를 들면 산화막 또는 금속막 -을 형성 또는 증착한 후에, 포토(Photo) 공정을 통하여 반도체 기판인 웨이퍼(Wafer) 상에 전기적 패턴(Pattern)을 매핑(Mapping)한 후 식각 공정을 통하여 상기 패턴을 형상화하는 공정을 여러 차례 반복한다. 상기 반복되는 공정은 전처리 공정 (Fabrication Process)이라 통칭하며 이에 따라 반도체 웨이퍼 상에 소정의 반도체 소자가 형성된다.In general, after forming or depositing a specific film quality (eg, an oxide film or a metal film) on a semiconductor substrate to form a semiconductor device, an electrical pattern (a wafer), which is a semiconductor substrate, is formed through a photo process. After mapping the pattern, the process of shaping the pattern through an etching process is repeated several times. The repeated process is referred to as a fabrication process, and a predetermined semiconductor device is formed on the semiconductor wafer.

상기 식각 공정에 적용되는 장비는 반도체 웨이퍼의 직경이 커짐에 따라 (현재 12인치 직경의 웨이퍼 적용 중), 주로 낱장의 웨이퍼를 식각하는 방식의 장비가 적용된다.As the equipment used in the etching process increases as the diameter of the semiconductor wafer is large (currently being applied to a wafer of 12 inches in diameter), equipment of mainly etching a single wafer is applied.

이러한 낱장의 웨이퍼 진행 방식의 장비는 웨이퍼를 식각 챔버 안으로 로딩(Loading)하여 식각 공정을 진행한 후 상기 식각이 완료된 웨이퍼를 언로딩(Unloading)하는 방식을 반복하여 진행한다.Such a single wafer process equipment repeats a method of unloading the wafer on which the etching is completed after loading the wafer into the etching chamber and performing an etching process.

이러한 건식 식각 장비의 한 종류로서 LAM 사의 Alliance 장비가 있다. 상기 Alliance 장비의 식각 챔버에 웨이퍼가 로딩되어 있는 단면도가 도 1에 나타나 있다. 도 1을 참조하면, 상기 식각 챔버는 여러 개의 정전 척(104-1, 104-2, 104-3) 상에 웨이퍼(100)를 로딩한다. 상기 정전 척(104-1, 104-2, 104-3)은 각각 에지 링(Edge Ring 101,103) 및 절연 링 (Insulation Ring, 102)으로 둘러 싸여 있다. 설명의 편의상 상부에 위치하여 웨이퍼(100)에 접촉하는 에지 링을 상부 에지 링(101)이라 칭하고 하부에 위치한 에지 링을 하부 에지 링(103)이라 칭한다.One type of such dry etching equipment is LAM's Alliance equipment. 1 is a cross-sectional view of the wafer is loaded into the etching chamber of the Alliance equipment. Referring to FIG. 1, the etching chamber loads the wafer 100 onto a plurality of electrostatic chucks 104-1, 104-2, and 104-3. The electrostatic chucks 104-1, 104-2, and 104-3 are surrounded by edge rings 101 and 103 and an insulation ring 102, respectively. For convenience of description, the edge ring positioned at the top and in contact with the wafer 100 is referred to as the upper edge ring 101 and the lower edge ring located as the lower edge ring 103.

상기 장비는 보통 고온, 저압으로 유지되며 상기 식각 챔버 내로 웨이퍼가 로딩되면 반응 가스가 상기 식각 챔버 안으로 흐르고 적절한 RF (Resonance Frequency) 전력이 인가되어 플라즈마 에칭(Plasma Etching) 공정이 진행된다. 따라서 원하는 전기적 패턴이 형상화되고, 이후 반응 잔류물을 제거하고 고온의 웨이퍼를 냉각하기 위하여 몇 가지 부수적인 공정이 행해진다.The equipment is usually maintained at a high temperature and low pressure. When the wafer is loaded into the etching chamber, a reaction gas flows into the etching chamber and an appropriate RF (Resonance Frequency) power is applied to the plasma etching process. Thus, the desired electrical pattern is shaped, followed by several additional processes to remove reaction residues and cool the hot wafer.

이때 상기 웨이퍼(100)의 직경이 상부 정전 척(104-1)의 직경보다 크고, 상기 웨이퍼(100)가 여러 공정을 거치는 동안 전기적 패턴이 형성된 웨이퍼 전면의 신장, 수축률이 더 크므로 상기 웨이퍼의 에지 부분이 상부 정전 척(104-1)의 반대 방향으로 기울어지게 된다.At this time, the diameter of the wafer 100 is larger than the diameter of the upper electrostatic chuck 104-1, and the elongation and shrinkage of the entire surface of the wafer on which the electrical pattern is formed is greater during the wafer 100 through various processes. The edge portion is inclined in the opposite direction of the upper electrostatic chuck 104-1.

따라서, 상기 상부 정전 척(104-1)과 웨이퍼(100) 사이로 상기 부수 공정 중에 식각 챔버로 유입되는 백사이드 헬륨(Back side He) 가스가 스며들어 상기 정전 척이 플라즈마에 노출되어 상기 상부 에지 링(101)의 절연막이 파괴되는 현상이 발생한다.Therefore, a back side helium gas, which flows into the etching chamber between the upper electrostatic chuck 104-1 and the wafer 100, is introduced into the etching chamber, and the electrostatic chuck is exposed to plasma to expose the upper edge ring ( The breakdown of the insulating film of 101 occurs.

이에 따라, 부수적인 공정 문제가 발생할 뿐만 아니라 상기 정전 척의 사용 시간을 단축하는 결과를 초래한다.This not only causes ancillary process problems but also results in shortening the use time of the electrostatic chuck.

본 발명은 상기와 같은 문제점을 해결하고자 상기 정전 척 및 에지 링의 구조를 변경하여 상기한 에지 링의 절연막 파괴 현상을 방지하고 정전 척의 사용 시간을 연장하는 장치를 제공한다.The present invention provides a device to prevent the insulating film breakage phenomenon of the edge ring and to extend the use time of the electrostatic chuck by changing the structure of the electrostatic chuck and the edge ring to solve the above problems.

상기 문제점을 해결하기 위하여 본 발명은 웨이퍼의 직경보다 큰 직경의 상부 정전 척을 제공하고 이에 따른 상부 에지 링의 구조를 변경하여, 상기한 에지 링의 절연막 파괴 현상을 방지하고 정전 척의 사용 시간을 연장하는 장치를 제공한다.In order to solve the above problems, the present invention provides an upper electrostatic chuck with a diameter larger than the diameter of the wafer and changes the structure of the upper edge ring, thereby preventing the breakdown of the insulating film of the edge ring and extending the use time of the electrostatic chuck. It provides a device to.

도 1은 기존의 반도체 건식 식각 장비의 식각 챔버의 단면도이다.1 is a cross-sectional view of an etching chamber of a conventional semiconductor dry etching equipment.

도 2는 본 발명에 의한 반도체 건식 식각 장비의 식각 챔버의 단면도이다.2 is a cross-sectional view of an etching chamber of a semiconductor dry etching apparatus according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101, 201, 103, 203 : 에지 링(Edge Ring)101, 201, 103, 203: Edge Ring

102 : 절연 링(Insulation Ring)102: Insulation Ring

104, 204 : 정전 척(Electrical Static Chuck)104, 204: Electrical Static Chuck

상기 목적을 달성하기 위하여 본 발명은 웨이퍼를 로딩하는 적어도 하나 이상의 정전 척(Electrical Static Chuck), 및 상기 각각의 정전 척의 주변을 에워싸는 적어도 하나 이상의 에지 링을 구비한 반도체 식각 장비의 식각 챔버에 있어서, 상기 웨이퍼를 로딩하는 정전 척의 직경은 상기 웨이퍼의 직경 이상임을 특징으로 하는 반도체 식각 장비를 제공한다.In order to achieve the above object, the present invention provides an etching chamber of a semiconductor etching apparatus having at least one electrostatic chuck for loading a wafer and at least one edge ring surrounding the periphery of each electrostatic chuck, The diameter of the electrostatic chuck loading the wafer provides a semiconductor etching equipment, characterized in that more than the diameter of the wafer.

또한, 상기 식각 챔버는 상기 웨이퍼에 인접하고 상기 에지 링 상에 위치하는 상기 웨이퍼를 에워싸는 웨이퍼 가이드를 더욱 포함한다.The etch chamber further includes a wafer guide surrounding the wafer adjacent to the wafer and located on the edge ring.

또한, 상기 웨이퍼 가이드는 상기 웨이퍼를 로딩하는 상부 정전 척과 상기 상부 정정 척을 에워싸는 상부 에지 링 간의 사이를 덮는다.The wafer guide also covers between an upper electrostatic chuck loading the wafer and an upper edge ring surrounding the upper correction chuck.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 의한 반도체 건식 식각 장비의 식각 챔버의 단면도이다. 도 2를 참조하면, 상기 식각 챔버는 기존의 식각 챔버와 유사한 구성 요소를 구비한다. 즉, 상기 식각 챔버는 여러 개의 정전 척(204-1,204-2,204-3)과 상부 에지 링(201), 절연 링(102), 하부 에지 링(203) 및 웨이퍼 가이더(Wafer Guider, 105)를 구비한다. 상기 구성 요소 중에 기존의 식각 챔버의 구성 요소와 동일하거나 변경이 필요하지 않은 구성 요소는 기존의 참조 번호를 그대로 사용하였다.2 is a cross-sectional view of an etching chamber of a semiconductor dry etching apparatus according to the present invention. Referring to FIG. 2, the etching chamber has components similar to those of a conventional etching chamber. That is, the etching chamber includes a plurality of electrostatic chucks 204-1, 204-2, 204-3, an upper edge ring 201, an insulating ring 102, a lower edge ring 203, and a wafer guider 105. do. Among the above components, the same reference numerals as those of the existing etching chambers or components that do not need to be changed are used.

웨이퍼(100)는 상기 상부 정전 척(204-1) 상에 로딩된다. 이때, 상부 정전 척의 직경은 상기 웨이퍼의 직경보다 크다. 상기 상부 정전 척(204-1)의 직경은 상기 웨이퍼의 직경이 12 인치일 경우 200 mm 이상이 바람직하다.Wafer 100 is loaded onto the upper electrostatic chuck 204-1. At this time, the diameter of the upper electrostatic chuck is larger than the diameter of the wafer. The diameter of the upper electrostatic chuck 204-1 is preferably 200 mm or more when the diameter of the wafer is 12 inches.

상기 상부 정전 척(204-1)의 주위에는 상부 에지 링(201)이 에워싸고 있고, 상부 에지 링(201)의 넓이는 기존의 에지 링(101, 도 1 참조)의 넓이에 비하여 다소 감소한다.The upper edge ring 201 is surrounded by the upper electrostatic chuck 204-1, and the width of the upper edge ring 201 is slightly reduced compared to the width of the existing edge ring 101 (see FIG. 1). .

상기 웨이퍼 가이더(105)는 웨이퍼(100)의 에지 부분에 인접하여 위치하므로 기존의 웨이퍼 가이더와 비교하여 웨이퍼와 접하는 부분으로의 경사가 동일하다. 이는 상기 웨이퍼 가이더(105)의 높이가 동일하고, 상부 정전 척(204-1)과 에지 링(201)의 길이의 합이 기존의 상부 정전 척(104-1)과 상부 에지 링(101)의 길이의 합과 동일하고 상기 웨이퍼(100)의 직경이 동일하다면 당연한 결과이다.Since the wafer guider 105 is located adjacent to the edge portion of the wafer 100, the wafer guider 105 has the same inclination toward the wafer contacting portion as compared with the conventional wafer guider. The wafer guider 105 has the same height, and the sum of the lengths of the upper electrostatic chuck 204-1 and the edge ring 201 is equal to that of the existing upper electrostatic chuck 104-1 and the upper edge ring 101. If the sum of the length is the same and the diameter of the wafer 100 is the same result is natural.

상기 하부 정전 척(204-3)과 하부 에지 링(203)의 길이는 기존의 하부 정전 척(104-3) 및 하부 에지 링(103)의 길이와 다를 수 있다. 이는 본 발명에 의한 상기 상부 정전 척(204-1)과 하부 정전 척(204-3)의 길이가 동일하면 상기 식각 챔버의 부품 관리가 용이함에 기인한다.The length of the lower electrostatic chuck 204-3 and the lower edge ring 203 may be different from that of the existing lower electrostatic chuck 104-3 and the lower edge ring 103. This is due to the ease of component management of the etching chamber when the lengths of the upper electrostatic chuck 204-1 and the lower electrostatic chuck 204-3 are the same.

상기한 바와 같이 상부 정전 척(204-1)의 직경이 상기 웨이퍼(100)의 직경보다 커서 상기 상부 정전 척(204-1)과 상부 에지 링(201) 사이가 상기 웨이퍼(100)의 에지로부터 이격되어 있고, 웨이퍼 가이더(105)가 상기 웨이퍼(100)에 인접하여 설치되면, 상기 웨이퍼(100)에 대한 식각 후 반응 잔류물을 제거하고, 고온의 웨이퍼를 냉각하기 위하여 몇 가지 부수적인 공정이 행하여질 때, 상기 상부 에지 링(201)에 대한 플라즈마 손상 현상을 방지할 수 있다.As described above, the diameter of the upper electrostatic chuck 204-1 is larger than the diameter of the wafer 100 so that the upper electrostatic chuck 204-1 and the upper edge ring 201 are separated from the edge of the wafer 100. When spaced apart and the wafer guider 105 is installed adjacent to the wafer 100, several additional processes are performed to remove reaction residues after etching on the wafer 100 and to cool the hot wafer. When done, it is possible to prevent plasma damage to the upper edge ring 201.

즉, 상기 웨이퍼(100)와 상부 정전 척(204-1)의 사이로 백사이드 헬륨 가스가 스며든다 하더라도 상기 상부 정전 척(204-1)과 상부 에지 링(201)의 사이와는 이격이 되어 있으므로 상기 상부 에지 링(201)에 대한 플라즈마 손상을 방지한다.In other words, even if a backside helium gas penetrates between the wafer 100 and the upper electrostatic chuck 204-1, the upper electrostatic chuck 204-1 and the upper edge ring 201 are spaced apart from each other. Prevents plasma damage to the edge ring 201.

따라서, 상기 식각 공정에서 발생할 수 있는 공정 문제를 미연에 방지하고상기 정전 척의 사용 시간을 증가시킬 수 있다.Therefore, it is possible to prevent process problems that may occur in the etching process and increase the use time of the electrostatic chuck.

이상에서 본 발명은 기재된 구체 예에 대해서만 상세히 설명하였지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and changes are possible within the technical spirit of the present invention, and such modifications and modifications belong to the appended claims.

상기 한 바와 같이, 본 발명에 의한 건식 식각 장비의 식각 챔버의 정전 척의 구조는 백사이드 헬륨 유입 시 에지 링에 대한 플라즈마 손상을 방지하여 상기 식각 공정에서 발생할 수 있는 공정 문제를 미연에 방지하고 상기 정전 척의 사용 사간을 증가시킬 수 있다.As described above, the structure of the electrostatic chuck of the etching chamber of the dry etching equipment according to the present invention prevents plasma damage to the edge ring when the backside helium is introduced to prevent process problems that may occur in the etching process and Can increase the time of use.

Claims (3)

웨이퍼를 로딩하는 적어도 하나 이상의 정전 척(Electrical Static Chuck), 및 상기 각각의 정전 척의 주변을 에워싸는 적어도 하나 이상의 에지 링을 구비한 반도체 식각 장비의 식각 챔버에 있어서, 상기 웨이퍼를 로딩하는 정전 척의 직경은 상기 웨이퍼의 직경 이상임을 특징으로 하는 반도체 식각 장비.In an etching chamber of a semiconductor etching apparatus having at least one electrostatic chuck for loading a wafer, and at least one edge ring surrounding the periphery of each electrostatic chuck, the diameter of the electrostatic chuck for loading the wafer is Semiconductor etching equipment, characterized in that more than the diameter of the wafer. 제 1 항에 있어서, 상기 식각 챔버는 상기 웨이퍼에 인접하고 상기 에지 링 상에 위치하는 상기 웨이퍼를 에워싸는 웨이퍼 가이드를 더욱 포함함을 특징으로 하는 반도체 식각 장비.The semiconductor etching apparatus of claim 1, wherein the etching chamber further comprises a wafer guide adjacent the wafer and surrounding the wafer positioned on the edge ring. 제 2 항에 있어서, 상기 웨이퍼 가이드는 상기 웨이퍼를 로딩하는 상부 정전 척과 상기 상부 정전 척을 에워싸는 상부 에지 링 간의 사이를 덮음을 특징으로 하는 반도체 식각 장비.3. The semiconductor etching apparatus of claim 2, wherein the wafer guide covers a gap between an upper electrostatic chuck loading the wafer and an upper edge ring surrounding the upper electrostatic chuck.
KR1020020032986A 2002-06-12 2002-06-12 Semiconductor dry etching equipment KR20030096473A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020032986A KR20030096473A (en) 2002-06-12 2002-06-12 Semiconductor dry etching equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020032986A KR20030096473A (en) 2002-06-12 2002-06-12 Semiconductor dry etching equipment

Publications (1)

Publication Number Publication Date
KR20030096473A true KR20030096473A (en) 2003-12-31

Family

ID=32386856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020032986A KR20030096473A (en) 2002-06-12 2002-06-12 Semiconductor dry etching equipment

Country Status (1)

Country Link
KR (1) KR20030096473A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013006241A2 (en) * 2011-07-01 2013-01-10 Novellus Systems, Inc. Pedestal with edge gas deflector for edge profile control
CN108511312A (en) * 2018-03-29 2018-09-07 长江存储科技有限责任公司 Wafer bonding plasma processing apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013006241A2 (en) * 2011-07-01 2013-01-10 Novellus Systems, Inc. Pedestal with edge gas deflector for edge profile control
WO2013006241A3 (en) * 2011-07-01 2013-05-10 Novellus Systems, Inc. Pedestal with edge gas deflector for edge profile control
CN108511312A (en) * 2018-03-29 2018-09-07 长江存储科技有限责任公司 Wafer bonding plasma processing apparatus

Similar Documents

Publication Publication Date Title
KR100893956B1 (en) Focus ring for semiconductor treatment and plasma treatment device
KR100353958B1 (en) Chamber guard with electrostatic choke
US6887340B2 (en) Etch rate uniformity
KR100427459B1 (en) Electro-static chuck for preventing arc
KR100505035B1 (en) Electrostatic chuck for supporting a substrate
CN206877967U (en) Process kit and plasma chamber
KR940011662A (en) Anisotropic Etching Method and Apparatus
KR20060043193A (en) Plasma processing apparatus and method of plasma processing
JP2005350773A (en) Methods and apparatus for reducing arcing during plasma processing
KR20070013118A (en) Plasma etching apparatus
KR100801580B1 (en) Plasma-enhanced processing apparatus
US20230047219A1 (en) Plasma processing apparatus
KR20030096473A (en) Semiconductor dry etching equipment
US6165276A (en) Apparatus for preventing plasma etching of a wafer clamp in semiconductor fabrication processes
KR20050091854A (en) Focus ring of semiconductor wafer manufacturing device
KR100714896B1 (en) Focus ring of dry etching apparatus
KR100820592B1 (en) Susceptor having receiving portion and chemical vapor depositor having the susceptor
TWI414016B (en) Apparatus for performing a plasma etching process
KR100485499B1 (en) Apparatus for fabricating semiconductor
KR100309524B1 (en) Plasma Treatment Equipment
KR20030014843A (en) Dry etch apparatus
KR100272278B1 (en) Dry etcher
CN111489950A (en) Electrostatic chuck and plasma processing device with same
JP2024022361A (en) Substrate processing apparatus
KR0155905B1 (en) Dry etching apparatus equipped with isolation ring in lower electrode

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination