KR100309524B1 - Plasma Treatment Equipment - Google Patents
Plasma Treatment Equipment Download PDFInfo
- Publication number
- KR100309524B1 KR100309524B1 KR1019980057465A KR19980057465A KR100309524B1 KR 100309524 B1 KR100309524 B1 KR 100309524B1 KR 1019980057465 A KR1019980057465 A KR 1019980057465A KR 19980057465 A KR19980057465 A KR 19980057465A KR 100309524 B1 KR100309524 B1 KR 100309524B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- semiconductor wafer
- plasma processing
- processing apparatus
- correction member
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32568—Relative arrangement or disposition of electrodes; moving means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
Abstract
본 발명의 평행 평판형 플라즈마 처리장치는 상부전극과 이 상부전극 아래에 배치되며 이 상부전극과 평행하게 연장하는 하부전극을 포함한다. 하부전극은 그 위에 웨이퍼를 지지하기 위한 반도체 웨이퍼 스테이지로서 작용한다. 하부전극 상에서 반도체 웨이퍼의 외주 가장자리영역에 인접한 반경방향 외향으로 플라즈마 보정부재가 배치된다. 이 플라즈마 보정부재는 소정 범위 내에 유지된 비저항을 갖는 반도체 재료로 제작된다. 플라즈마는 반도체 웨이퍼의 표면 전체를 덮는 영역에서 상부전극과 하부전극 사이에 안정적으로 생성된다.The parallel plate type plasma processing apparatus of the present invention includes an upper electrode and a lower electrode disposed below the upper electrode and extending in parallel with the upper electrode. The lower electrode acts as a semiconductor wafer stage for supporting the wafer thereon. The plasma correction member is disposed on the lower electrode in a radially outward direction adjacent to the outer circumferential edge region of the semiconductor wafer. This plasma correction member is made of a semiconductor material having a specific resistance maintained within a predetermined range. The plasma is stably generated between the upper electrode and the lower electrode in an area covering the entire surface of the semiconductor wafer.
Description
본 발명은 플라즈마 처리장치에 관한 것이며, 특히 반도체 웨이퍼를 플라즈마 에칭하기 위한 평행 평판형 플라즈마 처리장치(parallel-plate plasma processing apparatus)에 관한 것이다.The present invention relates to a plasma processing apparatus, and more particularly, to a parallel-plate plasma processing apparatus for plasma etching semiconductor wafers.
반도체 웨이퍼가 평행 평판형(평면 전극형) 플라즈마 처리장치에 의해 처리될 때, 반도체 웨이퍼의 외주 가장자리에 인접하여 반경방향 외향으로 배치된 부재가 세라믹, 석영 등과 같은 절연물로 이루어지면, 플라즈마는 절연부재의 반경방향 내부에 배치된 플라즈마의 가장자리영역을 갖는다. 그 결과, 플라즈마는 반도체 웨이퍼의 중앙영역과 가장자리영역에서 각각 다른 상태로 발생되며, 이로 인하여 반도체 웨이퍼의 가장자리영역에서의 플라즈마 처리성능은 반도체 웨이퍼의 중앙영역에서의 플라즈마 처리성능보다 더 불량하게 된다. 이와 같은 단점을 고려하면, 반도체 웨이퍼와 같은 동일한 물질로 이루어진 플라즈마 보정부재를 반도체 웨이퍼의 외주 가장자리영역에 인접한 반경방향 외부에 배치하므로써 상이한 플라즈마 처리성능의 레벨을 균일화하기 위한 노력이 시도되어 왔다.When the semiconductor wafer is processed by a parallel plate type (planar electrode type) plasma processing apparatus, if the member disposed radially outward adjacent to the outer circumferential edge of the semiconductor wafer is made of an insulating material such as ceramic, quartz or the like, the plasma is an insulating member. Has an edge region of the plasma disposed radially inside. As a result, the plasma is generated in different states in the center region and the edge region of the semiconductor wafer, whereby the plasma processing performance in the edge region of the semiconductor wafer becomes worse than the plasma processing performance in the center region of the semiconductor wafer. In view of these drawbacks, efforts have been made to equalize different levels of plasma processing performance by placing a plasma correction member made of the same material, such as a semiconductor wafer, radially outward adjacent to the outer circumferential edge region of the semiconductor wafer.
첨부 도면들 중에 도 1은 종래의 평행 평판형 플라즈마 처리장치를 도시하고있다. 도 1에 도시한 바와 같이, 종래의 평행 평판형 플라즈마 처리장치는 접지된상부전극(3)과, 이 상부전극(3)을 에워싸는 상부전극 절연체(2)와, 상부전극(3) 아래에 배치되어 이 상부전극과 평행하게 연장하고 반도체 웨이퍼(8)를 지지하기 위한 웨이퍼 스테이지(wafer stage)로 작용하며 고주파 전력은 공급하기 위해 고주파 전원(7)에 연결되는 하부전극(6)과, 이 하부전극(6)을 에워싸는 하부전극 절연재 (5) 및, 하부전극(6)상에서 반도체 웨이퍼(8)의 외주 가장자리영역에 인접하게 반경방향 외향으로 배치되어 반도체 웨이퍼(8)의 표면상에서 플라즈마 처리의 균일성을 향상시키기 위한 목적으로 사용되는 반도체 재료에 이루어진 링 형상의 플라즈마 보정부재(4)를 포함하는 플라즈마 처리실(1)을 갖는다. 반도체 웨이퍼(8)가 하부전극(6)의 표면에 배치되면, 플라즈마 처리실(1)에 플라즈마 처리가스가 도입된다. 플라즈마 처리실(1)내에서의 플라즈마 처리가스의 압력이 안정된 후에, 고주파전원(7)은 고주파 전력을 하부전극(6)에 공급하여 하부전극(6)과 상부전극(3) 사이에서 플라즈마를 생성한다. 반도체 웨이퍼(8)의 표면이 플라즈마 에칭 처리되어 제조된다.1 of the accompanying drawings shows a conventional parallel plate type plasma processing apparatus. As shown in FIG. 1, the conventional parallel plate type plasma processing apparatus is disposed under the upper electrode 3 grounded, the upper electrode insulator 2 surrounding the upper electrode 3, and the upper electrode 3 below. A lower electrode 6 extending in parallel with the upper electrode and serving as a wafer stage for supporting the semiconductor wafer 8 and connected to the high frequency power source 7 to supply high frequency power, A lower electrode insulating material 5 surrounding the electrode 6 and radially outwardly adjacent to the outer circumferential edge region of the semiconductor wafer 8 on the lower electrode 6 to uniform the plasma treatment on the surface of the semiconductor wafer 8; And a plasma processing chamber 1 including a ring-shaped plasma correction member 4 made of a semiconductor material used for the purpose of improving the properties. When the semiconductor wafer 8 is disposed on the surface of the lower electrode 6, the plasma processing gas is introduced into the plasma processing chamber 1. After the pressure of the plasma processing gas in the plasma processing chamber 1 is stabilized, the high frequency power supply 7 supplies high frequency power to the lower electrode 6 to generate a plasma between the lower electrode 6 and the upper electrode 3. do. The surface of the semiconductor wafer 8 is manufactured by plasma etching treatment.
첨부 도면들 중에 도 2 및 도 3은 각각 다른 플라즈마 연장부재(4-2, 4-3)를 구비하며, 도 1에 도시한 플라즈마 처리장치로 반도체 웨이퍼(8)를 에칭하기 위한 플라즈마의 이온 시즈(ion sheath)에서 각 전계강도의 분포를 도시한 도면이다.2 and 3 each have different plasma extension members 4-2 and 4-3, and ion sheath of plasma for etching the semiconductor wafer 8 with the plasma processing apparatus shown in FIG. (ion sheath) shows the distribution of each field strength.
도 2에서 플라즈마 보정부재(4-2)는 거의 절연부재와 같은 큰 전기저항 값을 갖는다. 플라즈마 보정부재(4-2)에 대해, 플라즈마가 생성되는 영역은 반도체 웨이퍼(8)의 외주 가장자리영역까지 완전히 연장하지 않으며, 반도체 웨이퍼(8)의 외주영역과 중앙영역에서 균일한 전계를 얻지 못한다. 따라서, 반도체 웨이퍼(8)의 외주 가장자리영역에서의 에칭 성능은 반도체 웨이퍼(8)의 중앙영역에서의 에칭 성능보다 더 낮다.In Fig. 2, the plasma correction member 4-2 has a large electrical resistance value almost equal to that of the insulating member. For the plasma correction member 4-2, the region where the plasma is generated does not extend completely to the outer peripheral edge region of the semiconductor wafer 8, and a uniform electric field is not obtained in the outer peripheral region and the central region of the semiconductor wafer 8. . Therefore, the etching performance in the peripheral region of the semiconductor wafer 8 is lower than the etching performance in the central region of the semiconductor wafer 8.
도 3에서, 플라즈마 보정부재(4-3)는 플라즈마 보정부재(4-2) 보다 전기적으로 더 높은 전도성을 갖는다. 플라즈마 보정부재(4-3)에 대해, 플라즈마가 생성되는 영역은 반도체 웨이퍼(8)의 외주 가장자리영역을 지나서 플라즈마 보정부재(4-3)에 걸친 영역에서 반경방향 외향으로 연장된다. 전계 강도는 반도체 웨이퍼(8)의 외주 가장자리영역에서보다 반도체 웨이퍼(8)의 중앙영역에서 더 낮다. 반도체 웨이퍼(8)의 외주 가장자리영역에서의 에칭 성능이 향상되는 동안, 반도체 웨이퍼 (8)의 중앙 영역에서의 에칭 성능은 저하된다.In FIG. 3, the plasma correction member 4-3 has a higher electrical conductivity than the plasma correction member 4-2. For the plasma correction member 4-3, the region where the plasma is generated extends radially outward in the region across the plasma correction member 4-3 past the outer peripheral edge region of the semiconductor wafer 8. The electric field strength is lower in the center region of the semiconductor wafer 8 than in the outer peripheral region of the semiconductor wafer 8. While the etching performance in the outer peripheral region of the semiconductor wafer 8 is improved, the etching performance in the central region of the semiconductor wafer 8 is lowered.
따라서, 본 발명의 목적은 처리 중인 반도체 웨이퍼의 표면 전체에 걸쳐 균일한 전계 강도 분포를 가지며, 반도체 웨이퍼가 처리되는 동안 변화하지 않는 체로 유지되는 안정한 생성 영역을 갖고서 플라즈마를 생성할 수 있는 플라즈마 처리장치를 제공하므로써, 플라즈마 처리장치가 반도체 웨이퍼의 표면 전체에 걸쳐 효과적이면서 균일한 에칭 성능을 가질 수 있다.Accordingly, an object of the present invention is to provide a plasma processing apparatus which has a uniform electric field intensity distribution over the entire surface of a semiconductor wafer being processed, and which can generate a plasma having a stable generation region that remains unchanged during processing of the semiconductor wafer. By providing a plasma processing apparatus, the plasma processing apparatus can have an effective and uniform etching performance over the entire surface of the semiconductor wafer.
도 1은 종래의 평행 평판형 플라즈마 처리장치를 도시한 단면도.1 is a cross-sectional view showing a conventional parallel plate type plasma processing apparatus.
도 2는 큰 비저항을 갖는 플라즈마 연장부재(plasma extension member ;4-2)를 구비한, 도 1에 도시한 플라즈마 처리장치로 생성된 플라즈마의 이온 시즈 (sheath ; 외장)에서의 전계 강도의 분포를 도시한 단면도.FIG. 2 shows the distribution of electric field strength in an ion sheath of a plasma generated by the plasma processing apparatus shown in FIG. 1 having a plasma extension member 4-2 having a large resistivity. Shown cross section.
도 3은 작은 비저항을 갖는 다른 플라즈마 보정부재(4-3)를 구비한, 도 1에 도시한 플라즈마 처리장치에 생성된 플라즈마의 이온 시즈에서의 전계 강도의 분포를 도시한 단면도.FIG. 3 is a cross-sectional view showing the distribution of electric field strength in ion seeds of plasma generated in the plasma processing apparatus shown in FIG. 1 having another plasma correction member 4-3 having a small specific resistance. FIG.
도 4는 본 발명의 실시예를 따른 평행 평판형 플라즈마 처리장치를 도시한 단면도로서, 플라즈마 처리장치로 생성된 플라즈마의 이온 시즈에서의 전계 강도의 분포를 도시한 단면도.4 is a cross-sectional view showing a parallel plate type plasma processing apparatus according to an embodiment of the present invention, showing a distribution of electric field strength at ion seeds of plasma generated by the plasma processing apparatus.
도 5는 본 발명의 다른 실시예에 따른 평행 평판형 플라즈마 처리장치를 도시한 단면도.Figure 5 is a cross-sectional view showing a parallel plate plasma processing apparatus according to another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1: 플라즈마 처리실 2: 상부전극 절연체1: plasma processing chamber 2: upper electrode insulator
3: 상부전극3: upper electrode
4, 4-1, 4-2, 4-3, 4-4, 4-5: 플라즈마 보정부재4, 4-1, 4-2, 4-3, 4-4, 4-5: plasma correction member
5: 하부전극 절연체 6: 하부전극5: lower electrode insulator 6: lower electrode
7: 고주파전원 8: 웨이퍼7: high frequency power source 8: wafer
본 발명에 따르면, 웨이퍼 스테이지(stage)로 되는 하부전극의 웨이퍼 외주 가장자리를 에워싸는 웨이퍼 외주부에 반도체 재료로 이루어지는 보정부재(plasma extension member)를 갖는 평행 평판형 플라즈마 처리장치를 제공하며, 상기 반도체 재료는 1Ω㎝ 내지 15Ω㎝ 인 비저항(specific resistance)을 갖는다.According to the present invention, there is provided a parallel plate type plasma processing apparatus having a plasma extension member made of a semiconductor material in a wafer outer peripheral portion surrounding a wafer outer peripheral edge of a lower electrode serving as a wafer stage, wherein the semiconductor material is It has a specific resistance of 1Ωcm to 15Ωcm.
플라즈마 처리장치가 반도체 웨이퍼를 처리하기 위하여 작동할 때, 반도체 재료로 이루어진 플라즈마 보정부재는 플라즈마에 의해 부여된 열 때문에 시간과 함께 저하하는 플라즈마의 비저항을 갖는다. 플라즈마 보정부재의 비저항이 정상 온도에서 높고, 이 비저항이 반도체 웨이퍼의 플라즈마 처리가 완료될 때까지 임의의 레벨 이상으로 유지된다면, 플라즈마가 생성되는 영역은 반도체 웨이퍼의 외주 가장자리영역에 걸쳐 연장하지 않는다. 플라즈마 보정부재의 비저항이 다른 임의의 레벨 이하라면, 플라즈마 보정부재가 하부전극으로부터 전계를 통과하기 때문에 플라즈마 보정부재는 반도체 웨이퍼의 치수 보다 더 큰 영역으로 확산되는 플라즈마를 생성한다. 본 발명에 따르면, 플라즈마 보정부재는 일정 범위로 유지된 비저항을 가지며, 임의의 형상과 구조로 반도체 웨이퍼의 표면 전체에 걸쳐서 균일하고 안정한 플라즈마를 생성하므로써, 반도체 웨이퍼의 표면 전체를 균일하고 효과적으로 에칭한다.When the plasma processing apparatus operates to process a semiconductor wafer, the plasma correction member made of a semiconductor material has a specific resistance of the plasma that decreases with time due to the heat imparted by the plasma. If the resistivity of the plasma correction member is high at normal temperature, and the resistivity is kept above a certain level until the plasma processing of the semiconductor wafer is completed, the region where the plasma is generated does not extend over the outer peripheral region of the semiconductor wafer. If the resistivity of the plasma correction member is below any other level, the plasma correction member generates a plasma that diffuses into an area larger than the dimensions of the semiconductor wafer because the plasma correction member passes through the electric field from the lower electrode. According to the present invention, the plasma correction member has a specific resistance maintained in a certain range, and uniformly and effectively etches the entire surface of the semiconductor wafer by generating a uniform and stable plasma over the entire surface of the semiconductor wafer in any shape and structure. .
본 발명의 상기 그리고 다른 목적들과, 특징들과, 장점들은 본 발명의 실시예를 도시한 첨부도면들을 참고한 이하의 설명으로부터 분명하게 될 것이다.The above and other objects, features and advantages of the present invention will become apparent from the following description with reference to the accompanying drawings which illustrate embodiments of the present invention.
도 4는 본 발명의 실시예에 따른 평행 평판형 플라즈마 처리장치(parallesl-plate plasma processing apparatus)를 도시한 단면도이다. 도 4에 도시한 평행 평판형 플라즈마 처리장치는 플라즈마 보정부재를 제외하고는 도 1 내지 도 3에 도시한 종래의 평행 평판형 플라즈마 처리장치와 기본적으로 동일하다. 도 4에는 생성되는 플라즈마의 이온 시즈에서 전계 강도의 분포는 플라즈마 처리장치에 또한 도시하고 있다. 도 4를 살펴보면, 도 2 및 도 3에 도시한 종래의 장치와는 달리,플라즈마가 생성되는 영역, 즉 플라즈마 영역은 반도체 웨이퍼(8)의 표면에서 플라즈마 보정부재(4-4)의 표면에까지 반경방향으로 연장하며, 플라즈마가 반도체 웨이퍼(8)의 표면 전체에 걸쳐 균일하고 또한 안정하게 생성되는 것을 도시하고 있다.4 is a cross-sectional view illustrating a parallel plate-plasma processing apparatus according to an embodiment of the present invention. The parallel plate type plasma processing apparatus shown in FIG. 4 is basically the same as the conventional parallel plate type plasma processing apparatus shown in FIGS. 1 to 3 except for the plasma correction member. In Fig. 4, the distribution of the electric field strength in the ion seeds of the generated plasma is also shown in the plasma processing apparatus. Referring to FIG. 4, unlike the conventional apparatus shown in FIGS. 2 and 3, the region in which the plasma is generated, that is, the plasma region, has a radius from the surface of the semiconductor wafer 8 to the surface of the plasma correction member 4-4. Extending in the direction, the plasma is generated uniformly and stably over the entire surface of the semiconductor wafer 8.
본 발명에 따르면, 도 4에서 참조 부호 4-4로 표시한 플라즈마 보정부재는 1 Ωcm 내지 15Ωcm 범위의 비저항을 갖는 실리콘재인 반도체 재료로 이루어진다. 플라즈마 보정부재(4-4)의 비저항의 수치 범위는 실험결과에 의거하여 결정된 것이다. 플라즈마 보정부재(4-4)의 비저항이 15Ωcm를 초과하면, 플라즈마 영역은 반도체 웨이퍼(8)의 외주 가장자리영역에까지 반경방향 외향으로 충분히 연장되지 않는다. 역으로 플라즈마 보정부재(4-4)의 비저항이 1Ωcm 미만이면, 플라즈마 영역은 반도체 웨이퍼(8)의 외주 가장자리영역을 지나서 반경방향 외향으로 지나치게 연장한다. 플라즈마 보정부재(4-4)의 비저항이 1Ωcm 미만이거나 15Ωcm를 초과하는 것에 관계없이, 도 4에 도시한 바와 같은 반도체 웨이퍼(8)의 중앙영역으로부터 외주 가장자리영역까지 균일한 전계 강도 분포를 얻을 수가 없다.According to the present invention, the plasma correction member indicated by reference numeral 4-4 in Fig. 4 is made of a semiconductor material which is a silicon material having a specific resistance in the range of 1 Ωcm to 15 Ωcm. The numerical range of the specific resistance of the plasma correction member 4-4 is determined based on the experimental results. When the resistivity of the plasma correction member 4-4 exceeds 15 µm, the plasma region does not extend radially outward enough to the outer peripheral edge region of the semiconductor wafer 8. Conversely, if the resistivity of the plasma correction member 4-4 is less than 1 µm, the plasma region extends radially outward beyond the outer peripheral edge region of the semiconductor wafer 8. Irrespective of the resistivity of the plasma correction member 4-4 being less than 1 dB or more than 15 dB, a uniform electric field intensity distribution can be obtained from the center region of the semiconductor wafer 8 to the outer peripheral edge region as shown in FIG. none.
플라즈마 보정부재(4-4)는 원형인 반도체 웨이퍼(8)를 에워싸는 링 형상의 플라즈마 보정부재를 포함한다. 이 플라즈마 보정부재(4-4)는 반도체 웨이퍼(8)의 상부 표면과 나란하게 놓이며, 반도체 웨이퍼(8)로부터 멀어져 반경방향 외향으로 연장하는 상부 표면을 갖는다. 링 형상의 플라즈마 보정부재(4-4)는 20mm의 폭을 갖는다. 플라즈마 연장부재(4-4)는 하나의 일체형 링 형상 부재 또는 링형상으로 배열된 복수의 부재들을 포함한다.The plasma correction member 4-4 includes a ring-shaped plasma correction member surrounding the circular semiconductor wafer 8. The plasma correction member 4-4 is placed side by side with the upper surface of the semiconductor wafer 8 and has an upper surface extending radially outward away from the semiconductor wafer 8. The ring-shaped plasma correction member 4-4 has a width of 20 mm. The plasma extension member 4-4 includes one integrated ring-shaped member or a plurality of members arranged in a ring shape.
도 5는 본 발명의 다른 실시예에 따른 평행 평판형 플라즈마 처리장치를 도시한 단면도이다. 도 5에 도시한 평행 평판형 플라즈마 처리장치는 도 4에 도시한 플라즈마 보정부재(4-4)의 비저항과 유사한 비저항을 갖는 플라즈마 보정부재(4-5)가 반도체 웨이퍼(8)의 두께만큼 이 보정부재의 다른 부분보다 얇은 반경방향으로 내부에 단차가 형성된 부분을 갖는다는 점을 제외하고는, 도 4에 도시한 평행 평판형 플라즈마 처리장치와 유사하다.5 is a cross-sectional view showing a parallel plate plasma processing apparatus according to another embodiment of the present invention. In the parallel plate type plasma processing apparatus shown in FIG. 5, the plasma correction member 4-5 having a specific resistance similar to that of the plasma correction member 4-4 shown in FIG. 4 is equal to the thickness of the semiconductor wafer 8. It is similar to the parallel plate type plasma processing apparatus shown in Fig. 4, except that it has a portion having a step formed therein in the radial direction thinner than other portions of the correction member.
플라즈마 보정부재(4-5)의 반경방향으로 내부에 단차가 형성된 얇은 부분은 하부전극(6)상에서 반도체 웨이퍼(8)의 외주 가장자리영역 아래로 연장한다. 반경방향으로 내부에 단차가 형성된 얇은 부분은 반도체 웨이퍼(8)의 외주 가장자리영역과 내부에 단차가 형성되지 않은 부분을 갖는 플라즈마 보정부재(4-5)의 내주 영역 사이에서 반경반향으로 전개되는 간극을 통하여 하부전극(6)의 표면이 플라즈마에 대해 노출되는 것을 보호한다.The thin portion in which the step is formed in the radial direction of the plasma correction member 4-5 extends below the outer circumferential edge region of the semiconductor wafer 8 on the lower electrode 6. The thin portion where the step is formed radially inwardly is a gap radially developed between the outer circumferential edge area of the semiconductor wafer 8 and the inner circumferential area of the plasma correction member 4-5 having the portion where the step is not formed therein. Through this, the surface of the lower electrode 6 is protected from being exposed to the plasma.
도 4 및 도 5에 도시한 평행 평판형 플라즈마 처리장치 각각에서, 하부전극 (6)은 하부전극 절연재(5)로 덮이고 표면을 음극 산화한 알루미늄 플레이트를 포함하며, 상부전극(3)은 상부전극 절연체(2)로 덮이고 하부전극(6)에 평행하게 놓인 실리콘 플레이트를 포함한다. 처리될 반도체 웨이퍼(8)는 하부전극(6)상에 배치된다. 플라즈마 처리가스로서는 CF4와 CHF3을 각각 30sccm(standard cubic centimeter per minute)와 70sccm 비율로 플라즈마 처리실(1)에 도입한다. 플라즈마 처리가스의 압력이 플라즈마 처리실(1)내에서 안정된 후에, 고주파전원(7)으로부터 13.56MHz의 발진 주파수와 1,500W의 출력 레벨을 갖는 고주파 전력이 하부전극(6)에 인가되며, 이에 의해 하부전극(6)과 상부전극(3) 사이의 공간에서 플라즈마가 발생된다. 이때, 플라즈마는 반도체 웨이퍼(8)의 표면과 또한 플라즈마 보정부재(4-4, 4-5)의 표면에 걸쳐서 생성된다.In each of the parallel plate type plasma processing apparatuses shown in FIGS. 4 and 5, the lower electrode 6 includes an aluminum plate covered with a lower electrode insulating material 5 and anodized on its surface, and the upper electrode 3 is an upper electrode. And a silicon plate covered with an insulator 2 and placed parallel to the lower electrode 6. The semiconductor wafer 8 to be processed is disposed on the lower electrode 6. As the plasma processing gas, CF 4 and CHF 3 are introduced into the plasma processing chamber 1 at a ratio of 30 sccm (standard cubic centimeter per minute) and 70 sccm, respectively. After the pressure of the plasma processing gas is stabilized in the plasma processing chamber 1, high frequency power having an oscillation frequency of 13.56 MHz and an output level of 1,500 W is applied from the high frequency power supply 7 to the lower electrode 6, whereby Plasma is generated in the space between the electrode 6 and the upper electrode 3. At this time, the plasma is generated over the surface of the semiconductor wafer 8 and also the surfaces of the plasma correction members 4-4 and 4-5.
여러 가지 상이한 플라즈마 처리장치들은 고주파 전력을 적용하는 다른 시스템을 이용한다. 예를 들어 임의의 플라즈마 처리장치는 하부전극뿐만 아니라 상부전극에도 고주파 전력 적용한다. 그러나, 본 발명의 원리는 다른 플라즈마 처리장치에도 적용될 수 있다.Several different plasma processing apparatuses use other systems that apply high frequency power. For example, any plasma processing apparatus applies high frequency power to the upper electrode as well as the lower electrode. However, the principles of the present invention can be applied to other plasma processing apparatus.
본 발명의 바람직한 실시예들을 특정 용어들로 설명하였지만, 이것은 단지 설명하기 위하여 사용되었으며, 다음 청구항들의 기본개념이나 범주로부터 벗어나지 않고도 변화 및 변경이 있을 수 있음이 이해해야 한다.While preferred embodiments of the present invention have been described in specific terms, it is to be understood that this has been used only for the purpose of illustration, and that changes and modifications may be made without departing from the spirit or scope of the following claims.
Claims (6)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP97-357542 | 1997-12-25 | ||
| JP9357542A JPH11186238A (en) | 1997-12-25 | 1997-12-25 | Plasma processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990063352A KR19990063352A (en) | 1999-07-26 |
| KR100309524B1 true KR100309524B1 (en) | 2002-04-24 |
Family
ID=18454669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980057465A KR100309524B1 (en) | 1997-12-25 | 1998-12-23 | Plasma Treatment Equipment |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH11186238A (en) |
| KR (1) | KR100309524B1 (en) |
| CN (1) | CN1154161C (en) |
| TW (1) | TW442867B (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4540926B2 (en) * | 2002-07-05 | 2010-09-08 | 忠弘 大見 | Plasma processing equipment |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196319A (en) * | 1990-11-28 | 1992-07-16 | Toshiba Corp | Discharge treatment device |
| JPH08264515A (en) * | 1994-04-20 | 1996-10-11 | Tokyo Electron Ltd | Plasma treatment device, processing device and etching device |
-
1997
- 1997-12-25 JP JP9357542A patent/JPH11186238A/en active Pending
-
1998
- 1998-12-19 TW TW087121261A patent/TW442867B/en not_active IP Right Cessation
- 1998-12-23 KR KR1019980057465A patent/KR100309524B1/en not_active IP Right Cessation
- 1998-12-25 CN CNB981265537A patent/CN1154161C/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196319A (en) * | 1990-11-28 | 1992-07-16 | Toshiba Corp | Discharge treatment device |
| JPH08264515A (en) * | 1994-04-20 | 1996-10-11 | Tokyo Electron Ltd | Plasma treatment device, processing device and etching device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1154161C (en) | 2004-06-16 |
| JPH11186238A (en) | 1999-07-09 |
| TW442867B (en) | 2001-06-23 |
| KR19990063352A (en) | 1999-07-26 |
| CN1226740A (en) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4676074B2 (en) | Focus ring and plasma processing apparatus | |
| JP4833469B2 (en) | Plasma reactor for processing large area substrates | |
| KR101257131B1 (en) | Confined plasma with adjustable electrode area ratio | |
| US6524432B1 (en) | Parallel-plate electrode plasma reactor having an inductive antenna and adjustable radial distribution of plasma ion density | |
| US6106663A (en) | Semiconductor process chamber electrode | |
| KR101342319B1 (en) | Integrated capacitive and inductive power sources for a plasma etching chamber | |
| KR100552648B1 (en) | Plasma processing apparatus and method | |
| JP4544740B2 (en) | Support for supporting a substrate in a plasma processing chamber, processing chamber for processing a substrate in plasma, and method for uniformly processing a substrate in a plasma region | |
| US6188564B1 (en) | Method and apparatus for compensating non-uniform wafer processing in plasma processing chamber | |
| KR970058390A (en) | Chamber Etching Method of Plasma Processing Apparatus and Plasma Processing Apparatus for Implementing the Same | |
| KR0148228B1 (en) | Plasma processing apparatus for producing high density plasma | |
| KR100309524B1 (en) | Plasma Treatment Equipment | |
| CN110349830B (en) | Plasma system and filtering device applied to plasma system | |
| KR102647177B1 (en) | Plasma processing apparatus | |
| CN112687510B (en) | Plasma processor and method for preventing arc damage of confinement rings | |
| KR100255088B1 (en) | Apparatus for treating plasma | |
| KR20210120291A (en) | Focus ring, chuck assembly for securing a substrate and plasma treatment apparatus having the same | |
| US11929239B2 (en) | Plasma processing apparatus and semiconductor device manufacturing method using the same | |
| JP2002289587A (en) | Plasma treatment device and method therefor | |
| JPH0637049A (en) | Plasma etching apparatus | |
| KR20040005161A (en) | Apparatus for generating plasma | |
| KR19980071376A (en) | Low Temperature Etching Method Using Power Distribution Between Electrodes in RF Plasma Reactor | |
| TW202228187A (en) | plasma reactor | |
| KR20030014843A (en) | Dry etch apparatus | |
| JPH09312284A (en) | Batch ashing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130822 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |