KR19990063030A - 증폭형 광전변환소자, 증폭형 고체 촬상장치 및 증폭형 광전변환소자의 구동방법 - Google Patents

증폭형 광전변환소자, 증폭형 고체 촬상장치 및 증폭형 광전변환소자의 구동방법 Download PDF

Info

Publication number
KR19990063030A
KR19990063030A KR1019980054773A KR19980054773A KR19990063030A KR 19990063030 A KR19990063030 A KR 19990063030A KR 1019980054773 A KR1019980054773 A KR 1019980054773A KR 19980054773 A KR19980054773 A KR 19980054773A KR 19990063030 A KR19990063030 A KR 19990063030A
Authority
KR
South Korea
Prior art keywords
mos transistor
photoelectric conversion
layer
conversion element
amplifying
Prior art date
Application number
KR1019980054773A
Other languages
English (en)
Other versions
KR100306304B1 (ko
Inventor
타카시 와타나베
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR19990063030A publication Critical patent/KR19990063030A/ko
Application granted granted Critical
Publication of KR100306304B1 publication Critical patent/KR100306304B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/1485—Frame transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

입사광을 전기신호로 광전변환하기 위한 광전변환부; 상기 광전변환부에 의해 광전변환된 상기 전기신호를 증폭하기 위한 제1 M0S 트랜지스터; 상기 광전변환부를 리셋하기 위한 제2 MOS 트랜지스터; 및 상기 제1 M0S 트랜지스터에 의해 증폭된 상기 전기신호를 신호선에 독출하기 위한 제3 MOS 트랜지스터를 구비하고, 상기 광전변환부는, 상기 전기신호에 대응하는 전하를 축적하는 신호전하 축적부와 상기 전기신호의 전위의 변화를 검출하기위한 전위변화 검출부를 포함하고 있는 증폭형 광전변환소자이며, 상기 증폭형 광전변환소자는, 상기 제3 MOS 트랜지스터의 동작에 응답하여 상기 전위변화 검출부의 전위를 반도체기판 전위로 스위칭하기 위한 제4 MOS 트랜지스터를 더 구비한다.

Description

증폭형 광전변환소자, 증폭형 고체 촬상장치 및 증폭형 광전변환소자의 구동방법
본 발명은, 신규한 화소구성으로 이루어지는 증폭형 광전변환소자, 이 증폭형 광전변환소자가 매트릭스형태로 배치된 증폭형 고체 촬상장치 및 증폭형 광전변환소자의 구동방법에 관한 것으로, 특히, 리셋 노이즈를 제거할 수 있고, 고화질의 영상신호(화상신호)를 얻을 수 있는 증폭형 광전변환소자, 증폭형 고체 촬상장치 및 증폭형 광전변환소자의 구동방법에 관한 것이다.
증폭형 고체 촬상장치로서, 각 화소, 즉 증폭형 광전변환소자마다 증폭기능을 갖게 하여, 주사회로에 의해 신호전하를 독출하기 위한 방식의 증폭형 고체 촬상장치가 종래부터 제안되어 있다. 예컨대, APS(Active Pixel Sensor)형의 촬상장치가 알려져 있다. 이 APS형 촬상장치는, 증폭형 광전변환소자의 구성이 CM0S 구조이기 때문에, 주변의 구동회로나 신호처리회로와의 일체화를 꾀하는 데에 유리하다.
그러나, APS형 촬상장치에서는, 1개의 증폭형 광전변환소자내에, 광전변환부, 증폭부, 화소선택부 및 리셋부를 형성해야 한다. 따라서, 통상적으로, 포토다이오드(이하,「PD」라 함)로 이루어지는 광전변환부 외에, 3개∼4개의 n형 트랜지스터가 사용된다.
도 12는, (마부치 외,「1/4 인치 VGA 대응 33만화소 CMOS 촬상장치」, 영상정보 미디어학회 기술보고, IPU 97-13, 1997년 3월)에 기재된 촬상장치의 증폭형 광전변환소자의 구성을 나타낸다. 증폭형 광전변환소자는 PD+3T 화소 구조를 채용하며, 각 화소는 PD와 트랜지스터 3개를 포함하여 구성된다.
구체적으로 설명하면, 증폭형 광전변환소자(200)는, 독출 클럭 라인(11), 리셋 클럭 라인(12), 신호선(13) 및 전원선(14)으로 둘러싸인 영역에 형성된다. 증폭형 광전변환소자(200)는, 포토다이오드(5)와, n형 MOS 트랜지스터로 이루어지는 증폭부(1), 리셋부(2) 및 화소선택부(3)를 구비하고 있다.
도13A는, 도12에 도시한 증폭형 광전변환소자(200)의 평면 패턴예를 도시하며, 도13B는 도13A의 B-B선 단면도이다. 도13A에 도시한 바와 같이, 증폭부(1), 리셋부(2) 및 화소선택부(3)의 각 구성요소는 하나의 수직 방향으로 배열되어 있다.
도13A에 있어서, 포토다이오드(5), n형 MOS 트랜지스터(1,2,3) 및 배선(11, 12,13,14)의 부호는, 도12의 부재들에 대응한다. 또한, 광전변환부로 기능하는 포토다이오드(5)는, p형 기판(20)의 n층(21)에 의해 형성된다.
도12 및 도13에 있어서, 상기한 바와 같이, 트랜지스터(1,2,3)는 모두 n형의 MOS 트랜지스터이고, 포토다이오드(5)는 PN접합의 다이오드이기 때문에, 상기 촬상장치는, 표준의 CM0S 프로세스로 용이하게 제작할 수 있다.
그러나, 도12, 도13A 및 13B에 도시한 화소구성의 촬상장치에서는, 광전변환부(포토다이오드(5))의 리셋동작시에, 리셋용의 MOS 트랜지스터(2)의 열잡음에 기인하는 리셋 노이즈의 발생을 피할 수 없다.
보다 구체적으로 설명하면, 프레임기간주기로 신호전하를 축적하는 각 프레임의 개시시에 있어서, 포토다이오드(5)의 기준전위는 랜덤하게 변동하게 된다. 이 변동값을 전하량에 기초하여 ΔQ로 표시하고, 1개의 증폭형 광전변환소자에 있어서 증폭용 M0S트랜지스터(1)의 게이트용량을 포함하는 광전변환부전체의 용량을 CP라 하면, 변동치 ΔQ는 하기 식(1)로 표시된다.
ΔQ = ... (1)
단, k는 볼츠만 상수이고, T는 절대온도이다.
따라서, 프레임주기로 매회, 증폭형 광전변환소자로부터 신호전하를 독출시, 이 신호전하중에는 변동치 ΔQ에 기인하는 리셋 노이즈가 포함되게 된다. 이 리셋 노이즈는, 동일 프레임내의 각 화소간 및 동일화소내의 각 프레임간에서는 상관관계가 없고, 화면상에서는 공간적 및 시간적으로 랜덤한 잡음으로 되어 나타난다.
리셋 노이즈를 제거하기 위해서는, 출력신호에 있어서 동일 프레임내에서 신호전하 축적동작의 개시시와 종료시와의 차를 취할 필요가 있다. 이는, 절대적인 신호량이 아니라, 상대차를 취할 필요가 있기 때문에, 각 화소의 초기치전위를 1 프레임기간동안 유지해야 한다. 이를 위해서는, 프레임 메모리가 필요하게 되기 때문에, 촬상장치의 시스템구성이 대형화하는 결점이 따른다.
프레임메모리에 디지탈 메모리를 사용하는 경우에는, A/D 변환시의 양자화 오차를 피할 수 없다. 또한, 프레임 메모리에 아날로그 메모리를 사용한 경우에는, 신호전하를 기억될 아날로그량으로 변환시 다른 잡음이 발생한다.
이러한 이유에 의해, 상기 리셋 노이즈를 완전히 소거하는 것은 거의 불가능하기 때문에, 리셋 노이즈의 제거는 APS형 CMOS 촬상장치의 궁극의 과제로 되어있다.
본 발명의 한 관점에 의한 증폭형 광전변환소자는, 입사광을 전기신호로 광전변환하기 위한 광전변환부, 상기 광전변환부에 의해 광전변환된 상기 전기신호를 증폭하기 위한 MOS 트랜지스터, 상기 광전변환부를 리셋하기 위한 제2 MOS 트랜지스터, 및 상기 제1 M0S 트랜지스터에 의해 증폭된 상기 전기신호를 신호선에 독출하기 위한 제3 MOS 트랜지스터를 구비한다. 상기 광전변환부는, 상기 전기신호에 대응하는 전하를 축적하는 신호전하 축적부와 상기 전기신호의 전위의 변화를 검출하기 위한 전위변화 검출부를 포함한다. 상기 증폭형 광전변환소자는, 상기 제3 MOS 트랜지스터의 동작에 응답하여 상기 전위변화 검출부의 전위를 반도체기판 전위로 스위칭하는 제4 MOS 트랜지스터를 더 구비한다.
본 발명의 1 실시예에 있어서, 상기 증폭형 광전변환소자는, 제1 도전형의 반도체기판에 형성된다. 상기 광전변환부는, 포토다이오드를 포함한다. 상기 포토다이오드는, 상기 반도체기판에 형성된 제2 도전형의 제1층과, 상기 제1층에 대하여 상기 반도체기판의 표면측에 형성된 제1 도전형의 제2층을 포함하고, 상기 제1층은 상기 신호전하 축적부를 형성하며, 상기 제2층은 상기 전위변화 검출부를 형성한다.
본 발명의 1 실시예에 있어서, 상기 제1 MOS 트랜지스터, 상기 제2 MOS 트랜지스터 및 상기 제3 MOS 트랜지스터는, 제2 도전형의 채널영역을 포함하고, 상기 제4 MOS 트랜지스터는, 제1 도전형 채널영역을 포함한다.
본 발명의 1 실시예에 있어서, 상기 증폭형 광전변환소자는, 상기 반도체기판과 동전위로 되는 화소분리영역을 더 구비한다. 상기 제1층 및 상기 제2층은, 상기 화소분리영역으로부터 상기 제4 MOS 트랜지스터의 게이트전극을 통해 이격되고, 또한 상기 제2 MOS 트랜지스터의 게이트영역에 접하고 있다.
본 발명의 1 실시예에 있어서, 상기 제2 MOS 트랜지스터의 게이트전극과 상기 제4 MOS 트랜지스터의 게이트전극은, 다른 전극층에 의해 각각 형성되어 있고, 또한 절연막을 통해 서로 중첩된다.
본 발명의 1 실시예에 있어서, 상기 증폭형 광전변환소자는, 상기 반도체기판과 동일한 전위로 되는 화소분리영역을 더 구비한다. 상기 제2층은, 상기 화소분리영역으로부터 상기 제4 MOS 트랜지스터의 게이트영역 및 상기 제1층의 일부를 통해 이격되고, 또한 상기 제2 MOS 트랜지스터의 게이트영역에 접하고 있다.
본 발명의 1 실시예에 있어서, 상기 제1 MOS 트랜지스터, 상기 제2 MOS트랜지스터, 상기 제3 MOS 트랜지스터 및 상기 제4 MOS 트랜지스터의 각각의 게이트전극은, 모두 동일한 층에 형성된다.
본 발명의 1 실시예에 있어서, 상기 제1 MOS트랜지스터, 상기 제2 MOS 트랜지스터, 상기 제3 MOS 트랜지스터 및 상기 제1층은 서로 직렬로 접속되고 또한 절곡패턴으로 배치되며, 위에서 보았을 때 대략 정방형으로 형성된다.
본 발명의 1 실시예에 있어서, 상기 제1 MOS 트랜지스터 및 상기 제3 MOS 트랜지스터는, 상기 반도체기판내의 제1 영역에 형성되어 있고, 상기 제2 MOS 트랜지스터, 상기 제4 MOS 트랜지스터 및 상기 광전변환부는, 상기 반도체기판내의 제2 영역에 형성되어 있고, 상기 제1 영역에는 상기 제2 영역의 불순물농도보다 높은 불순물농도를 갖는 제1 도전형의 불순물층이 형성된다.
본 발명의 다른 관점에 의하면, 증폭형 고체 촬상장치는 본 발명의 증폭형 광전변환소자를 구비한다. 상기 증폭형 광전변환소자는, 매트릭스형태로 배치된다. 각 증폭형 광전변환소자에 구비된 상기 제3 MOS 트랜지스터 및 상기 제4 MOS 트랜지스터의 각각의 게이트전극은, 제l 방향의 제1 구동선에 행단위로 공통으로 접속되어 있고, 각 증폭형 광전변환소자에 구비된 상기 제2 MOS 트랜지스터의 게이트전극은, 상기 제1 방향으로 제2 구동선에 행단위로 접속되어 있고, 각 증폭형 광전변환소자에 구비된 상기 제3 MOS 트랜지스터의 소스영역은, 상기 제l 방향과 교차하는 제2 방향의 신호선에 열단위로 접속되어 있다.
본 발명의 1 실시예에 있어서, 상기 증폭형 고체 촬상장치는, 상기 제1 구동선에 접속된 제1 수직구동회로와, 상기 제2 구동선에 접속된 제2 수직구동회로와, 상기 신호선을 선택하여 상기 증폭형 광전변환소자로부터의 상기 전기신호를 수평신호선에 독출하기 위한 수평주사회로를 더 포함한다.
본 발명의 1 실시예에 있어서, 상기 증폭형 고체 촬상장치는, 상기 증폭형 광전변환소자와 상기수평주사회로와의 사이에 제공된 상관 2중 샘플링회로를 더 포함한다.
본 발명의 또 다른 관점에 의한 증폭형 광전변환소자의 구동방법은, 상기 제4 MOS 트랜지스터를 ON하여, 상기 제2층의 전위를 상기 반도체기판 전위에 접속하여, 상기 제1층에 신호전하를 축적하는 제1 스텝; 상기 제1층에 신호전하가 축적된 상태로, 상기 제4 MOS 트랜지스터를 OFF하고, 상기 제2층의 전위를 플로팅상태로 하며, 이 때의 상기 제2층의 전위를 상기 제1 MOS 트랜지스터의 게이트전극에 인가하여 제l 출력신호를 얻는 제2 스텝; 상기 제2층을 전기적 플로팅상태로 하고, 상기 제2 MOS 트랜지스터를 ON하여, 상기 제1층에 축적된 신호전하를 전원영역에 배출하고 리셋하여, 리셋직후의 상기 제2층의 전위를 상기 제1 MOS 트랜지스터의 상기 게이트전극에 인가하여 제2 출력신호를 얻는 제3 스텝; 및 상기 제l 출력신호와 상기 제2 출력신호와의 차를 구해, 상기 증폭형 광전변환소자의 실효 출력신호를 얻는 제4 스텝을 포함한다.
본 발명의 1 실시예에 있어서, 상기 제3 스텝은, 상기 제1층을 완전히 공핍화하는 제5 스텝을 포함한다.
본 발명의 1 실시예에 있어서, 상기 증폭형 광전변환소자의 구동방법은, 상기 제l 층이 완전히 공핍화하도록, 상기 제1층의 불순물농도 및 리셋시의 상기 1층의 전위를 설정하는 제7 스텝을 더 포함한다.
이하에, 본 발명의 작용에 관해서 설명한다.
본 발명의 증폭형 광전변환소자는, 반도체기판의 일례인 반도체기판과 역극성의 제1층및 그 표면측에 반도체기판과 동일한 극성의 제2층이 형성되어 있고, 제1층에 신호전하가 축적된다. 다음, 제2층은 증폭용의 MOS 트랜지스터의 게이트전극에 접속되어, 스위칭용의 제4 MOS 트랜지스터를 통해 기판 전위에 접속되어 있다. 또, 본 발명에서의 반도체기판은, 상기 반도체기판 및 기판두께가 두텁고, 그 표층부에 웰층이 형성된 것을 포함하는 것으로 한다.
제1층에 신호전하가 축적된 후, 제2층을 플로팅상태로 함에 따라, 제1층의 신호전하를 제2 MOS 트랜지스터를 통해 리셋하면, 제1층의 전위변화에 따라, 제2층의 전위도 변화한다.
리셋 직후, 제1층이 완전히 공핍화하면, 후술하는 실시형태에서 설명되는 이유로, 그 때의 제1층의 전위는 자체적으로 결정되는 일점로 된다. 즉, 리셋용의 제2 MOS 트랜지스터의 열잡음을 포함하지 않은 상시 일정한 값으로 된다. 따라서, 리셋 직후의 제2층의 전위도 리셋 노이즈를 포함하지 않기 때문에, 제2층의 리셋동작 전후의 전위변화는 리셋 노이즈를 전혀 포함하지 않은 순수의 신호 그 자체로 된다.
따라서, 상기 신호, 예컨대 영상신호를 증폭용의 제1 M0S 트랜지스터에 의해 증폭하여, 화소선택용의 제3 MOS 트랜지스터로 선택하여 독출하면, 얻어지는 신호의 리셋동작 전후의 전위차는 리셋 노이즈를 포함하지 않은 정미(net)의 신호로 된다.
리셋 노이즈를 전혀 포함하지 않은 정미의 신호로서, 이 리셋동작 전후의 전위차는, 신호선내에 상관 2중 샘플링회로(correlated double sampling circuit) (이하,「CDS 회로」라 함)를 삽입하는 것에 의해 용이하게 구할 수 있다. 즉, 리셋동작 직전의 전위로 클램프하고, 리셋동작 직후의 전위로 샘플홀드하는 구성에 의하면, 얻어지는 신호는 그사이의 전위차 신호, 즉, 정미의 신호로 된다.
상기 동작에 있어서, 화소독출기간중은, 제3 MOS 트랜지스터는 도통상태이지만, 제4 MOS 트랜지스터는 비도통상태이다. 그런데, 제3 MOS 트랜지스터와 제4 MOS 트랜지스터은 서로 극성이 반대이다. 따라서, 제3 MOS 트랜지스터의 게이트전극에 인가하는 클럭과, 제4 MOS 트랜지스터의 게이트전극에 인가하는 클럭은, 공통화가 가능해진다.
이와 같이, 본 발명의 증폭형 광전변환소자를 매트릭스형태로 배열한 본 발명의 증폭형 고체 촬상장치에 있어서는, 종래의 증폭형 고체 촬상장치와 비교하여, 제4 MOS 트랜지스터가 부가된 점이 회로구성상 크게 다르며, 이는 일견하여 구조가 복잡한 것으로 보일 수도 있다.
그러나, 제4 MOS 트랜지스터는 제3 MOS 트랜지스터와 구동 클럭이 같기 때문에, 본 발명의 증폭형 광전변환소자는, 종래의 증폭형 광전변환소자와 실질적으로 거의 같은 형태로 구성될 수 있다. 즉, 본 발명의 증폭형 광전변환소자를 매트릭스형태로 배열하는 경우, 종래와 동일하게 구성하는 것이 가능하기 때문에, 구조상의 복잡화를 수반하지 않는다.
또한, 본 발명의 증폭형 고체 촬상장치에 있어서, 신호축적동작 동안, 제4 MOS 트랜지스터를 ON으로 유지하고, 제2층의 전위를 기판 전위에 고정할 경우, 제4 MOS 트랜지스터의 채널에는 기판의 다수캐리어가 충전되어, 채널 표면이 불활성화한다. 그 결과, 암전류의 발생을 억제할 수 있다.
이에 따라, 상기 본 발명은, (1) 간단한 화소배열을 채용함으로써 리셋 노이즈를 완전히 제거할 수 있는 증폭형 광전변환소자를 제공하고, (2) 매트릭스형태로 배열된 상기 증폭형 광전변환소자를 포함하는 증폭형 고체 촬상장치를 제공하고, (3) 이와 같은 증폭형 광전변환소자의 구동방법을 제공한다.
도1(A)는 본 발명에 관한 증폭형 광전변환소자의 회로도,
도1(B)는 본 발명에 관한 증폭형 광전변환소자의 구동방법을 도시한 플로우챠트,
도2(A)는 도1에 도시한 증폭형 광전변환소자의 평면(2차원) 패턴예를 나타낸 도면,
도2(B)는 도2(A)의 B-B선 단면도,
도3(A)는 도1에 도시한 증폭형 광전변환소자의 다른 평면 패턴예를 나타낸 도면,
도3(B)는 도3(A)의 B-B선 단면도,
도4(A),4(B),4(C)는, 도2A 및 3A에 도시한 증폭형 광전변환소자의 포텐셜 관계를 나타낸 도면,
도5는 도2A 및 3A에 도시한 증폭형 광전변환소자의 용량관계를 나타낸 도면,
도6(A)는 도1A에 도시한 증폭형 광전변환소자의 또 다른 평면 패턴예를 나타낸 도면,
도6(B)는 도6(A)의 B-B선 단면도,
도7(A)는 도1A에 도시한 증폭형 광전변환소자의 또 다른 평면 패턴예를 나타낸 도면,
도7(B)는 도7(A)의 B-B선 단면도,
도8(A)는 도1A에 도시한 증폭형 광전변환소자의 또 다른 평면 패턴예를 나타낸 도면,
도8(B)는 도8(A)의 B-B선 단면도,
도8(C)는 도8(A)의 C-C선 단면도,
도9(A)은 도1A에 도시한 증폭형 광전변환소자의 또 다른 평면 패턴예를 나타낸 도면,
도9(B)은 도9(A)의 B-B선 단면도,
도9(C)는 도9(A)의 C-C선 단면도,
도10은 본 발명에 의한 증폭형 고체 촬상장치의 1 실시형태를 도시한 회로도,
도11은 도10에 도시한 증폭형 고체 촬상장치에 있어서의 신호독출 동작을 도시한 타이밍챠트,
도12는 종래 증폭형 광전변환소자의 회로도,
도l3(A)는 도12에 도시한 종래의 증폭형 광전변환소자의 평면 패턴예를 나타낸 도면,
도13(B)는 도l3(A)의 B-B선 단면도.
이하, 본 발명의 실시예를 도면을 참조하여 구체적으로 설명한다.
실시형태 1
도1A는, 본 발명에 관한 증폭형 광전변환소자(100)의 블럭도를 나타낸다. 이 증폭형 광전변환소자(100)는, 독출 클럭 라인(11), 리셋 클럭 라인(12), 신호선(13) 및 전원선(14)으로 둘러싸인 영역에 형성된다. 상기 증폭형 광전변환소자(100)는, 증폭용의 제1 MOS 트랜지스터(1), 리셋용의 제2 MOS 트랜지스터(2) 및 화소선택용의 제3 MOS 트랜지스터(3)를 1열로 배열하여 형성되며, 여기까지의 구성은 도12에 도시한 종래예와 동일하다.
그러나, 본 발명의 증폭형 광전변환소자(100)는, 상기 구성에 부가하여, 증폭용의 제1 MOS 트랜지스터(1)와 리셋용의 제2 MOS 트랜지스터(2) 사이에, 광전변환부로 되는 PN접합 포토다이오드(10)를 더 포함한다. 상기 증폭형 광전변환소자(100)는, 스위칭용의 P채널형 제4 MOS 트랜지스터(4)도 포함한다.
PN접합 포토다이오드(1O)는, 신호전하를 축적하는 n형전극(10n)과, 전위변화를 검출하는 p형전극(10p)을 갖는다. 제1 M0S 트랜지스터(1)의 게이트전극(1G)에는, PN접합 포토다이오드(l0)의 신호전하를 축적하는 측과는 반대측의 p형전극(10P)이 접속되어 있다. 제4 MOS 트랜지스터(4)는, p형전극(10p)을 반도체기판 전위(이하「접지전위 GS」라 함)로 스위칭한다.
증폭형 광전변환소자(100)의 구동방법에 관해 설명한다. 도1B는, 증폭형 광전변환소자의 구동방법의 플로우챠트를 나타낸다. 도1A 및 도1B를 참조하면, 우선, 리셋 클럭 라인(12)에 인가되는 신호 RS를 고레벨로 하고, 이에 의해, 리셋용의 제2 MOS 트랜지스터(2)를 ON하고, PN접합 포토다이오드(1O)의 n형전극(10n)에 축적된 신호전하(전자)를, 전원선(14)의 전극 VD로 방전하고, PN접합 포토다이오드(10)를 리셋한다(S101).
이어서, 독출 클럭 라인(11)에 인가되는 신호 TX가 저레벨로 되면, 제3 MOS 트랜지스터(3)가 OFF하고, 이에 응답하여 제4 MOS 트랜지스터(4)가 ON한다. PN접합 포토다이오드(10)의 p형전극(10p)의 전위는 접지전위 GS로 고정된다(S102). 그 후, PN접합 포토다이오드(1O)는 입사광을 광전변환하고, 신호전하를 n형전극(10n)에 축적하한다(S103).
신호의 검출은, 이하와 같이 행하여진다. 우선, 독출 클럭 라인(11)에 인가되는 신호 TX를 고레벨로 하고, 이에 의해, 화소선택용의 제3 MOS 트랜지스터(3)가 ON됨에 따라, 제4 MOS 트랜지스터(4)가 OFF한다. PN접합 포토다이오드(10)의 p형전극(10p)의 전위가 플로팅상태로 되고, 제1 M0S 트랜지스터(1)는 PN접합 포토다이오드(10)의 p형전극(10p)의 전위를 증폭한다. 이 때, 제3 MOS 트랜지스터(3)는 ON상태에 있기 때문에, 증폭된 신호는 신호선(13)으로 독출되고, 제l 출력신호가 얻어진다(S104).
PN접합 포토다이오드(1O)의 p형전극(1Op)의 전위가 플로팅상태에서, 제2 MOS 트랜지스터(2)가 ON하고, PN접합 포토다이오드(10)의 n형전극(10n)에 축적된 신호전하를, 전원선(14)의 전원 VD로 방전하여 PN접합 포토다이오드(1O)를 리셋한다. n형전극(10n)은 공핍화한다(S105). 다음, 그 직후의 PN접합 포토다이오드(10)의 p형전극(10p)의 전위를 제1 MOS 트랜지스터(1)가 증폭하고, 증폭된 신호는 제3 MOS 트랜지스터(3)를 통해, 신호선(13)으로 독출되고, 제2 출력신호가 얻어진다(S106). 이상의 동작에 의해, 신호선(13)에는, 신호전하의 축적전후의 출력을 얻을 수 있다. 제1출력신호와 제2출력신호의 차를 구하면, 증폭형 광전변환소자(100)의 실효 출력신호가 얻어진다(S107).
PN접합 포토다이오드(1O)의 리셋동작의 직후에 PN접합다이오드의 n형전극(10n)이 완전히 공핍화하면, 상기한 이유에 의해, 신호전하의 축적 전후의 출력은, 리셋 노이즈를 포함하지 않은 정미의 신호로 된다.
도2A 및 도2B를 참조하여, 증폭형 광전변환소자(100)의 평면 패턴예 및 그 단면구조에 관해 설명한다. 도2A에 도시한 바와 같이, 증폭형 광전변환소자(100)에서는, PN접합포토다이오드(10)와, 제1∼제3 MOS 트랜지스터 1∼3이 일렬로 배치되어 있고, 셀(51)은 장방형으로 형성된다. 또한, 도1과 대응하는 부분에는 동일한 부호를 부기하고, 이들에 관한 상세한 설명은 생략한다.
광전변환부로 되는 PN접합 포토다이오드(10)는, 도2B에 도시한 바와 같이, p 형기판(20)에 형성된 n층(25) 및 그 위에 형성된 p+층(26)으로 구성되어 있다. 제4 MOS 트랜지스터(4)는, p형의 채널영역인 p+층(22) 및 p+층(26)을 갖는다. p+층(22)은, p형기판(20)과 동전위로 설정된 화소분리영역이다. n층(25)과 p+층(26)은 모두 p+층(22)으로부터 전극(24)을 통해 이격되어 있다. 제1∼제3 MOS 트랜지스터 1∼3는, 모두 n형의 채널영역으로서의 n+층(21)을 갖고 있다.
제4 MOS 트랜지스터(4)의 게이트전극(24)은 제2 MOS 트랜지스터(2)의 게이트전극(23)과는 다른 전극층으로 형성된다. 도2A에 도시한 바와 같이, 상기 게이트전극(24)과 게이트전극(23)은 절연층(도시하지 않음)를 통해 영역 RS1, RS2에 서로 중합되어 있다. 제1 MOS 트랜지스터(1) 및 제3 MOS 트랜지스터(3)의 게이트전극은, 게이트전극(23)과 게이트전극(24)의 어느 일방으로 될 수 있으나, 도2B에 도시한 예에서는, 게이트전극(24)으로 되어 있다. 제1 MOS 트랜지스터(1)의 게이트전극(24), 제2 MOS 트랜지스터(2)의 게이트전극(23), 제3 MOS 트랜지스터(3)의 게이트전극(24) 및 제4 MOS 트랜지스터(4)의 게이트전극(24)은, 모두 동일한 층(단일층)에 형성되어 있다.
실시형태 2
도3A 및 도3B는 본 발명에 관한 증폭형 광전변환소자(100A)를 나타낸다. 증폭형 광전변환소자(100A)는, PN접합 포토다이오드와 제1∼제3 MOS 트랜지스터의 배치형태가 실시형태 1의 증폭형 광전변환소자(100)와는 다르게 되어 있다. 즉, 본 실시형태 2에서, 이들 구성 요소는, 도3A에 도시한 바와 같이, 전체적으로 절곡된 패턴으로 구성되어, 셀(51A)은 거의 정방형으로 형성된다. 이 배치에 의하면, 이하의 이점 1∼4를 갖는다.
(1) 증폭형 광전변환소자(즉, 증폭형 고체 촬상장치의 셀)의 형상을 정방형에 가까운 형태로 할 수 있기 때문에, 고밀도화를 꾀하는 데에 유리하다.
(2) 제1∼제3 트랜지스터를 절곡 패턴으로 구성하기 때문에, 광전변환부의 면적을 용이하게 확보할 수 있다.
(3) 제3 MOS 트랜지스터(3A)와 제4 MOS 트랜지스터(4A)의 게이트전극을 용이하게 공통화할 수 있기 때문에, 화소 사이즈의 소형화를 꾀할 수 있다.
(4) 리셋용의 제2 MOS 트랜지스터(2A)의 채널길이를 용이하게 확보할 수 있다.
그 외의 구성에 관해서는, 실시형태 1의 증폭형 광전변환소자(100)와 동일하기 때문에, 대응하는 부분에는 대응하는 부호를 부기하고 중복 설명은 생략한다.
도4A, 4B 및 4C에 도시한 전압 포텐셜도에 기초하여, 도2A 및 2B(도3A 및 3B)에 도시한 증폭형 광전변환소자(100)(100A)의 PN접합 포토다이오드10(10A), 제2 MOS 트랜지스터(2)(2A) 및 제4 MOS 트랜지스터(4)(4A)의 동작을 더욱 상세히 설명한다.
도4A, 도4B 및 도4C에서, 횡축은 p형기판(20)의 표면에서의 깊이를, 종축은 포텐셜을 각각 나타낸다. 또한, 실선 P1, P2 및 P3은 PN접합 포토다이오드(10)의 포텐셜을 나타내고, 1점쇄선 P4는 제2 MOS 트랜지스터(2) 및 제4 MOS 트랜지스터(4)의 포텐셜을 나타낸다. 또한, 도4A는 리셋동작 직후의 상태를, 도4B는 광전변환 및 축적 동작의 최후의 상태를, 도4C는 독출 동작시의 상태를 각각 나타낸다.
도4A에 도시한 바와 같이, 리셋동작에 의해, PN접합 포토다이오드(10)의 n층(25)(n형전극;10n)에 축적된 신호전하를 제2 MOS 트랜지스터(2)의 드레인(2D)으로 방전하고, n층(25)을 완전히 공핍화한다(p+층(26)에서는 중성영역이 남는다). 그 후, p+층(26)을 제4 MOS 트랜지스터(4)를 통해 접지전위 VG에 고정한다. 이 때의 n층(25)의 포텐셜을 V1으로 표시한다.
이 때, n형 제2 MOS 트랜지스터(2)는 OFF상태이고 p형 제4 MOS 트랜지스터(4)는 ON상태에 있다. 이들의 채널 포텐셜은 공통으로 1점쇄선으로 표시한다.
도4B에 도시한 바와 같이, PN접합 포토다이오드(10)(10A)의 광전변환에 의해 발생한 신호전하(전자)는 n층(25)에 축적된다. 이 때문에, 독출 직전에 n층(25)의 포텐셜은 V2로 된다.
광전변환에 의해 발생한 정공중, n층(25)의 포텐셜의 최심부보다 기판(20)측에서 발생한 것은 기판(20)으로 유출하고, n층(25)의 포텐셜의 최심부보다 표면측에서 발생한 것은 p+층(26)으로 유출한다. p형기판(20) 및 p+층(26)은 접지전위 VG에 고정되어 있기 때문에, 정공이 유입하더라도 전위는 불변이다.
그 후, 도4C에 도시한 바와 같이, 제4 MOS 트랜지스터(4)를 OFF하고, 리셋용제2 MOS 트랜지스터(2)를 ON한다. 이들의 채널 포텐셜은 1점쇄선 P4로 표시한다.
p+층(26)은 플로팅상태로 되고, 또한, 리셋용 제2 MOS 트랜지스터(2)는 ON으로 되기 때문에, n층(25)에 축적된 신호전하는 드레인(2D)(전위를 VD로 표시)으로 방전된다. 이에 의해, PN접합 포토다이오드(10)(10A)의 포텐셜은 도4C에 도시한 바와 같이, 실선 P2에서 실선 P3로 변화하고, n층(25)의 포텐셜은 V2로부터 V3로 ΔV1만큼 변화하는 동시에, p+층(26)의 전위는 접지전위 VG로부터 ΔV2만큼 변화한다.
ΔV2를 증폭용 제1 MOS 트랜지스터(1)로 증폭하고, 화소선택용 제3 MOS 트랜지스터(3)를 통해 신호선(13)에 독출하면, 리셋 노이즈를 거의 포함하지 않은 정미의 신호가 얻어진다.
이하에 그 이유를 설명한다. PN접합 포토다이오드(10)의 n층(25)에 신호전하가 축적된 후, p+층(26)을 플로팅상태로 하여, n층(25)에 축적된 신호전하를 제2 MOS 트랜지스터(2)(2A)를 통해 리셋하면, n층(25)의 전위변화 ΔV1에 따라 p+층(26)의 전위가 ΔV2만큼 변화한다. 이 때, n층(25)이 리셋 직후에 완전히 공핍화하면, 그 때의 n층(25)의 전위는 그 자체로 결정되는 일점 V3로 된다.
즉, n층(25)의 전위는 리셋용의 제2 MOS 트랜지스터(2)의 열잡음을 포함하지 않는 항상 일정한 값 V3로 된다. 따라서, p+층(26)의 리셋 직후의 전위도 리셋 노이즈를 포함하지 않으며, 이에 따라, p+층(26)의 리셋동작 전후의 전위변화 ΔV2는 리셋 노이즈를 전혀 포함하지 않은 순수한 신호 그 자체로 된다.
도4C에 도시한 동작 후, 제4 MOS 트랜지스터(4)(4A)를 ON하고, 제2 MOS 트랜지스터(2)(2A)를 OFF하면, 이에 의해, p+층(26)은 접지전위 VG로 되어, 도4A의 상태로 되돌아간다. 그 후, 상기 동작이 반복된다.
상기 ΔV1과 ΔV2의 관계에 관해 설명한다. 도5에 도시한 바와 같이, p형 기판(20)과 n층(25)간의 용량을 C1, n층(25)의 채널과 p+층(26)간의 용량을 C2, p+층(26)과 접지전위 VG간의 용량을 C3로 표시한다. 여기서, 용량 C1 및 C2는 접합용량으로 되나, 용량 C3은 제1 MOS 트랜지스터(1)의 게이트용량 및 p+층(26)과 게이트(1G)간 배선의 표유용량이 주로 된다.
k = C2/(C2+C3)으로 하면, ΔV1과 ΔV2 사이에는, 하기 식(2)로 나타낸 관계가 성립한다.
ΔV2 = k·ΔV1 …(2)
n층(25)에 축적된 신호전하량 ΔQ는, 하기 식 (3)으로 표시되기 때문에,
ΔQ = C1·ΔV1+C2·(ΔV1-ΔV2) …(3)
ΔV2와 ΔQ 사이에는, 하기 식 (4)로 나타낸 관계가 성립한다.
ΔV2 = ΔQ/(C3+C1/k) …(4)
상기 (2)식 및 (4)식으로 부터, 출력신호 ΔV2를 크게 하기 위해서는, 용량 C 1 및 C3를 작게 하고, 용량 C2를 크게 하면 좋은 것으로 판명되었다.
도4A∼4C에서, 예컨대, 하기 조건 1하에, 반도체재료를 실리콘으로 하면, 상태 1은 인트린식 포텐셜(intrinsic potential)로 고려된다.
조건 1
p형기판(20)의 불순물농도 = 1× 1015cm-3
n층(25)의 불순물농도 = 1 × 1016cm-3
p+층(26)의 불순물농도 = 1 × 1017cm-3
제1 MOS 트랜지스터(2)(2A) 및 제4 MOS 트랜지스터(4)(4A)의 게이트절연막의 두께 = 14 nm
n층(25)에 축적된 신호전하량 ΔQ = 2.8 × 1011cm-2
C2 = C3
VG = 5 V
상태 1
V1 = 1.74 V
V2 = 0.5 V
V3 = 2.50 V
ΔV1 = 2. 0 V
ΔV2 = 1.0 V
ψS= 4.84 V
(조건 1) 및 (상태 1)에 나타낸 바와 같이, 각 불순물농도, 게이트절연막의 두께, 신호전하량 및 각 전위를 설정함으로써, n층(25)은 리셋동작으로 완전히 공핍화하고, 출력신호 ΔV2 = 1.0 V를 얻을 수 있다.
실시형태 3
실시 형태 2에 있어서의 조건 1의 예에서는, p형기판의 불순물농도가 통상의 CM0S 프로세스를 사용한 경우와 비교하여 낮은 값으로 되어있다. 이 때문에, 본 실시형태 3에서는, 도6A, 도6B, 도7A 및 도7B에 도시한 바와 같이, 적어도 제1 MOS 트랜지스터(1) 및 제3 MOS 트랜지스터(3)를 불순물이 고농도의 p+층(27)상에 형성한다. 이 결과, 제1 및 제3 MOS 트랜지스터(1) 및 (3)에 관해서는 통상의 CMOS 프로세스를 사용하여 용이하게 제작할 수 있는 이점이 있다.
도6A, 도6B는 도2A, 도2B의 증폭형 광학변환소자의 변형예를 도시하고, 도7A, 7B는 도3A, 도3B의 증폭형 광학변환소자의 변형예를 도시한다. 또한, 도6A, 도6B, 도7A 및 도7B에서, 도2A, 도2B, 도3A 및 도3B와 대응하는 부재에는, 동일한 부호를 부기하고 이들에 관한 상세한 설명은 생략한다.
도6A, 도6B, 도7A 및 도7B에 도시한 증폭형 광학변환소자에서는, 도2A, 도2 B, 도3A 및 도3B에 도시한 구성에 부가하여, p+층(27)을 도입하고 있다. p+층(27)은, 제1 및 제3 MOS 트랜지스터 (1) 및 (3)이 형성되어 있는 p형 기판(20)의 영역에 형성되어 있다. p+층(27)은 불순물층으로 형성되어 있다. P+층(27)의 불순물 농도는, 제2 MOS 트랜지스터(2), 제4 MOS 트랜지스터(4) 및 PN접합 포토다이오드(10)(10A)가 형성되어 있는 p형 기판(20) 영역의 농도보다 높다.
p+층(27)을 n+층(21)보다 충분히 깊게 하고, p+층(27)의 농도를 p형기판의 불순물 농도에 해당하는, CMOS 웰(예컨대 1×1017cm-3정도)만큼 높게 하면, 제1 및 제3 MOS 트랜지스터 (1) 및 (3)은, 통상의 CMOS 프로세스를 사용한 경우와 동등하게 된다. p+층(27)의 형성은, 예컨대 전극(23) 및 전극(24)의 형성 전에, 보론 등의 p형 불순물의 고에너지 이온주입에 의해 가능해진다.
실시형태 4
도2A, 도2B, 도3A 및 도3B에 도시한 증폭형 광전변환소자에서는, 제4 MOS 트랜지스터(4)의 전극(24)과 제2 MOS 트랜지스터(2)의 전극(23)은 중합되어 형성되어, 2층 구조로 되어 있으나, 1층 구조에도 본 발명은 적용가능하다. 도8A, 도8B, 도8C 및 도9A, 도9B, 도9C에 도시한 바와 같이, 본 실시형태 4의 증폭형 광전변환소자에 제공된 전극은 1층 구조를 사용하고 있다.
1층 구조를 사용한 경우, 제2 및 제4 MOS 트랜지스터 (2) 및 (4) 사이에 간극 D1을 둘 수 있다. 이 간극을 n층(25)으로 충전함으로써, p층(26)은 화소분리영역(22)으로부터 분리되어, p형 제4 MOS 트랜지스터(4)를 OFF한 경우, p+층(26)을 플로팅상태로 하는 것이 가능해진다.
또, 실시예 1∼4에 있어서, 광전변환부로서, p형 기판(20)에 형성된 n층(25) 및 그 위에 형성된 p+층(26)을 포함하는 PN접합 포토다이오드(10)(10A)를 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않는다. 광전변환부는 전기신호에 대응하는 전하를 축적하는 신호전하 축적부와 전기신호의 전위의 변화를 검출하기 위한 전위변화 검출부를 포함하면 되며, 상기 광전변환부가 PN접합 포토다이오드에 한정되지 않은 것은 당업자에는 용이하게 이해될 것이다.
실시형태 5
도10은 본 발명에 관한 증폭형 고체 촬상장치(40)의 구성을 나타낸다. 이 증폭형 고체 촬상장치(40)는, 도1A에 도시한 복수의 증폭형 광전변환소자(100)를 매트릭스형태로 배치하여 이루어지는 2차원 고체 촬상장치이다.
도10에서, 증폭형 광전변환소자(100)는 1화소분에 상당한다. 또한, 각 증폭형 광전변환소자(100)로부터의 독출 클럭 라인(11), 리셋 클럭 라인(12), 신호선(13) 및 전원선(14)에 대해서는, 도1A와 동일한 부호를 부기하고 이들의 상세한 설명은 생략한다.
독출 클럭 라인(11)에는, 제l 수직주사회로(102)로부터의 클럭신호 TX(i), T X(i+1), ... 등이 인가된다. 또한, 리셋 클럭 라인(12)에는, 제2 수직주사회로(103)로부터의 클럭신호 RS(i), RS(i+1), ... 등이 인가된다. 또, 전원선(14)에는 공통으로 전원전압 VD가 인가된다.
각 신호선(13)의 일단에는, MOS 트랜지스터(101)가 접속된다. MOS 트랜지스터(101)는, 각 증폭형 광전변환소자(100)의 구성요소인 증폭용의 제1 M0S 트랜지스터(1)에 대한 정전류 부하로 되고, 이에 의해, 출력신호로 ΔV2가 신호선(13)상에 얻어진다.
각 신호선(13)에는 상관 2중 샘플링(CDS) 회로(41)가 부가되어 있다. 즉, 각 신호선(13)에는, 클램프용량(l04) 및 클램프스위칭용 트랜지스터(105)로 이루어지는 CDS 회로(41)가 접속되어 있다. 전원전압 VCP는 클램프전위를 제공한다. 또한, CDS 회로(41)의 후단에, 샘플홀드 스위치용 트랜지스터(106) 및 샘플홀드용량(107)으로 이루어지는 샘플홀드회로(42)가 접속되어 있다.
도11을 참조하여, 상기 CDS 회로(41)의 동작에 관해 설명한다. 제l 수직주사회로(102)로부터의 클럭신호 TX(i), TX(i+1), ... 및 제2 수직주사회로(103)로부터의 클럭신호 RS(i), RS(i+1), ... 는, 1수평주사기간마다 순차 제공되어, 상기 클럭신호 TX(i), TX(i+1), ... 및 RS(i), RS(i+1), ...는 프레임기간 단위로 반복된다.
도11은 i번째의 행의 증폭형 광전변환소자(100)가 클럭신호 TX(i)에 의해 t0의 기간 선택되는 경우를 도시한다. 이 경우, 증폭형 광전변환소자(100)에 축적된 신호전하량 ΔQ에 대응하는 신호가 기간 t1에서 얻어진다. 기간 t2에서, 클럭신호 RS(i)가 ON하면, 증폭형 광전변환소자(100)에 축적된 신호 전하는 리셋된다. 이 때문에, 증폭형 광전변환소자(100)에 신호전하가 없는 상태에서의 신호가 기간 t3에서 얻어진다.
따라서, 기간 t1에서 클램프 펄스 ΦCP에 의해 CDS 회로(41)가 신호를 클램프하고, 기간 t3에서 샘플홀드 펄스 ΦSH에 응답하여 샘플홀드회로(42)가 신호를 샘플홀드하면, 각 증폭형 광전변환소자(100)에 신호전하가 축적된 신호 레벨과 신호전하가 배출된 신호레벨간의 차, 즉, 정미의 신호성분만이 샘플홀드용량(107)에 기록된다.
따라서, 본 실시형태의 증폭형 고체 촬상장치(40)에 의하면, 예컨대 증폭형 광전변환소자(100)를 구성하는 트랜지스터 특성의 불일치 등에 기인하는 증폭형 광전변환소자(100) 간의 옵셋레벨의 불일치가 제거되기 때문에, 고화질의 영상신호를 얻을 수 있다.
도10에서, 샘플홀드용량(107)은 수평주사회로(110)로부터의 클럭신호(109)에 의해 구동되는 MOS 트랜지스터(108)에 의해 순차 선택되어, 상기 샘플홀드용량(107)에 축적된 정미 신호를 수평신호선(111)으로 연속 독출한다. 마지막으로, 증폭회로(112)를 통해 출력신호 OS가 얻어진다.
또한, 본 실시형태에서는, 도1의 화소구성의 증폭형 광전변환소자(100)을 사용하여 증폭형 고체 촬상장치(40)를 구성하는 경우에 관해 설명하고 있으나, 본 발명은, 도3A, 도6A, 도7A, 도8A 및 도9A에 도시한 구성을 갖는 증폭형 광전변환소자(100A),(100B),(100C),(100D),(100E)를 사용한 증폭형 고체 촬상장치에도 동일하게 적용할 수 있다.
상술한 바와 같이, 본 발명의 증폭형 광전변환소자를 사용한 증폭형 고체 촬상장치에 의하면, 각 증폭형 광전변환소자에서 리셋동작에 의해 신호축적영역은 완전히 공핍화하고, 리셋동작 전후의 신호축적영역의 전위변화에 대응하여, 신호축적영역과 PN접합을 형성하는 부유확산층에서의 전위의 변화를, 증폭용 트랜지스터로 증폭하여 독출하기 때문에, 리셋 노이즈를 전혀 포함하지 않은 순수한 광전변환신호를 증폭하여 독출하는 것이 가능해진다. 즉, 고화질의 영상신호를 독출할 수 있다.
또한, 부유확산층은 신호축적영역의 표면측에 형성되지만, 부유확산층의 전위는 광전신호 축적시에는 접지전위에 고정되기 때문에, 반도체표면은 공핍화하지 않고 다수의 캐리어로 충전되기 때문에 불활성으로 되어, 암전류의 발생은 매우 낮은 레벨로 억제된다.
특히, p-n 접합 다이오드와 제1∼제3 MOS트랜지스터가 절곡패턴으로 배치되는 증폭형 광전변환소자에 있어서, 상기 증폭형 광전변환소자(즉, 증폭형 고체 촬상장치의 셀)는 화소의 형상을 정방형에 가까운 형으로 할 수 있기 때문에, 고밀도화를 꾀하는 데에 유리하다. 더욱이, 광전변환부의 면적을 용이하게 확보할 수 있고; 제3 MOS 트랜지스터(3)와 제4 MOS 트랜지스터(4)의 게이트전극을 용이하게 공통화할 수 있어, 화소 사이즈의 소형화를 꾀할 수 있으며; 또한, 리셋용의 제2 MOS 트랜지스터(2)의 채널길이를 용이하게 확보할 수 있는, 여러가지 효과를 제공할 수 있다.
특히, 신호선을 따라 CDS회로를 제공하기 때문에, 증폭형 광전변환소자를 구성하는 트랜지스터 특성의 불일치 등에 기인하는 증폭형 광전변환소자간의 옵셋레벨의 불일치가 제거되기 때문에, 더욱 고화질의 영상신호를 얻을 수 있다.
본 발명의 증폭형 고체 촬상장치의 구동방법에 의하면, 신호독출 동작에 있어서, 화소선택용 트랜지스터의 게이트에 인가하는 클럭과 상기 부유확산층을 스위칭하는 트랜지스터의 게이트에 인가하는 클럭은 공통화가 가능하기 때문에, 본 발명의 증폭형 광전변환소자를 2차원 배열하는 경우, 종래와 같이 구성하는 것이 가능하여, 본 발명에 의해 도입되는 구조상의 복잡함이 없다.
이상과 같이, 본 발명에 의하면, 간단한 구성으로 극히 저잡음의 증폭형 광전변환소자 및 이 증폭형 광전변환소자를 사용한 증폭형 고체 촬상장치를 실현할 수 있다.
또한, 본 발명에 의하면, CMOS 프로세스에 의한 증폭형 광전변환소자의 형성이 가능하기 때문에, 주변의 구동회로부나 신호처리부등과 용이하게 일체화하는 것이 가능하게 되기 때문에, CM0S 촬상장치의 특징을 그대로 갖도록 하는 것이 가능해진다.

Claims (17)

  1. 입사광을 전기신호로 광전변환하기 위한 광전변환부;
    상기 광전변환부에 의해 광전변환된 상기 전기신호를 증폭하기 위한 제1 M0S 트랜지스터;
    상기 광전변환부를 리셋하기 위한 제2 MOS 트랜지스터; 및
    상기 제1 M0S 트랜지스터에 의해 증폭된 상기 전기신호를 신호선에 독출하기 위한 제3 MOS 트랜지스터를 구비하고,
    상기 광전변환부는, 상기 전기신호에 대응하는 전하를 축적하는 신호전하 축적부와 상기 전기신호의 전위의 변화를 검출하기위한 전위변화 검출부를 포함하고 있는 증폭형 광전변환소자이며,
    상기 증폭형 광전변환소자는, 상기 제3 MOS 트랜지스터의 동작에 응답하여 상기 전위변화 검출부의 전위를 반도체기판 전위로 스위칭하기 위한 제4 MOS 트랜지스터를 더 구비하는 증폭형 광전변환소자.
  2. 제1항에 있어서, 상기 증폭형 광전변환소자는 제1 도전형의 반도체기판에 형성되고;
    상기 광전변환부는 포토다이오드를 구비하고;
    상기 포토다이오드는, 상기 반도체기판에 형성된 제2 도전형의 제1층과, 상기 제1층에 대하여 상기 반도체기판의 표면측에 형성된 제1 도전형의 제2층을 포함하고;
    상기 제1층은 상기 신호전하 축적부를 제공하고;
    상기 제2층은 상기 전위변화 검출부를 제공하는, 증폭형 광전변환소자.
  3. 제2항에 있어서, 상기 제1 MOS 트랜지스터, 상기 제2 MOS 트랜지스터 및 상기 제3 MOS 트랜지스터는, 제2 도전형의 채널영역을 각각 포함하고;
    상기 제4 MOS 트랜지스터는, 제1 도전형의 채널영역을 포함하는, 증폭형 광전변환소자.
  4. 제2항에 있어서, 상기 증폭형 광전변환소자는, 상기 반도체기판과 동전위로 되는 화소분리영역을 더 구비하고;
    상기 제1층과 상기 제2층은, 상기 화소분리영역으로부터 상기 제4 MOS 트랜지스터의 게이트전극을 통해 이격되고 또한 상기 제2 MOS 트랜지스터의 게이트 영역과 접하는, 증폭형 광전변환소자.
  5. 제4항에 있어서, 상기 제2 MOS 트랜지스터의 게이트전극과 상기 제4 MOS 트랜지스터의 게이트전극은 다른 전극층에 의해 각각 형성되어 있고 또한 절연막을 통해 서로 중첩하는, 증폭형 광전변환소자.
  6. 제2항에 있어서, 상기 증폭형 광전변환소자는 상기 반도체기판과 동전위로 되는 화소분리영역을 더 구비하고;
    상기 제2층은, 상기 화소분리영역으로부터 상기 제4 MOS 트랜지스터의 게이트전극 및 상기 제1층의 일부를 통해 이격되며, 또한 상기 제2 MOS 트랜지스터의 게이트전극과 접하는, 증폭형 광전변환소자.
  7. 제6항에 있어서, 상기 제1 MOS 트랜지스터, 제2 MOS트랜지스터, 제3 MOS 트랜지스터 및 제4 MOS 트랜지스터의 각 게이트전극은 모두 동일한 층에 형성되어 있는, 증폭형 광전변환소자.
  8. 제4항에 있어서, 상기 제1 MOS트랜지스터, 제2 MOS 트랜지스터, 제3 MOS 트랜지스터 및 제1층은 서로 직렬로 접속되고 또한 절곡패턴으로 배치되며;
    상기 증폭형 광전변환소자는, 상방에서 보았을 때 대략 정방형으로 형성되어 있는, 증폭형 광전변환소자.
  9. 제5항에 있어서, 상기 제1 MOS트랜지스터, 제2 MOS 트랜지스터, 제3 MOS 트랜지스터 및 제1층은 서로 직렬로 접속되고 또한 절곡패턴으로 배치되며;
    상기 증폭형 광전변환소자는, 상방에서 보았을 때 대략 정방형으로 형성되어 있는, 증폭형 광전변환소자.
  10. 제6항에 있어서, 상기 제1 MOS트랜지스터, 제2 MOS 트랜지스터, 제3 MOS 트랜지스터 및 제1층은 서로 직렬로 접속되고 또한 절곡패턴으로 배치되며;
    상기 증폭형 광전변환소자는, 상방에서 보았을 때 대략 정방형으로 형성되어 있는, 증폭형 광전변환소자.
  11. 제2항에 있어서, 상기 제1 MOS 트랜지스터와 상기 제3 MOS 트랜지스터는 상기 반도체기판의 제1 영역에 형성되고;
    상기 제2 MOS 트랜지스터, 제4 MOS 트랜지스터 및 광전변환부는 상기 반도체기판내의 제2 영역에 형성되고;
    상기 제1 영역에는, 상기 제2 영역의 불순물농도보다 높은 불순물농도를 갖는 제1 도전형의 불순물층이 형성되어 있는, 증폭형 광전변환소자.
  12. 청구항1에 기재된 증폭형 광전변환소자를 복수개 구비하고;
    상기 증폭형 광전변환소자는 매트릭스형태로 배치되고;
    각 증폭형 광전변환소자에 구비된 상기 제3 MOS 트랜지스터 및 상기 제4 MOS 트랜지스터의 각각의 게이트전극은, 제l 방향의 제1 구동선에 행단위로 공통 접속되고;
    각 증폭형 광전변환소자에 구비된 상기 제2 MOS 트랜지스터의 게이트전극은, 상기 제1 방향으로 제2 구동선에 행단위로 접속되고,
    각 증폭형 광전변환소자에 구비된 상기 제3 MOS 트랜지스터의 소스영역은, 상기 제l 방향과 교차하는 제2 방향의 신호선에 열단위로 접속되어 있는, 증폭형 고체 촬상장치.
  13. 제12항에 있어서,
    상기 제1 구동선에 접속된 제1 수직구동회로;
    상기 제2 구동선에 접속된 제2수직구동회로; 및
    상기 신호선을 선택하여 상기 증폭형 광전변환소자로부터의 상기 전기신호를 수평신호선에 독출하기 위한 수평주사회로를 더 포함하는, 증폭형 고체 촬상장치.
  14. 제13항에 있어서, 상기 증폭형 고체 촬상장치는, 상기 증폭형 광전변환소자와 상기 수평주사회로 사이에 제공된 상관 2중 샘플링회로를 더 포함하는, 증폭형 고체 촬상장치.
  15. 청구항2에 기재한 증폭형 광전변환소자의 구동방법에 있어서,
    상기 제4 MOS 트랜지스터를 ON하여, 상기 제2층의 전위를 상기 반도체기판 전위에 접속하여, 상기 제1층에 신호전하를 축적하는 제1 스텝;
    상기 제l층에 신호전하가 축적된 상태로, 상기 제4 MOS 트랜지스터를 OFF하여, 상기 제2층의 전위를 플로팅상태로 하고, 이 때의 상기 제2층의 전위를 상기 제1 MOS 트랜지스터의 게이트전극에 인가하여 제l 출력신호를 얻는 제2 스텝;
    상기 제2층을 전기적 플로팅상태로 하고, 상기 제2 MOS 트랜지스터를 ON하여, 상기 제1층에 축적된 신호전하를 전원영역에 배출하고 리셋하여, 리셋 직후의 상기 제2층의 전위를 상기 제1 MOS 트랜지스터의 상기 게이트전극에 인가하여 제2 출력신호를 얻는 제3 스텝; 및
    상기 제l 출력신호와 상기 제2 출력신호와의 차를 구하여, 상기 증폭형 광전변환소자의 실효 출력신호를 얻는 제4 스텝을 포함하는, 증폭형 광전변환소자의 구동방법.
  16. 제15항에 있어서, 상기 제3 스텝은, 상기 제1층을 실질적으로 공핍화하는 제5 스텝을 포함하는, 증폭형 광전변환소자의 구동방법.
  17. 제16항에 있어서, 상기 제1층이 완전히 공핍화 하도록, 상기 제1층의 불순물농도 및 리셋시의 상기 1층의 전위를 설정하는 제7 스텝을 더 포함하는, 증폭형 광전변환소자의 구동방법.
KR1019980054773A 1997-12-15 1998-12-14 증폭형광전변환소자,증폭형고체촬상장치및증폭형광전변환소자의구동방법 KR100306304B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34547297A JP3546985B2 (ja) 1997-12-15 1997-12-15 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法
JP9-345472 1997-12-15

Publications (2)

Publication Number Publication Date
KR19990063030A true KR19990063030A (ko) 1999-07-26
KR100306304B1 KR100306304B1 (ko) 2001-12-17

Family

ID=18376835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980054773A KR100306304B1 (ko) 1997-12-15 1998-12-14 증폭형광전변환소자,증폭형고체촬상장치및증폭형광전변환소자의구동방법

Country Status (4)

Country Link
US (1) US6163023A (ko)
JP (1) JP3546985B2 (ko)
KR (1) KR100306304B1 (ko)
TW (1) TW396590B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010070259A (ko) * 1999-12-03 2001-07-25 가네꼬 히사시 이미지 센서
KR20020050101A (ko) * 2000-12-20 2002-06-26 니시가키 코지 금속 산화막 반도체형 이미지 센서
KR100384671B1 (ko) * 2000-03-29 2003-05-22 가부시끼가이샤 도시바 고체 촬상 장치
KR20200035181A (ko) * 2011-08-29 2020-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674470B1 (en) * 1996-09-19 2004-01-06 Kabushiki Kaisha Toshiba MOS-type solid state imaging device with high sensitivity
US6493030B1 (en) * 1998-04-08 2002-12-10 Pictos Technologies, Inc. Low-noise active pixel sensor for imaging arrays with global reset
JP3011196B2 (ja) * 1998-07-29 2000-02-21 日本電気株式会社 イメージセンサ
JP3693281B2 (ja) * 1999-09-30 2005-09-07 シャープ株式会社 増幅型固体撮像装置
US6339248B1 (en) * 1999-11-15 2002-01-15 Omnivision Technologies, Inc. Optimized floating P+ region photodiode for a CMOS image sensor
JP3493405B2 (ja) * 2000-08-31 2004-02-03 ミノルタ株式会社 固体撮像装置
JP4556317B2 (ja) * 2000-10-25 2010-10-06 日本ビクター株式会社 Ｃｍｏｓイメージセンサ
US6566697B1 (en) 2000-11-28 2003-05-20 Dalsa, Inc. Pinned photodiode five transistor pixel
US6927433B2 (en) * 2001-06-28 2005-08-09 Isetec, Inc Active pixel image sensor with two transistor pixel, in-pixel non-uniformity correction, and bootstrapped reset lines
JP4831892B2 (ja) 2001-07-30 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
CN1225897C (zh) * 2002-08-21 2005-11-02 佳能株式会社 摄像装置
JP2005005573A (ja) * 2003-06-13 2005-01-06 Fujitsu Ltd 撮像装置
JP4212447B2 (ja) 2003-09-30 2009-01-21 株式会社東芝 固体撮像装置および電子カメラ
JP2006237462A (ja) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd 固体撮像装置
GB2439118A (en) * 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
GB2439098A (en) 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
WO2010026830A1 (ja) * 2008-09-02 2010-03-11 シャープ株式会社 表示装置
JP2012194198A (ja) * 2009-07-28 2012-10-11 Sharp Corp 光センサおよび表示装置
JP2011238652A (ja) * 2010-05-06 2011-11-24 Renesas Electronics Corp 半導体装置およびその製造方法
JP5932182B1 (ja) * 2014-10-03 2016-06-08 オリンパス株式会社 撮像素子、撮像装置、内視鏡および内視鏡システム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892540A (en) * 1996-06-13 1999-04-06 Rockwell International Corporation Low noise amplifier for passive pixel CMOS imager

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010070259A (ko) * 1999-12-03 2001-07-25 가네꼬 히사시 이미지 센서
KR100384671B1 (ko) * 2000-03-29 2003-05-22 가부시끼가이샤 도시바 고체 촬상 장치
KR20020050101A (ko) * 2000-12-20 2002-06-26 니시가키 코지 금속 산화막 반도체형 이미지 센서
KR20200035181A (ko) * 2011-08-29 2020-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
JPH11177886A (ja) 1999-07-02
US6163023A (en) 2000-12-19
KR100306304B1 (ko) 2001-12-17
TW396590B (en) 2000-07-01
JP3546985B2 (ja) 2004-07-28

Similar Documents

Publication Publication Date Title
KR100306304B1 (ko) 증폭형광전변환소자,증폭형고체촬상장치및증폭형광전변환소자의구동방법
US9661246B2 (en) Solid state image pickup device having a capacitor structure made up of a plurality of capacitors
US9036064B2 (en) Solid-state imaging device including a photoelectric converting film and camera system using the solid-state imaging device
JP5267867B2 (ja) 撮像装置
US7109537B2 (en) CMOS pixel with dual gate PMOS
CA1289242C (en) Device and method of photoelectrically converting light into electrical signal
EP1850387B1 (en) Solid-state image pickup device
US7755685B2 (en) Electron multiplication CMOS imager
US9040890B2 (en) Electron-multiplication image sensor
US20110315854A1 (en) Readout transistor circuits for cmos imagers
US6476371B2 (en) Solid state imaging device and driving method thereof
US7382009B2 (en) Solid state image pickup device including an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device
US5825056A (en) Scanning switch transistor for solid state imaging device
US7471325B2 (en) Scanning switch transistor for solid-state imaging device
JPH11111960A (ja) 固体撮像素子
JP4143730B2 (ja) 受光素子
Jespers et al. Three-terminal charge-injection device
JPH0746839B2 (ja) 光電変換装置
JP2000277720A (ja) 固体撮像素子
JPH0736615B2 (ja) 光電変換装置
JP2001119628A (ja) 固体撮像素子
JPH0693764B2 (ja) 光電変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee