KR19990061487A - Atm 교환기의 스위치 네트워크 장치 - Google Patents

Abstract

본 발명은 고속 직렬 링크 인터페이스가 사용되어 ATM(Asynchronous Transfer Mode) 스위치 네트워크의 상태 정보 전달 경로가 구성된 ATM 교환기의 스위치 네트워크 장치에 관한 것이다.

본 발명은 다수개의 SMLA(Switch and Multi-Link board Assembly) 보드와, 각각의 SMLA 보드와 상태 정보를 주고받는 이중화된 SLCA(Switch and Link Control Board Assembly) 보드가 구비되어 있으며, 상기 다수개의 SMLA 보드와 이중화된 SLCA 보드 중 1개 SMLA 보드와 1개 SLCA 보드 사이에는 각각 독립적인 상태 정보 전달 경로가 구성되고, 각각의 상태 정보 전달 경로는 직렬 링크 인터페이스가 사용되어 구성된다.

결과적으로 본 발명은 1개 SMLA 보드와 1개 SLCA 보드 사이에 각각 독립적인 상태 정보 전달 경로가 구성되기 때문에 동작의 안정성 및 신뢰성이 확보되고, 고속 직렬 링크 인터페이스가 사용되어 각각의 상태 정보 전달 경로가 구성되기 때문에 고속 동작이 가능하여 실시간 정보 처리를 가능하게 하는 효과가 있다.

Description

ＡＴＭ교환기의 스위치 네트워크 장치(Switch network module in ATM exchange system)

본 발명은 ATM(Asynchronous Transfer Mode) 교환기의 스위치 네트워크 장치에 관한 것으로서, 특히 고속 직렬 링크 인터페이스가 사용되어 해당 ATM 스위치 네트워크 장치의 상태 정보 전달 경로가 구성된 ATM 교환기의 스위치 네트워크 장치에 관한 것이다.

최근 들어 음성 및 영상의 디지털화, 광파이버 등의 기술발전에 따라 멀티미디어 통신이 가능해져서 이를 뒷받침하는 네트워크로서 ATM 기술을 이용한 고속 광대역 네트워크의 구현이 현실화되고 있다.

상기 ATM 기술은 저속도 저용량의 통신에서부터 고속 광대역 통신에 이르기까지 통신 채널을 자유롭게 할당할 수 있는 기술로서, 일정한 크기를 갖는 패킷들의 연속적인 흐름에 의해서 정보를 전달하는데, 이 고정된 크기의 패킷들을 ATM 셀 이라 한다.

상기 ATM 셀은 총 53 바이트로 구성되는데, 그 중 5 바이트는 헤더로 48 바이트는 유료 부하 공간으로 각각 할당되어 있다.

상기와 같이 구성된 ATM 셀은 ATM 망으로 전송되어 헤더에 기입된 정보에 따라 고속으로 목적한 수신측에 도착하게 된다. 목적지에 도착한 ATM 셀들은 헤더를 검사 받은 후 실제 정보로 재구성된다.

일반적으로 ATM 교환기는 ATM 방식에 의해 공중망을 구성하는 경우 ATM 망과 ATM 망 또는 가입자를 ATM 망에 접속하기 위한 노드기능을 수행하는 시스템이며, 이러한 ATM 교환기는 가입자 정합장치와 스위치 네트워크 장치, 중계선 정합장치 등과 이들을 제어하는 프로세서들로 구현된다.

상기 가입자 정합장치는 UNI 물리 계층 정합, ATM 계층 처리, 신호 셀 및 사용자 셀 분리 전달, 헤더 변환, OAM 처리 등과 더불어 UPC 트래픽 제어기능을 수행한다. 아울러, 가입자 정합장치에는 ATM 가입자가 아닌 기존의 가입자에 대한 서비스 제공을 위하여 중저속 가입자 정합기능도 포함될 수 있다.

상기 스위치 네트워크 장치는 수백 Mbps의 고속 스위칭이 가능한 단위 스위치들을 다단으로 구성하여 실현한다. 여기서, ATM 스위치 소자는 그 구성형태에 따라 입력버퍼, 출력버퍼, 공통 메모리, 공통 버스, 크로스 포인트 스위치 등으로 나누어진다.

상기 중계선 정합장치는 NNI 인터페이스 물리 계층 처리, ATM 계층 처리, OAM 처리 등을 수행하며, 스위치 네트워크 장치와 연동하여 트래픽 제어기능을 수행한다. 아울러, 전화망, N-ISDN, 패킷망, 프레임 릴레이망 등 다른 망과의 연동기능도 포함된다.

한편, 상기 ATM 교환기 중 하나인 소형 ATM 교환기는 다수개의 ALS(ATM Local Switching) 서브시스템과 ACS(ATM Central Switching) 서브시스템으로 구성된다.

상기 ALS 서브시스템에는 스위치 네트워크 장치인 ASLH(Access Switch and Link Hardware block)가 구비되어 있고, 상기 ACS 서브시스템에도 역시 스위치 네트워크 장치인 CSLH(Central Switch and Link Hardware block)가 구비되어 있으며, 상기 ASLH 와 CSLH 에는 각각 다수개의 SMLA(Switch and Multi-Link board Assembly) 보드와 SLCA(Switch and Link Control Board Assembly) 보드가 구비되어 있다.

상기 SMLA 보드는 ATM 스위치 네트워크 장치를 구성하는 가장 핵심적인 보드로서, ATM 셀의 스위칭 기능 및 외부 가입자 또는 제어측과의 연결을 위한 링크 포트들과, 이들을 지역적으로 관리하기 위한 지역 제어기(local controller)가 구비되어 있다.

상기 SLCA 보드는 SMLA 보드의 상태를 관리 및 유지 보수하고, 제어측과의 IPC(Inter Processor Communication) 통신을 통해 해당 스위치 네트워크 장치의 상태를 보고하며 관련 정보를 갱신하는 역할을 한다.

아울러, 상기 SMLA 보드 내에 실장되어 있는 MC68349 는 주변 처리기(peripheral processor)의 역할을 하고, 상기 SLCA 보드 내에 실장되어 있는 MC68040 과 MC68360 는 상위 프로세서 역할을 한다.

한편, 종래에는 소형 ATM 교환기의 스위치 네트워크 장치(ASLH, CSLH)에 구비된 각 SMLA 보드와 SLCA 보드간 통신을 위하여 다음에 설명되는 통신방식을 사용하였다.

먼저, 백플레인 보드(backplane board)인 ASBB 에 구성되는 단일 버스 구조의 SNCI(Switch Network Controller Interface) 버스에는 6개의 보드(2개의 SLCA 보드와 4개의 SMLA 보드)가 각각 연결되어 있다. 여기서, SNCI 버스는 VME 버스가 변형된 것으로서 VME 버스와 동일한 전기적 특성을 가진다.

상기 SNCI 버스의 동작은 SLCA 보드가 마스터(master)로, SMLA 보드들이 종속(slave)으로 정해진 상태에서 이루어진다. 이 때, SLCA-A 보드와 SLCA-B 보드, SMLA-0A 보드와 SMLA-0B 보드, SMLA-1A 보드와 SMLA-1B 보드는 각각 이중화되어 동작한다. 그러므로, 어느 한 시점에서 SNCI 버스를 사용하고 있는 보드는 한 쌍의 SLCA 보드와 SMLA 보드가 되고, 그 동안 다른 보드들은 대기 상태로 있게 된다.

보다 구체적으로 SNCI 버스의 동작 방식은 다음과 같다.

먼저, SNCI 버스를 사용하고 있는 한 쌍의 SLCA 보드와 SMLA 보드에서 SLCA 가 SMLA 로 상태 정보를 주고자 하는 경우 SLCA 는 상태 정보를 전달받아야 할 SMLA 의 SIDPRAM(Status Information Dual Port RAM)을 억세스하여 미리 약속된 영역에 정보를 쓴다. 상기 SLCA 는 SIDPRAM 에 쓰고자 하는 정보를 다 쓴 후 SMLA 의 지역 제어기에 인터럽트를 발생시킨다. 상기 SMLA 의 지역 제어기는 인터럽트를 처리한 후 SLCA 로부터 전달된 상태 정보를 SIDPRAM 으로부터 읽어 처리한다.

반면, SMLA 가 SLCA 로 상태 정보를 주고자 하는 경우 SMLA 는 SLCA 로 전달할 상태 정보를 자신의 SIDPRAM 내의 미리 약속된 영역에 쓴다. 상기 SMLA 는 자신의 SIDPRAM 에 쓰고자 하는 정보를 다 쓴 후 SLCA 로 인터럽트를 발생시킨다. 상기 SLCA 는 인터럽트를 처리한 후 인터럽트를 발생시킨 SMLA 의 SIDPRAM 을 억세스하여 상태 정보를 읽어서 처리한다.

그러나, 종래에는 1개 SLCA 보드와 1개 SMLA 보드가 짝을 이루어 주/종속(master-slave) 형태로 SNCI 버스를 사용하다가 양쪽 보드 중 적어도 하나의 보드가 다운되면 이들이 SNCI 버스를 계속 물고 있는 결과를 초래하여 다른 보드들이 SNCI 버스를 사용하려고 하면 버스 경쟁(bus contention)이 발생되는 문제점이 있었다.

실제로 시스템 운용 초기에 스위치 네트워크 장치에 구비된 1개 보드가 버스를 물고 다운되는 경우가 있었는데, 주로 마스터로 동작하는 SLCA 보다는 종속으로 동작하는 SMLA 가 버스를 물고 다운되는 경우가 많았다.

이에 본 발명은 1개 SMLA 보드와 1개 SLCA 보드간의 상태 정보 전달 경로가 단일 구조의 저속 버스(SNCI 버스: RS-232C)대신 155Mbps 로 동작하는 고속 직렬 링크 인터페이스가 사용되어 다수개 SMLA 보드와 SLCA 보드 쌍에 대해 각각 독립적으로 구성됨으로써 상태 정보의 고속 전송이 가능해지고, 동작 신뢰성이 향상되는 ATM 교환기의 스위치 네트워크 장치를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 ATM 교환기의 스위치 네트워크 장치는 다수개의 SMLA 보드와, 각각의 SMLA 보드와 상태 정보를 주고받는 이중화된 SLCA 보드가 구비된 ATM 교환기의 스위치 네트워크 장치에 있어서, 상기 다수개의 SMLA 보드와 이중화된 SLCA 보드 중 1개 SMLA 보드와 1개 SLCA 보드 사이에는 각각 독립적인 상태 정보 전달 경로가 구성되고, 각각의 상태 정보 전달 경로는 직렬 링크 인터페이스가 사용되어 구성된 것을 특징으로 한다.

도 1은 일반적인 소형 ATM 교환기의 스위치 네트워크 장치에서 사용되는 통신 방식을 나타내는 도면,

도 2는 본 발명의 일 실시예에 의한 소형 ATM 교환기의 스위치 네트워크 장치의 데이터 전송 경로를 나타내는 도면.

이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.

도 2는 본 발명의 일 실시예에 의한 소형 ATM 교환기의 스위치 네트워크 장치(ASLH, CSLH)의 데이터 전송 경로를 나타내는 도면으로서, 스위치 네트워크 장치에는 다수개의 SMLA 보드와 이중화된 SLCA 보드가 구비되어 있다.

상기 SLCA 보드와 SMLA 보드는 모두 동일한 정합 모듈을 가지고 있다. 즉, 각각의 SLCA 와 SMLA 에는 도 2에 도시된 바와 같이 직접 직렬 정합을 이루는 링크부와, CPU 와, CPU 와 링크부를 연결시켜 주는 상태 정보 처리부가 구비되어 있다. 여기서, CPU 는 링크부와 상태 정보 처리부를 제어하고 관리하는 역할을 한다.

도 2에 도시된 바와 같이 1개 SLCA 보드에서 4개의 SMLA 보드로 연결되는 고속 직렬 인터페이스는 완전히 독립적으로 동작하는 4개의 상태 정보 전달 경로를 형성하고 있다. 즉, 하나의 링크부에 대해서는 2개의 상태 정보 전달 경로가 각각 배당되는데, 그 2개의 상태 정보 전달 경로는 완전히 독립적으로 동작하므로 마치 개별적인 링크 경로 2개가 존재하는 경우와 마찬가지의 효과를 얻을 수 있다.

상기 CPU 는 링크부와 상태 정보 처리부의 동작을 제어하고 관리하는 역할을 한다. 또한, 보내고자 하는 정보를 64 바이트 길이의 형태로 작성하여 상태 정보 처리 블록의 상태 정보 송신 FIFO(First-In First-Out)에 쓰고, 상태 정보 처리부의 상태 정보 수신 FIFO 에 저장되어 있는 64 바이트 길이의 상태 정보를 읽어 들여 처리하는 역할을 한다.

상기 링크부는 ATRI 라는 155Mbps 급 링크 포트를 2개 가지고 있는 주문형 집적회로(full customized IC)와 그 제어 로직으로 구성된다. 상기 ATRI 는 ATM 교환기의 링크 정합용 ASIC 으로서, ATM 셀과 라우팅 태그와 같은 부가 정보를 주고받을 수 있는 경로를 형성하는데 사용된다. ATRI 내의 각 링크들은 니블(nibble) 형태(4비트) 의 ATM 셀 포맷을 수신하여 병렬-직렬 변환을 한 후 다시 8B2P 코딩을 거쳐 출력한다. 155Mbps 급 데이터가 실제 출력되는 속도는 234.7Mbps 인데, 이는 8B2P 코딩 과정에서 코딩 정보가 더 실리기 때문이다. 마찬가지로 링크부로 입력되는 직렬 데이터는 디코딩 과정을 거쳐 니블 형태의 ATM 셀 포맷으로 변환된 후 상태 정보 처리부로 전달된다.

상기 상태 정보 처리부는 상태 정보 송신 FIFO 를 통해 CPU 가 주는 64 바이트 데이터를 받아서 니블 형태로 변환시킨 후 리타이밍 회로를 거쳐서 링크부로 입력시키는 역할과, 링크부에서 출력된 니블 형태의 64비트 데이터를 리타이밍 회로를 거쳐 입력받아 바이트 형태로 변환시킨 후 상태 정보 수신 FIFO 에 입력시키는 역할을 한다.

상기한 상태 정보 처리부가 상태 정보를 송수신하는 과정을 보다 구체적으로 설명하면 다음과 같다.

먼저, CPU 는 해당 보드의 상태 정보를 바이트 단위로 조립하여 상태 정보 송신 FIFO 에 순서대로 기록한다. 상태 정보 송신 FIFO 에 저장된 데이터는 상태 정보를 처리하는 상태 정보 셀 제어기(SICC: Status Information Cell Controller)에 의해 니블 형태로 변환된 후 링크부로 순차적으로 입력된다. 상기 링크부는 순차적으로 입력된 니블 형태의 상태 정보를 직렬 데이터로 변환시킨 후 8B2P 코딩을 하여 출력한다.

한편, 링크부를 통해 입력되는 직렬 데이터는 8B2P 디코딩을 거친 다음 직렬-병렬 변환을 거쳐 니블 형태로 재조립되어 상태 정보 처리부의 SICC 로 입력된다. 상기 SICC 로 입력된 니블 형태의 데이터는 바이트 형태로 재조립되어 상태 정보 수신 FIFO 에 순서대로 기록된다. 상기 상태 정보 수신 FIFO 에 저장된 상태 정보 데이터는 CPU 가 읽어 들여 적절하게 처리한다. 상기 CPU 는 주기적으로 상태 정보 수신 FIFO 의 상태를 검사하여 데이터가 기록되면 읽어 들여 처리한다.

이와 같이 본 발명은 1개 SMLA 보드와 1개 SLCA 보드 사이에 각각 독립적인 상태 정보 전달 경로가 구성되기 때문에 동작의 안정성 및 신뢰성이 확보되고, 고속 직렬 링크 인터페이스가 사용되어 각각의 상태 정보 전달 경로가 구성되기 때문에 고속 동작이 가능하여 실시간 정보 처리를 가능하게 하는 효과가 있다.

Claims (1)

1. 다수개의 SMLA(Switch and Multi-Link board Assembly) 보드와, 각각의 SMLA 보드와 상태 정보를 주고받는 이중화된 SLCA(Switch and Link Control Board Assembly) 보드가 구비된 ATM(Asynchronous Transfer Mode) 교환기의 스위치 네트워크 장치에 있어서,

   상기 다수개의 SMLA 보드와 이중화된 SLCA 보드 중 1개 SMLA 보드와 1개 SLCA 보드 사이에는 각각 독립적인 상태 정보 전달 경로가 구성되고, 각각의 상태 정보 전달 경로는 직렬 링크 인터페이스가 사용되어 구성된 것을 특징으로 하는 ATM 교환기의 스위치 네트워크 장치.