KR100230837B1

KR100230837B1 - 프레임 릴레이와 atm 교환기의 정합장치에 있어서 셀버스 인터페이스 장치 및 방법

Info

Publication number: KR100230837B1
Application number: KR1019970042517A
Authority: KR
Inventors: 이혁진
Original assignee: 유기범; 대우통신주식회사
Priority date: 1997-08-29
Filing date: 1997-08-29
Publication date: 1999-11-15
Also published as: KR19990019201A

Abstract

본 발명은 ATM 교환기에 프레임 릴레이망을 접속하기 위한 장치에 관한 것으로서, 특히 프레임 릴레이망 접속장치의 FIRL(FIFO Interrupt Reset Loopback) 제어부에서 SAR칩과 셀버스의 인터페이스를 담당하는 장치에 관한 것이다.

이러한, 본 발명은 프레임 릴레이 가입자들을 ATM망에 접속하기 위하여 복수개의 프레임 릴레이가입자보드와 하나의 다중화/역다중화보드, 및 클럭 분배보드로 이루어진 프레임 릴레이 연동모듈에서 프레임 릴레이와 ATM 교환기의 정합장치는 AAL5 프로토콜 데이터 유니트를 53 바이트의 ATM 셀로 분할(segmentation)하는 SAR부(222)와, 상기 ATM 셀을 저장하고 셀버스를 통해 상위 보드로 전송하는 송신 선입선출버퍼(224)와, 상기 SAR부와 송신 선입선출버퍼 사이에 장착되어 ATM 교환기의 셀에 라우팅 태그를 첨가하는 FFS제어부(302)를 포함하며 구성된다.

따라서, 본 발명은 SAR부를 구현하는 SARA 칩과 선입선출버퍼 간에 원활한 인터페이스를 효과적으로 수행할 수 있는 효과가 있다.

Description

프레임 릴레이와 ＡＴＭ 교환기의 정합장치에 있어서 셀버스 인터페이스 장치 및 방법 (Circuit and method of cell bus interface for interworking frame relay network with ATM switches)

본 발명은 ATM 교환기에 프레임 릴레이망을 접속하기 위한 장치에 관한 것으로서, 특히 프레임 릴레이망 접속장치의 FIRL(FIFO Interrupt Reset Loopback) 제어부에서 셀버스와 인터페이스하는 장치에 관한 것이다.

일반적으로, ATM 교환기는 ATM방식에 의한 공중망을 구성할 경우에 ATM망과 ATM망 혹은 가입자를 ATM망에 접속하기 위하여 노드기능을 수행하는 시스템으로서, 그 기능에 따라 가상채널(VC) 교환기와 가상경로(VP) 교환기로 구분된다.

이러한 ATM 교환시스템은 가입자 정합장치와 스위치 네트워크, 중계선 정합장치 등과 이들을 제어하는 프로세서들로 구현되는 바, 이를 개략적으로 살펴보면 다음과 같다.

상기한 가입자 정합장치는 UNI 물리 계층정합, ATM 계층처리, 신호 셀(IPC cell) 및 사용자 셀(user cell) 분리전달, 헤더변환, OAM 처리등과 더불어 UPC 트래픽 제어기능을 수행하고, ATM 가입자뿐만 아니라 기존 가입자 서비스를 위한 중저속 가입자 정합기능을 포함한다.

상기한 ATM 스위치 네트워크는 수백 Mbit의 고속 스위칭이 가능한 단위 스위치들을 다단으로 구성하여 실현한다. 여기서, 상기한 ATM 단위 스위치는 구성 형태에 따라 입력버퍼, 출력버퍼, 공통 메모리, 공통 버스, 크로스 포인트 스위치 등으로 나누어진다.

상기한 ATM 중계선 정합장치는 NNI 인터페이스 물리계층처리, ATM 계층처리, OAM처리 등을 수행하며, 트래픽 제어기능은 스위치 네트워크와 연동하여 동작한다. 또한, 기존 전화망, N-ISDN, 패킷망, 프레임 릴레이망 등의 타 망과의 연동기능도 포함된다.

한편, ATM교환기는 그 용량에 따라 B-ISDN의 핵심 노드로서의 기능을 수행하기 위한 대용량의 ATM 교환기와, B-ISDN으로의 진행단계에서 국지적으로 요구되는 ATM 통신을 지원하기 위하여 지역정보통신망(MAN:Metropolitan Area Network)의 구축에 사용되는 소용량의 ATM 교환기로 구분될 수 있다. 즉, 소용량의 ATM 교환기(ATM-MSS)는 광대역 ISDN과의 직접적인 연동이 가능하고, 광대역 ISDN에서 제공할 수 있는 서비스를 무리없이 수용할 수 있도록 ATM 기반의 MAN 스위칭 시스템(ATM-based MAN Switching System)이다.

이와 같은 소용량의 ATM 교환기는 다양한 가입자를 접속할 필요가 있는데, 이를 위하여 가입자를 접속하기 위한 원격 스위칭 노드(RSN)와, 다수의 원격 스위칭 노드를 연결시키기 위한 허브 스위칭 노드(HSN), 및 시스템을 관리하기 위한 망 관리 시스템(MSS-EMS)으로 구성된 분산 교환구조의 교환기이다.

다른 한편, ATM 망에 앞서 고속 데이터 전송에 사용되는 프레임 릴레이망이 널리 사용되고 있는 바, '프레임 릴레이'란 ISDN 표준안에서 성장된 기술로서, LAPD에서 쓰이는 데이타 링크 계층 프로토콜에 근거하고 있으며, 전송방식과 스위칭시스템의 발전에 따라 디지탈 데이타 전송의 비트 오율이 급격히 떨어지게 되었고, 이에 따라 회선내 각 링크에서 오류를 정정할 필요가 줄어 들어 리던던시를 제거한 효율적인 프로토콜이다.

즉, 프레임 릴레이의 기본 특징은 네트웍내에서 망의 부담을 최소화하여 높은 효율의 실현이 가능하도록 데이타전송에 필수적인 계층2의 일부기능만을 수행하고, 대신에 종단 단말간에 데이타링크계층의 모든기능을 수행하도록 한 것이다. 이와 같은 것은 전송시스템의 발전에 따라 에러율이 감소함으로써 가능하게 된 것이다.

상기한 프레임 릴레이 구조는 사용자 채널의 연결 설정과 데이터 전송의 분리, 다른 ISDN 베어러 서비스와 비슷한 구조지만, 2Mbps까지의 데이타 서비스가 가능하고, 사용자영역에서 Q.922의 코아 기능에 의해 제공받는 가상회선 멀티플랙싱- 이것은 데이터 링크 연결자(DLCI: Data Link Connection identifier)라 불리는 Q.922 코어 기능의 어드레스 영역에 의해 수행된다- 등과 같은 다른 특징이 있다.

즉, ATM 망에 기존의 프레임 릴레이망을 접속하여 가입자에게 보다 다양한 서비스를 제공해야 하는 필요성이 생기게 되었다.

따라서, 본 발명은 상기와 같은 필요성을 충족시키기 위하여 안출된 것으로서, ATM 교환기에 프레임 릴레이망을 접속할 때 ATM 셀을 셀버스로 전송하는 셀버스 인터페이스 장치 및 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 회로는, 프레임 릴레이 가입자들을 ATM망에 접속하기 위한 프레임 릴레이 연동모듈이 복수개의 프레임 릴레이가입자보드와 하나의 다중화/역다중화보드, 및 클럭 분배보드로 이루어진 프레임 릴레이와 ATM 교환기의 정합장치에 있어서, AAL5 프로토콜 데이터 유니트를 53 바이트의 ATM 셀로 분할(segmentation)하는 SAR부와, 상기 ATM 셀을 저장하고 셀버스를 통해 상위 보드로 전송하는 송신 선입선출버퍼와, 상기 SAR부와 송신 선입선출버퍼 사이에 장착되어 상기 ATM 셀에 라우팅 태그를 첨가하는 FFS제어부를 포함하며 구성된 것을 특징으로 한다.

또한, 본 발명에 따른 인터페이스 방법은 SAR부가 셀 인에이블 신호(SCLAVL)를 액티브하는 단계와, FFS 제어부가 라우팅 태그와 셀 시작신호를 송신 선입선출버퍼에 저장하고 SAR부로 응답신호를 출력하는 단계와, SAR부가 하나의 ATM 셀을 FFS 제어부로 전송하는 단계와, FFS 제어부가 상기 ATM 셀을 송신 선입선출버퍼로 저장하는 단계와, 상위 보드에서 셀버스를 통해 상기 송신 선입선출버퍼에 저장된 ATM 셀을 판독해 가는 단계로 이루어진다.

도 1은 본 발명이 적용되는 ATM 교환기에서 프레임 릴레이망을 접속하기 위한 프레임 릴레이 접속 모듈을 도시한 블록도,

도 2는 도 1에 도시된 프레임 릴레이 가입자 보드의 구성을 도시한 블록도,

도 3은 도 2에 도시된 FIRL 제어부의 구성을 도시한 블록도,

도 4는 본 발명에 따른 프레임 릴레이와 ATM 교환기의 정합장치에 있어서 셀버스 인터페이스 장치를 도시한 블록도,

도 5는 본 발명에 따른 FFS 제어부를 도시한 세부 블록도이다.

* 도면의 주요부분에 대한 부호의 설명

100: ATM 국부 스위치 서브시스템(ALS) 110: 프레임 릴레이 접속 모듈

112: 프레임 릴레이 가입자 정합보드 114: 다중화/역다중화보드

116: 클럭분배보드 120: ATM국부 스위치

130: 호제어 프로세서 140: ATM 중앙 스위치

150: OAM 프로세서

202: 버스중재부 204: FIRL 제어부

206: CPU 208: IPC 메모리

210: HDLC 제어 메모리 212: 패킷 메모리

214: 송신 패킷 메모리 216: 수신 패킷 메모리

218: DS1/E1 정합부 220: HDLC 제어부

222: AAL5 처리부 224: TX FIFO

226: RX FIFO

302: FFS 제어부 304: FFR 제어부

306: INT 제어부 308: RST 제어부

310: LOOPBACK부 312: RLL 제어부

314: ARG 제어부 316: FAIL부

510: SARA 인터페이스부 520: 카운터

530: 레지스터 540: FIFO 인터페이스부

550: FIFO 리셋부

이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예를 상세하게 살펴보면 다음과 같다.

도 1은 본 발명이 적용되는 ATM 교환기에서 프레임 릴레이망을 접속하기 위한 프레임 릴레이 접속 모듈을 도시한 블록도이고, 도 2는 도 1에 도시된 프레임 릴레이 가입자 보드의 구성을 도시한 블록도이다. 또한, 도 3은 도 2에 도시된 FIRL제어부의 구성을 도시한 블록도이고, 도 4는 본 발명에 따른 셀버스 인터페이스 장치를 도시한 블록도이며, 도 5는 본 발명에 따른 FFS제어부의 내부 회로를 도시한 세부 블록도이다.

도 1을 참조하면, ATM 교환기는 ATM 중앙 스위치(140)와, ATM 중앙 스위치(140)에 연결되는 다수의 ATM 국부 스위치 서브시스템(100)으로 구성되고, ATM 중앙 스위치(140)에는 OAM 프로세서(150)가 연결되며, ATM 국부 스위치(120)에는 호 제어 프로세서(130)가 연결된다.

그리고, ATM 국부 스위치 서브시스템 중에서 일부는 프레임 릴레이 연동모듈을 구비하여 프레임 릴레이 가입자를 정합할 수 있게 되어 있고, 프레임 릴레이 연동 모듈(Frame Relay Interworking Module:110)은 16매의 프레임 릴레이 가입자 정합보드(Frame Relay Subscriber board Assembly; 112-1∼112-16)와 1매의 다중화/역다중화보드(Frame relay Multiplexer/Demultiplexer board Assembly;114)와 1매의 클럭 분배보드(Frame relay Clock Distribution board Assembly;116)로 구성된다.

도 1을 참조하면, 프레임 릴레이 연동 모듈(Frame Relay Interworking Module: 110)의 입출력은 시스템측으로는 망동기와 시스템 버스이며, 가입자측으로는 DS1/E1이다. 프레임 릴레이 연동 모듈(110)내에서는 프레임 릴레이를 ATM으로 연동하는 프레임 릴레이-사용자망 정합(FR-UNI) 처리기능이 수행되어 수신 프레임을 ATM 셀로 변환하고, 이러한 ATM 셀은 병렬버스를 경유하여 단순 다중화되어 시스템 버스를 통해 ATM 국부 스위치부(120)로 전송된다. 또한, ATM 국부 스위치에 연결된 호제어 프로세서(130)에서 계층 3 이상의 호처리기능이 이루어진다.

다중화/역다중화 보드(114)는 ATM셀을 다중화 및 역다중화하는 기능과 VME 인터페이스로 FR-UNI 기능을 제어하는 프레임 릴레이 연동 모듈의 마스터기능을 수행하고, 시스템 버스 인터페이스기능과 VPI/VCI 할당기능 등을 처리한다. 즉, 다중화/역다중화보드(114)는 프레임 가입자보드(112-1∼112-16)에서 셀버스를 통해 수신셀을 다중화하고, ATM 스위치에서 전송된 셀을 각각의 프레임 가입자보드(112-1∼112-16)로 전송하는 기능, VPI/VCI의 변환기능 및 제어계와 통신기능을 수행한다.

클럭 분배보드(116)는 이중화된 시스템 클럭을 수신하여 DS1/E1에서 필요한 클럭 등을 생성하여 분배한다. 시스템 클럭은 시스템버스에서도 추출 가능하며, 시스템의 안정화를 고려하여 별도의 클럭분배 체계를 갖는다. 수신클럭은 155.52x16/53 = 46.9494MHz이며, PLL을 이용하여 8KHz, 4.096MHz 등을 생성한다.

프레임 릴레이 가입자보드(112-1∼112-16)는 도 2에 도시된 바와 같이, 버스중재부(202), FIRL제어부(204), 프로세서부(CPU:206), IPC 메모리(208), HDLC제어 메모리(210), 패킷 메모리(212), DS1/E1 정합부(218), HDLC제어부(220), AAL5 SAR부(222), 송신 선입선출버퍼(TX FIFO:224), 수신 선입선출 버퍼(RX FIFO:226)로 구성되어 프레임 릴레이의 프레임을 송/수신하는 기능, ATM 셀을 AAL5로 변환처리하는 기능, DPRAM을 이용하여 IPC통신하는 기능등을 수행한다. 이때 하나의 프레임 릴레이 가입자보드(112-1)는 4개의 DS1/E1링크를 처리하기 위하여 4개의 DS1/E1 정합부(218)와 4개의 HDLC제어부(220)를 가지며, 하나의 HDLC제어부(220)는 HDLC 제어메모리(210)를 이용하여 32채널의 HDLC 프로토콜을 처리한다.

도 2를 참조하면, 프로세서부(206)는 프레임 릴레이(FR)의 데이터 링크연결자(Data Link Connection identifier)에서 ATM의 헤더를 생성하는 기능이다. 이때 ATM의 헤더의 가상경로 식별자(VPI)는 프레임 릴레이 가입자보드(FRSA)의 16매의 보드를 구분하기 위한 4비트의 보드 아이디와, 각 보드에서 4개의 링크를 구분하기 위한 2비트 링크 아이디로 구성된다. ATM 헤더의 가상채널식별자(VCI)는 31채널의 가입자를 구분하기 위한 5비트의 가입자 아이디와, DLCI 하위 10비트로 구성된다. 그리고 VPI 상위 2비트와 VCI 상위 1비트는 OAM셀과 구분하기 위하여 항시 '1'로 세팅한다.

AAL5 SAR부(222)는 AAL5 프로토콜 데이터 유니트(PDU)를 53 바이트의 ATM 셀로 분할(segmentation)하고, ATM 셀을 AAL5 프로토콜 데이터 유니트(PDU)로 재조립(reassemble)하는 기능을 수행한다.

HDLC 제어부(220)는 타임슬롯(Time Slot)과 PDU간의 변환하는 기능을 수행하고, 버스 중재부(202:bus arbiter)는 ALTERA의 EPM9560을 AHDL을 이용하여 로직으로 구현하였으며, 그 기능은 어드레스 디코더, HDLC제어부의 버스중재 기능, HDLC제어부, SAR기능부, CPU간의 버스 중재기능과 버스 사이즈를 제어하는 기능을 수행한다.

IPC 메모리(208)는 듀얼포트 다이나믹램(DPRAM)으로 구현되어 프로세서간 통신을 위해 사용되고, 송신 패킷 메모리(214)와 수신 패킷 메모리(216)는 송수신패킷의 분할 및 조립에 사용된다.

FIRL(FIFO Interrupt Reset Loopback)제어부(204)는 AA5 SAR부를 구현하는 SARA칩과 송수신 FIFO간의 인터페이스, HEC 생성, 각 디바이스의 인터럽트를 CPU에 전달하는 기능, 각 소자를 리셋하는 기능, HDLC 제어기의 액션 리퀘스트신호를 생성하는 기능, 링크 상태와 CPU 상태를 표시하는 기능을 처리한다.

즉, 상기한 FIRL 제어부(204)는 도 3에 도시된 바와 같이 FFS(FIFO Send) 제어부(302)와, FFR(FIFO Receive) 제어부(304), INT(INTerrupt) 제어부(306), RST(ReSeT) 제어부(308), LOOPBACK부(310), RLL(Remote/Local Loopback) 제어부(312), ARG(AR Generate) 제어부(314) 및 FAIL부(316)로 구성된다.

여기서, 상기한 FFS 제어부(302)는 SAR부(222)로부터 전송된 ATM 셀을 송신 선입선출버퍼(224)로 전송하는 기능을 수행하는 바, 상기 ATM 셀의 헤더앞에 3바이트의 라우팅 태그를 첨가하고 SOC(Start Of Cell) 및 제어신호를 발생시킨다.

FFR 제어부(304)는 셀버스로부터 전송된 ATM 셀을 수신 선입선출버퍼(226)에 저장하는 기능을 수행하는 바, ATM 셀의 보드 아이디가 같으면 라우팅 태그를 제거한 후 수신 선입선출버퍼(226)에 저장한다. 또한, SAR부(222)로부터 리플레쉬신호가 입력되면 상기 수신 선입선출버퍼(226)를 리셋시킨다.

INT 제어부(306)는 각각의 디바이스로부터 발생하는 인터럽트를 통합하고 마스크하여 프로세서부(206)로 전달하는 기능을 수행한다. 즉, 인터럽트가 발생하면 프로세서부(206)는 인터럽트 레지스터의 내용을 읽어서 어떤 디바이스가 인터럽트를 발생했는 지를 알수 있게 된다.

RST 제어부(308)는 프로세서부(206)가 레지스터의 값을 로우 레벨로 하면 각 디바이스로 리셋신호를 발생하는 기능을 하고, LOOPBACK부(310)는 테스트를 위한 기능으로서 SAR부(222)에서 전송된 ATM 셀을 송신 선입선출버퍼(224)에 저장하지 않고 수신 선입선출버퍼(226)에 저장한다.

도 4는 본 발명에 따른 셀버스 인터페이스 장치가 도시되어 있고, 도 5는 본 발명에 따른 FFS 제어부의 상세 블록도가 도시되어 있다.

본 발명에 따른 셀버스 인터페이스 장치는 AAL5 프로토콜 데이터 유니트를 53 바이트의 ATM 셀로 분할(segmentation)하는 SAR부(222)와, 상기 ATM 셀을 저장하고 셀버스를 통해 상위 보드로 전송하는 송신 선입선출버퍼(224)와, 상기 SAR부(222)와 송신 선입선출버퍼(224) 사이에 장착되어 상기 ATM 셀에 라우팅 태그를 첨가하는 FFS제어부(302)로 구성된다.

도 4를 참조하면, SAR부(222)에서 FFS제어부(302)로 셀 인에이블신호(CLAVL)신호 및 SFFD[15:0]신호를 출력하는 바, 상기 CLAVL신호는 SAR부(222)에서 전송할 ATM 셀의 유무를 알리는 신호이고, 상기 SFFD[15:0]은 상기 SAR부(222)에서 전송하는 ATM 셀을 의미한다.

FFS제어부(302)는 송신 선입선출버퍼(224)로 SOC신호, WENA[B]신호, LDA[B]신호 및 SUP_CB[15:0]신호를 출력하는 바, 상기한 SWSOC신호는 ATM 셀의 시작을 알리는 신호이고, SWENA[B]신호는 선입선출버퍼의 기록 인에이블 신호이며, SLDA[B]신호는 선입선출버퍼의 올머스트 풀/올머스크 앰프티를 설정하기 위한 신호이고, SUP_CB[15:0]신호는 ATM 셀을 의미한다.

상기한 FFS제어부(302)에서 SAR부(222)로 전송되는 RDEN신호는 SAR부(222)에 ATM 셀을 전송해도 좋다는 것을 알리는 신호이고, FFS제어부(302)와 송신 선입선출버퍼(224)로 인가되는 SARAR_CLK은 SAR부(222)의 클럭신호이고, C12는 상위 보드와 통신하기 위해 사용하는 클럭신호이다. FFS제어부(302)로 인가되는 SSD_N[7:0]은 프로세스부에서 제공하는 라우팅 태그의 내용이다.

또한, 송신 선입선출버퍼(224)에서 상위 보드로 IE_UP_SOC신호와 IE_UP_REQ신호와 IE_UP_CB[15:0]가 출력되고, 상위 보드에서 송신 선입선출버퍼(224)로 IE_UP_REN신호가 입력되는 바, 상기 IE_UP_SOC신호는 상위 보드가 선입선출버퍼에서 ATM 셀을 판독할 경우의 셀 시작신호이고, 상기 IE_UP_REQ신호는 상위 보드로 선입선출버퍼에 하나 이상의 ATM 셀이 저장되어 있음을 알리는 신호이며, 상기 IE_UP_CB[15:0]는 상위 보드에서 판독하는 ATM 셀이다. 또한, 상기 IE_UP_REN신호는 상위 보드가 선입선출버퍼를 판독하기 위해 출력하는 신호이다.

또한, 본 발명에 따른 FFS 제어부(302)는 도 5에 도시된 바와 같이 SAR부(222)에서 전송되는 ATM 셀을 일정간격으로 FIFO 인터페이스부(540)로 전송하는 SARA 인터페이스부(510)와, 상기 일정 간격을 계수하여 상기 SARA 인터페이스부(510)로 출력하는 카운터(520)와, 프로세서부에서 전송된 라우팅 태그를 저장하는 레지스터(530)와, 상기 라우팅 태그와 ATM 셀을 입력받아 상기 ATM 셀에 라우팅 태그를 첨가한 후 송신 선입선출버퍼(224)로 전송하는 상기 FIFO 인터페이스부(540)와, 일정한 조건이 되면 FIFO 인터페이스부(540)가 더 이상의 ATM 셀을 입력받지 못하도록 제어함과 아울러 송신 선입선출버퍼(224)를 초기화하는 FIFO 리셋부(550)로 구성된다.

도 4 및 도 5를 참조하여 본 발명의 동작을 살펴보면 다음과 같다.

SAR부(222)는 AAL5 프로토콜 데이터 유니트를 53 바이트의 ATM 셀로 분할(segmentation)하는 바, 상기와 같이 전송할 ATM 셀이 있으면 셀 인에이블신호(CLAVL)신호를 액티브한다.

상기와 같이 액티브된 셀 인에이블신호는 SARA 인터페이스부(510)로 인가되는 바, 상기 SARA 인터페이스부(510)는 SOC신호를 FIFO 인터페이스부(540)로 전송하고, 상기 FIFO 인터페이스부(540)는 레지스터(530)를 통해 3바이트의 라우팅 태그를 입력받아 송신 선입선출버퍼(224)에 저장한다.

상기 라우팅 태그가 FIFO 인터페이스부(540)로 전송되는 동안 카운터(520)는 이를 계수하는 바, 상기 라우팅 태그가 모두 송신 선입선출버퍼(224)에 저장되면 SARA 인터페이스부(510)는 RDEN신호를 액티브시킴으로 상기 SAR부(222)로 응답한다.

상기 SAR부(222)는 RDEN신호가 액티브되면 하나의 ATM 셀을 FFS 제어부(302)로 전송한다. 즉, 상기 ATM 셀은 SARA 인터페이스부(510)를 통해 FIFO 인터페이스부(540)를 거쳐 송신 선입선출버퍼(224)에 저장된다.

상기 SAR부(222)에서 전송할 ATM 셀이 많을 때, SARA 인터페이스부(510)는 라우팅 태그가 FIFO 인터페이스부(540)를 통해 송신 선입선출버퍼(224)에 저장될 수 있도록 일정 간격을 두고 RDEN신호를 액티브시킨다.

즉, 상기 송신 선입선출버퍼(224)에 저장되는 모든 ATM 셀에는 라우팅 태그가 첨가된다.

상기한 송신 선입선출버퍼(224)에 하나 이상의 ATM 셀이 저장되면 상기 송신 선입선출버퍼(224)는 IE_UP_IRQ신호를 액티브시키는 바, 상기 IE_UP_IRQ신호가 액티브되면 상위 보드는 IE_UP_REN신호를 이용하여 ATM 셀을 판독한다.

이상에서 살펴본 바와 같이 본 발명은, SAR부를 구현하는 SARA 칩과 선입선출버퍼 간에 원활한 인터페이스를 효과적으로 수행할 수 있는 효과가 있다.

Claims

프레임 릴레이 가입자들을 ATM망에 접속하기 위한 프레임 릴레이 연동모듈이 복수개의 프레임 릴레이가입자보드와 하나의 다중화/역다중화보드, 및 클럭 분배보드로 이루어진 프레임 릴레이와 ATM 교환기의 정합장치에 있어서,

AAL5 프로토콜 데이터 유니트를 53 바이트의 ATM 셀로 분할(segmentation)하는 SAR부와,

상기 ATM 셀을 저장하고 셀버스를 통해 상위 보드로 전송하는 송신 선입선출버퍼와,

상기 SAR부와 송신 선입선출버퍼 사이에 장착되어 상기 ATM 셀에 라우팅 태그를 첨가하는 FFS제어부를 포함하며 구성된 것을 특징으로 하는 프레임 릴레이와 ATM 교환기의 정합장치에 있어서 셀버스 인터페이스 장치.
제1항에 있어서, 상기 FFS제어부는 SAR부에서 전송되는 ATM 셀을 일정간격으로 FIFO 인터페이스부로 전송하는 SARA 인터페이스부와,

상기 일정간격을 계수하여 상기 SARA 인터페이스부로 출력하는 카운터와,

프로세서부에서 전송된 라우팅 태그를 저장하는 래지스터와,

상기 라우팅 태그와 ATM 셀을 입력받아 상기 ATM 셀에 라우팅 태그를 첨가한 후 송신 선입선출버퍼로 전송하는 상기 FIFO 인터페이스부를 포함하며 구성된 것을 특징으로 하는 프레임 릴레이와 ATM 교환기의 정합장치에 있어서 셀버스 인터페이수 장치.
제2항에 있어서, 상기 FFS 제어부는 일정한 조건이 되면 FIFO 인터페이스부가 더 이상의 ATM 셀을 입력받지 못하도록 제어함과 아울러 송신 선입선출버퍼를 초기화하는 FIFO 리셋부를 더 포함하며 구성된 것을 특징으로 하는 프레임 릴레이와 ATM 교환기의 정합장치에 있어서 셀버스 인터페이스 장치.
SAR부가 셀 인에이블 신호(SCLAVL)를 액티브하는 단계와,

FFS 제어부가 라우팅 태그와 셀 시작신호를 송신 선입선출버퍼에 저장하고 SAR부로 응답신호를 출력하는 단계와,

SAR부가 하나의 ATM 셀을 FFS 제어부로 전송하는 단계와,

FFS 제어부가 상기 ATM 셀을 송신 선입선출버퍼로 저장하는 단계와,

상위 보드에서 셀버스를 통해 상기 송신 선입선출버퍼에 저장된 ATM 셀을 판독해 가는 단계로 이루어진 것을 특징으로 하는 프레임 릴레이와 ATM 교환기의 정합장치에 있어서 셀버스 인터페이스 방법.