KR19990059072A - Method of forming barrier metal layer of semiconductor device - Google Patents
Method of forming barrier metal layer of semiconductor device Download PDFInfo
- Publication number
- KR19990059072A KR19990059072A KR1019970079269A KR19970079269A KR19990059072A KR 19990059072 A KR19990059072 A KR 19990059072A KR 1019970079269 A KR1019970079269 A KR 1019970079269A KR 19970079269 A KR19970079269 A KR 19970079269A KR 19990059072 A KR19990059072 A KR 19990059072A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- barrier metal
- titanium
- metal layer
- semiconductor device
- Prior art date
Links
Abstract
본 발명은 반도체 소자의 장벽 금속층(barrier metal layer) 형성 방법에 관한 것으로, 티타늄(Ti)층을 형성한 후 티타늄층을 질화 소오스 가스 분위기에서 열처리하여 티타늄층 표면부에 티타늄 나이트라이드(TiN)층을 형성시키므로, 증착 공정으로 형성할 때 발생되는 티타늄 나이트라이드층의 오버행(overhang)을 방지하고, 콘택 저항을 낮출 수 있는 반도체 소자의 장벽 금속층 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a barrier metal layer of a semiconductor device, wherein after forming a titanium (Ti) layer, the titanium layer is heat treated in a nitride gas atmosphere to form a titanium nitride (TiN) layer on a surface of the titanium layer. The present invention relates to a method of forming a barrier metal layer of a semiconductor device capable of preventing overhang of a titanium nitride layer generated during the deposition process and lowering a contact resistance.
Description
본 발명은 반도체 소자의 장벽 금속층(barrier metal layer) 형성 방법에 관한 것으로, 티타늄(Ti)층을 형성한 후 티타늄층을 질화 소오스 가스 분위기에서 열처리하여 티타늄층 표면부에 티타늄 나이트라이드(TiN)층을 형성시키므로, 증착 공정으로 형성할 때 발생되는 티타늄 나이트라이드층의 오버행(overhang)을 방지하고, 콘택 저항을 낮출 수 있는 반도체 소자의 장벽 금속층 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a barrier metal layer of a semiconductor device, wherein after forming a titanium (Ti) layer, the titanium layer is heat treated in a nitride gas atmosphere to form a titanium nitride (TiN) layer on a surface of the titanium layer. The present invention relates to a method of forming a barrier metal layer of a semiconductor device capable of preventing overhang of a titanium nitride layer generated during the deposition process and lowering a contact resistance.
일반적으로, 반도체 소자가 고집적화 되어감에 따라 콘택홀의 크기가 줄어들고 있다. 이에 따라 금속 콘택 공정시 콘택홀을 양호하게 채우기가 어렵고, 또한 콘택 저항이 증가되어 소자의 전기적 특성을 저하시키게 된다. 이를 해결하기 위하여, 티타늄(Ti)과 티타늄 나이트라이드(TiN)를 증착한 후 열처리하여 콘택홀 기저부에 티타늄 실리사이드(TiSi2)를 갖는 장벽 금속층을 형성한다.In general, as the semiconductor devices are highly integrated, the size of the contact hole is reduced. As a result, it is difficult to satisfactorily fill the contact hole during the metal contact process, and the contact resistance is increased to reduce the electrical characteristics of the device. In order to solve this problem, titanium (Ti) and titanium nitride (TiN) are deposited and heat-treated to form a barrier metal layer having titanium silicide (TiSi 2) at the bottom of the contact hole.
종래의 반도체 소자의 장벽 금속층 형성 방법을 도 1(a) 내지 1(c)를 참조하여 설명하면 다음과 같다.A method of forming a barrier metal layer of a conventional semiconductor device will be described with reference to FIGS. 1A to 1C.
도 1(a)를 참조하면, 실리콘 기판(11) 상부에 형성된 층간 절연막(12)의 선택된 영역을 식각 하여 콘택홀(13)이 형성된다. 콘택홀(13)을 포함한 층간 절연막(12) 상부에 티타늄층(14)이 형성된다.Referring to FIG. 1A, a contact hole 13 is formed by etching selected regions of the interlayer insulating layer 12 formed on the silicon substrate 11. The titanium layer 14 is formed on the interlayer insulating layer 12 including the contact hole 13.
도 1(b)를 참조하면, 티타늄층(14)상에 티타늄 나이트라이드층(15)을 형성한 후, 열처리를 실시하여 콘택홀(13) 기저부의 실리콘 기판(11)에 티타늄 실리사이드층(16)이 형성된다.Referring to FIG. 1B, after the titanium nitride layer 15 is formed on the titanium layer 14, the titanium silicide layer 16 is formed on the silicon substrate 11 at the base of the contact hole 13 by heat treatment. ) Is formed.
상기에서, 티타늄 나이트라이드층(15)은 스텝 커버리지(step coverage)가 나빠 콘택홀(13) 부분에서 오버행(18)이 발생된다.In the above, the titanium nitride layer 15 has a poor step coverage, so that the overhang 18 is generated in the contact hole 13.
도 1(c)를 참조하면, 티타늄 나이트라이드층(15)상에 텅스텐층(17)이 형성된다. 텅스텐층(17)은 티타늄 나이트라이드층(15)의 오버행(18)으로 인하여 스텝 커버리지가 더욱 나빠져 콘택홀(13) 내에 키홀(key hole; 19)등이 발생되어 콘택 저항을 증가시키게 된다.Referring to FIG. 1C, a tungsten layer 17 is formed on the titanium nitride layer 15. Since the tungsten layer 17 has a worse step coverage due to the overhang 18 of the titanium nitride layer 15, key holes 19, etc. are generated in the contact hole 13, thereby increasing the contact resistance.
따라서, 본 발명은 티타늄 나이트라이드층의 오버행을 방지하고, 콘택 저항을 낮출 수 있는 반도체 소자의 장벽 금속층 형성 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a barrier metal layer of a semiconductor device capable of preventing overhang of a titanium nitride layer and lowering a contact resistance.
이러한 목적을 달성하기 위한 본 발명의 장벽 금속층 형성방법은 콘택홀이 형성된 기판 상에 티타늄층을 형성하는 단계; 및 질화 분위기에서 열처리하여 상기 티타늄층 표면을 질화 시켜 티타늄 나이트라이드층을 형성한 후, 장벽 금속층 열처리를 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.Barrier metal layer forming method of the present invention for achieving the above object comprises the steps of forming a titanium layer on the contact hole formed substrate; And nitriding the surface of the titanium layer to form a titanium nitride layer by heat treatment in a nitriding atmosphere, and then performing a heat treatment of the barrier metal layer.
도 1(a) 내지 1(c)는 종래의 반도체 소자의 장벽 금속층 형성 방법을 설명하기 위한 소자의 단면도.1 (a) to 1 (c) are cross-sectional views of a device for explaining a method of forming a barrier metal layer of a conventional semiconductor device.
도 2(a) 내지 2(c)는 본 발명에 따른 반도체 소자의 장벽 금속층 형성 방법을 설명하기 위한 소자의 단면도.2 (a) to 2 (c) are cross-sectional views of a device for explaining a method of forming a barrier metal layer of a semiconductor device according to the present invention.
<도면의 주요부분에 대한 부호 설명><Description of Signs of Major Parts of Drawings>
11 및 21: 실리콘 기판 12 및 22: 층간 절연막11 and 21: silicon substrates 12 and 22: interlayer insulating film
13 및 23: 콘택홀 14 및 24: 티타늄층13 and 23: contact holes 14 and 24: titanium layer
15 및 25: 티타늄 나이트라이드층 16 및 26 : 티타늄 실리사이드층15 and 25: titanium nitride layers 16 and 26: titanium silicide layers
17 및 27: 텅스텐층 18: 오버행17 and 27: tungsten layer 18: overhang
19: 키홀19: keyhole
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2(a) 내지 2(c)는 본 발명에 따른 반도체 소자의 장벽 금속층 형성 방법을 설명하기 위한 소자의 단면도이다.2 (a) to 2 (c) are cross-sectional views of devices for explaining a method of forming a barrier metal layer of a semiconductor device according to the present invention.
도 2(a)를 참조하면, 실리콘 기판(21) 상부에 형성된 층간 절연막(22)의 선택된 영역을 식각 하여 콘택홀(23)이 형성된다. 콘택홀(23)을 포함한 층간 절연막(22) 상부에 물리적 기상 증착(PVD) 방식으로 티타늄층(24)이 형성된다. 티타늄층(24)은 기존의 장벽 금속층(티타늄층/티타늄 나이트라이드층)의 두께로 형성된다.Referring to FIG. 2A, a contact hole 23 is formed by etching a selected region of the interlayer insulating layer 22 formed on the silicon substrate 21. The titanium layer 24 is formed on the interlayer insulating layer 22 including the contact hole 23 by physical vapor deposition (PVD). The titanium layer 24 is formed to the thickness of the existing barrier metal layer (titanium layer / titanium nitride layer).
도 2(b)를 참조하면, NH3가스, NH4OH 가스등 NH 계열의 가스 분위기에서 열처리를 실시하여 티타늄층(24)의 표면을 질화 시켜 30 내지 500Å의 두께를 갖는 티타늄 나이트라이드층(25)을 형성한 후, 장벽 금속층 열처리를 실시하여, 이로 인하여 티타늄층(2)과 티티늄 나이트라이드층(25)으로 된 장벽 금속층이 형성되며, 콘택홀(23) 기저부의 실리콘 기판(21)에 티타늄 실리사이드층(26)이 형성된다.Referring to FIG. 2 (b), the titanium nitride layer having a thickness of 30 to 500 kPa is formed by nitriding the surface of the titanium layer 24 by performing heat treatment in an NH-based gas atmosphere such as NH 3 gas and NH 4 OH gas. 25), the barrier metal layer is heat-treated, thereby forming a barrier metal layer made of a titanium layer 2 and a titanium nitride layer 25, whereby the silicon substrate 21 at the base of the contact hole 23 is formed. Titanium silicide layer 26 is formed on the substrate.
티타늄 나이트라이드층(25)을 형성하기 위한 열처리는 100 내지 3500sccm의 NH 계열의 가스를 흘려주면서 350 내지 650℃의 온도와 0.2 내지 10Torr의 압력에서 3 내지 25분 동안 실시하고, 장벽 금속층 열처리는 400 내지 700℃의 온도에서 5 내지 20분 동안 실시한다.Heat treatment for forming the titanium nitride layer 25 is carried out for 3 to 25 minutes at a temperature of 350 to 650 ℃ and a pressure of 0.2 to 10 Torr while flowing a NH series gas of 100 to 3500 sccm, the barrier metal layer heat treatment is 400 5 to 20 minutes at a temperature of to 700 ℃.
티타늄 나이트라이드층(25)을 형성하기 위한 열처리와 장벽 금속층 열처리는 100 내지 3500sccm의 NH 계열의 가스를 흘려주면서 450 내지 850℃의 온도와 0.2 내지 10Torr의 압력에서 한 번에 실시할 수 있다.The heat treatment for forming the titanium nitride layer 25 and the heat treatment of the barrier metal layer may be performed at a temperature of 450 to 850 ° C. and a pressure of 0.2 to 10 Torr while flowing a NH series gas of 100 to 3500 sccm.
도 2(c)를 참조하면, 티타늄 나이트라이드층(25)상에 텅스텐층(27)이 형성된다.Referring to FIG. 2C, a tungsten layer 27 is formed on the titanium nitride layer 25.
상술한 바와 같이, 본 발명은 장벽 금속층중 확산 방지 역할을 하는 티타늄 나이트라이드층을 질화 분위기에서 열처리를 실시하여 형성하므로써, 오버행의 발생 방지 및 막질 향상으로 텅스텐층을 콘택홀 부분에서 양호하게 매립시킬 수 있고, 장벽 금속층의 역할을 충실히 수행할 수 있어, 콘택 저항이 개선 및 소자의 신뢰성을 향상시킬 수 있다.As described above, the present invention forms a titanium nitride layer, which serves to prevent diffusion in the barrier metal layer, by performing heat treatment in a nitriding atmosphere, so that the tungsten layer is well buried in the contact hole part by preventing overhang and improving film quality. Can fulfill the role of the barrier metal layer, the contact resistance can be improved and the reliability of the device can be improved.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970079269A KR19990059072A (en) | 1997-12-30 | 1997-12-30 | Method of forming barrier metal layer of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970079269A KR19990059072A (en) | 1997-12-30 | 1997-12-30 | Method of forming barrier metal layer of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990059072A true KR19990059072A (en) | 1999-07-26 |
Family
ID=66180637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970079269A KR19990059072A (en) | 1997-12-30 | 1997-12-30 | Method of forming barrier metal layer of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990059072A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100734257B1 (en) * | 2001-06-02 | 2007-07-02 | 삼성전자주식회사 | Metal wiring method of semiconductor device |
-
1997
- 1997-12-30 KR KR1019970079269A patent/KR19990059072A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100734257B1 (en) * | 2001-06-02 | 2007-07-02 | 삼성전자주식회사 | Metal wiring method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100402428B1 (en) | Method for forming metal line of semiconductor | |
KR100652317B1 (en) | Method for manufacturing metal pad of the semiconductor device | |
KR19990059072A (en) | Method of forming barrier metal layer of semiconductor device | |
KR19980060526A (en) | Metal wiring formation method of semiconductor device | |
KR100914975B1 (en) | Method for forming metal plug of semiconductor device | |
US20050101120A1 (en) | Method of forming local interconnect barrier layers | |
KR100499401B1 (en) | Method for forming metal interconnection layer of semiconductor device | |
KR100451493B1 (en) | Metal wiring formation method of semiconductor device | |
KR100307827B1 (en) | Metal wiring contact formation method of semiconductor device | |
KR100564426B1 (en) | Method of forming metal line in semiconductor device | |
JP2871943B2 (en) | Method for manufacturing semiconductor device | |
KR0156126B1 (en) | Formation method of contact hole in semiconductor device | |
KR100399978B1 (en) | Method for forming barrier metal film of semiconductor device | |
KR100219509B1 (en) | Method for forming metal layer in semiconductor device | |
KR100252843B1 (en) | Method for forming diffusion barrier film of semiconductor device | |
KR100250730B1 (en) | Process for fabricating barrier metal layer of semiconductor device | |
KR100379522B1 (en) | Method for fabricating bit line in semiconductor device | |
KR100342826B1 (en) | Method for forming barrier metal layer of semiconductor device | |
KR100358058B1 (en) | Method of forming barrier metal layer in a semiconductor device | |
KR100217916B1 (en) | Forming method for barrier metal layer of semiconductor device | |
KR100353534B1 (en) | Method for forming metal interconnection layer in semiconductor device | |
KR20000025452A (en) | Method for manufacturing semiconductor device | |
KR100196502B1 (en) | Forming method for metal wiring in semiconductor device | |
KR100241505B1 (en) | Method for manufacturing film thwarting diffusion of semiconductor device | |
KR20020051151A (en) | Method for fabricating contact plug using barrier metal layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |