KR19990057771A - Method for manufacturing semiconductor device with multi-metal wiring structure - Google Patents

Method for manufacturing semiconductor device with multi-metal wiring structure Download PDF

Info

Publication number
KR19990057771A
KR19990057771A KR1019970077850A KR19970077850A KR19990057771A KR 19990057771 A KR19990057771 A KR 19990057771A KR 1019970077850 A KR1019970077850 A KR 1019970077850A KR 19970077850 A KR19970077850 A KR 19970077850A KR 19990057771 A KR19990057771 A KR 19990057771A
Authority
KR
South Korea
Prior art keywords
metal wiring
mask
metal
semiconductor device
via hole
Prior art date
Application number
KR1019970077850A
Other languages
Korean (ko)
Other versions
KR100273677B1 (en
Inventor
장현진
오세준
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970077850A priority Critical patent/KR100273677B1/en
Publication of KR19990057771A publication Critical patent/KR19990057771A/en
Application granted granted Critical
Publication of KR100273677B1 publication Critical patent/KR100273677B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

반도체 제조 분야에 관한 것임.Regarding the field of semiconductor manufacturing.

2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention

삼중 이상의 다중 금속 배선 구조를 갖는 반도체 장치에 있어서, 금속 배선 형성을 위한 마스크 수를 줄일 수 있는 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법을 제공하고자 함.In a semiconductor device having a triple or more multi-metal wiring structure, to provide a method for manufacturing a semiconductor device having a multi-metal wiring structure that can reduce the number of masks for forming a metal wiring.

3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention

다중 금속 배선 구조를 갖는 반도체 장치의 최상 및 최하부층 금속 배선을 제외한 모든 금속 배선층을 두 개의 금속 배선 마스크를 이용한 두 번의 사진 식각 공정으로 형성하여 금속 배선 마스크의 수를 감소한다.All the metal wiring layers except for the top and bottom metal wirings of the semiconductor device having the multi-metal wiring structure are formed by two photolithography processes using two metal wiring masks to reduce the number of metal wiring masks.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 장치 제조 공정에 이용됨.Used in semiconductor device manufacturing process.

Description

다중 금속 배선 구조를 갖는 반도체 장치 제조 방법Method for manufacturing semiconductor device with multi-metal wiring structure

본 발명은 반도체 장치 제조 방법에 관한 것으로 특히, 삼중 이상의 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having a triple or more multi-metal wiring structure.

종래의 삼중 금속 배선(triple layer metalization, TLM) 형성 방법은 다음과 같이 이루어진다.The conventional triple layer metallization (TLM) formation method is performed as follows.

먼저, 제1 금속막을 증착한 후 제1 금속 배선 마스크를 이용한 사진 식각 공정을 실시한다. 이어서, 제1 층간 절연막을 형성하고 제1 비아홀(via hole) 마스크를 이용한 사진식각 공정을 실시하여 제1 비아홀을 형성한다.First, after depositing a first metal film, a photolithography process using a first metal wiring mask is performed. Subsequently, a first interlayer insulating layer is formed and a photolithography process is performed using a first via hole mask to form a first via hole.

다음으로, 제2 금속막을 증착한 후, 제2 금속 배선 마스크를 이용한 사진식각 공정을 실시하고, 제2 층간절연막을 형성한 다음, 제2 비아홀 마스크를 이용한 사진식각 공정을 실시하여 제2 비아홀을 형성한다.Next, after the deposition of the second metal film, a photolithography process using a second metal wiring mask is performed, a second interlayer insulating film is formed, and a photolithography process using a second via hole mask is performed to form a second via hole. Form.

이어서, 제3 금속막을 형성하고 제3 금속 배선 마스크를 이용한 사진 식각 공정을 실시한다.Subsequently, a third metal film is formed and a photolithography process using a third metal wiring mask is performed.

상기와 같이 이루어지는 종래의 삼중 금속 배선 형성 공정은 별도의 제2 비아홀 마스크 및 제3 금속 배선 마스크 제작이 필요하며, 이중 금속 배선 구조(double layer metalization, DLM) 공정이 완료된 반도체 기판을 삼중 이사의 다중 금속 배선 형성 공정 진행 및 테스트가 불가능한 단점이 있다.The conventional triple metal wiring forming process as described above requires the preparation of a separate second via hole mask and a third metal wiring mask, and multiplexes the semiconductor substrate on which the double layer metalization (DLM) process is completed. There is a disadvantage that the process and test of the metal wiring forming process is impossible.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 삼중 이상의 다중 금속 배선 구조를 갖는 반도체 장치에 있어서, 금속 배선 형성을 위한 마스크 수를 줄일 수 있는 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법을 제공하는데 그 목적이 있다.The present invention devised to solve the above problems is to provide a semiconductor device manufacturing method having a multi-metal wiring structure in the semiconductor device having a triple or more multi-metal wiring structure, the number of masks for forming the metal wiring can be reduced. The purpose is.

또한, 이중 금속 배선 구조가 완료된 반도체 기판을 이용하여 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법을 제공하는데 그 다른 목적이 있다.Another object of the present invention is to provide a method of manufacturing a semiconductor device having a multi-metal wiring structure by using a semiconductor substrate having a double metal wiring structure.

도1a 내지 도1f는 본 발명의 일실시예에 따른 삼중 금속 배선 구조를 갖는 반도체 장치의 금속 배선 형성 공정 단면도.1A to 1F are cross-sectional views of a metal wiring forming process of a semiconductor device having a triple metal wiring structure according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing

10: 반도체 기판 11: 제1 금속 배선10: semiconductor substrate 11: first metal wiring

12: 제1 층간절연막 13: 제1 비아홀12: first interlayer insulating film 13: first via hole

14: 금속 패턴 14': 제2 금속 배선14 metal pattern 14 'second metal wiring

15: 감광막 패턴 16: 제2 층간절연막15: Photosensitive film pattern 16: Second interlayer insulating film

17: 제2 비아홀 18: 제3 금속 배선17: second via hole 18: third metal wiring

상기 목적을 달성하기 위한 본 발명은 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법에 있어서, 반도체 기판 상에 제1 마스크를 사용한 사진식각 공정으로 다수의 제1 금속 배선을 패터닝하고 제1 층간절연막 및 제1 비아홀을 형성하는 제1 단계; 제2 마스크를 사용한 사진식각 공정으로 상기 제1 비아홀을 통하여 상기 제1 금속 배선 간을 연결하는 제2 금속 배선의 제1 패턴을 형성하는 제 2단계; 제3 마스크를 사용한 사진식각 공정으로 상기 제2 금속 배선의 제1 패턴을 패터닝하여, 상기 제1 비아홀을 통하여 상기 제1 금속 배선과 연결되는 제2 금속 배선의 제2 패턴을 형성하는 제 3단계; 제3 단계가 완료된 반도체 기판 상에 제2 층간절연막 및 제2 비아홀을 형성하는 제4 단계; 및 제4 마스크를 사용한 사진식각 공정으로, 상기 제2 비아홀을 통하여 상기 제2 금속 배선의 제2 패턴간을 연결하는 제3 금속 배선 패턴을 형성하는 제5 단계를 포함하여 이루어진다.The present invention for achieving the above object is a method of manufacturing a semiconductor device having a multi-metal wiring structure, patterning a plurality of first metal wiring by a photolithography process using a first mask on a semiconductor substrate, the first interlayer insulating film and the first A first step of forming one via hole; A second step of forming a first pattern of second metal wires connecting the first metal wires through the first via hole by a photolithography process using a second mask; A third step of patterning a first pattern of the second metal wire by a photolithography process using a third mask to form a second pattern of the second metal wire connected to the first metal wire through the first via hole ; A fourth step of forming a second interlayer insulating film and a second via hole on the semiconductor substrate on which the third step is completed; And a fifth step of forming a third metal interconnection pattern connecting the second patterns of the second metal interconnection through the second via hole through a photolithography process using a fourth mask.

이하, 첨부된 도면을 참조하여 본 발명을 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.

도1a 내지 도1f는 본 발명의 일실시예에 따른 삼중 금속 배선 구조를 갖는 반도체 장치의 금속 배선 형성 공정 단면도이다.1A to 1F are cross-sectional views of a metal wiring forming process of a semiconductor device having a triple metal wiring structure according to an embodiment of the present invention.

먼저, 도1a에 도시한 바와 같이 소정의 하부층이 형성된 반도체 기판(10) 상부에 제1 금속막을 형성하고, 제1 금속 배선 마스크를 이용한 사진 식각 공정을 실시하여 제1 금속 배선(11)을 형성한다.First, as shown in FIG. 1A, a first metal film is formed on a semiconductor substrate 10 on which a predetermined lower layer is formed, and a first metal wiring 11 is formed by performing a photolithography process using a first metal wiring mask. do.

다음으로, 도1b에 도시한 바와 같이 제1 금속 배선이 형성된 반도체 기판(10) 상부에 제1 층간절연막(12)을 형성하고, 비아홀 마스크를 사용한 사진식각 공정으로 제1 금속 배선(11) 상에 제1 비아홀(13)을 형성한다. 이어서, 제1 비아홀(13) 및 제1 층간절연막 상에 제2 금속막을 형성한 후, 제2 금속 배선 마스크를 사용한 사진식각 공정을 실시하여 제1 비아홀(13)을 통해 이웃하는 제1 금속 배선(11) 간을 연결시키는 금속 패턴(14)을 형성한다. 지금까지의 단계로서, 이중 금속 배선 구조를 갖는 반도체 장치의 금속 배선 형성 공정이 완료되는 것이다.Next, as shown in FIG. 1B, a first interlayer insulating film 12 is formed on the semiconductor substrate 10 on which the first metal wirings are formed, and the first metal wiring 11 is formed on the first metal wiring 11 by a photolithography process using a via hole mask. A first via hole 13 is formed in the hole. Subsequently, after forming the second metal film on the first via hole 13 and the first interlayer insulating film, a photolithography process using a second metal wiring mask is performed to neighbor the first metal wires through the first via hole 13. (11) The metal pattern 14 which connects between them is formed. As a step so far, the metal wiring forming process of the semiconductor device having the double metal wiring structure is completed.

다음으로, 도1c에 도시한 바와 같이 제1 금속 배선 마스크를 이용하여 식각 방지막으로 감광막 패턴(15)을 형성한다.Next, as illustrated in FIG. 1C, the photosensitive film pattern 15 is formed using an anti-etching film using a first metal wiring mask.

다음으로, 도1d에 도시한 바와 같이 상기 감광막 패턴(15)을 식각 방지막으로 상기 금속 패턴(14)을 선택적으로 제거해서 상기 제1 비아홀(13)을 통하여 제1 금속 배선(11)과 연결되는 제2 금속 배선(14')을 형성한다.Next, as shown in FIG. 1D, the metal pattern 14 is selectively removed using the photoresist pattern 15 as an etch stop layer, and is connected to the first metal wire 11 through the first via hole 13. The second metal wiring 14 'is formed.

다음으로, 도1e에 도시한 바와 같이 제2 금속 배선(14')이 형성된 반도체 기판 상부에 제2 층간절연막(16)을 형성하고, 상기 제1 비아홀(13) 형성시 사용한 마스크로 제2 층간 절연막(16)을 선택적으로 제거해서 제2 금속 배선(14') 상에 제2 비아홀(17)을 형성한다.Next, as shown in FIG. 1E, a second interlayer insulating film 16 is formed on the semiconductor substrate on which the second metal wiring 14 ′ is formed, and the second interlayer is formed using a mask used when the first via hole 13 is formed. The insulating film 16 is selectively removed to form a second via hole 17 on the second metal wiring 14 ′.

다음으로, 도1f에 도시한 바와 같이 제2 비아홀 및 제2 층간절연막 상에 제3 금속막을 형성하고, 상기 제2 금속 배선 마스크를 이용한 사진 식각 공정을 실시하여 제2 비아홀(17)을 통하여 이웃하는 제2 금속 배선(14')간을 연결하는 제3 금속 배선(18)을 형성한다.Next, as shown in FIG. 1F, a third metal film is formed on the second via hole and the second interlayer insulating film, and a photolithography process using the second metal wiring mask is performed to neighbor the second via hole 17. A third metal wire 18 is formed to connect the second metal wires 14 'to each other.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그 예로써, 상기 본 발명의 일실시예에 있어서는 삼중 금속 배선 구조를 설명하였지만, 상기와 같이 두 개의 금속 배선 마스크와 한 개의 비아홀 마스크만을 이용하여 삼중 이상의 다중 금속 배선 구조를 갖는 반도체 장치의 제조가 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게는 자명할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the technical field of the present invention without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge. As an example, in the embodiment of the present invention, the triple metal wiring structure has been described. However, as described above, the manufacture of a semiconductor device having a triple or more multi-metal wiring structure using only two metal wiring masks and one via hole mask is possible. It will be apparent to those skilled in the art that the present invention is possible.

상기와 같이 이루어지는 본 발명은 삼중 이상의 다중 금속 배선을 형성하는 반도체 장치 제조 방법에 있어서, 두 개의 금속 배선 형성 마스크와 한 개의 비아홀 형성 마스크만을 이용하는 것이 가능하고, 또한 종래의 이중 금속 배선 구조를 갖는 반도체 장치를 다중 금속 배선 구조를 갖는 반도체 장치 제조에 이용할 수 있어서 생산 원가를 절감할 수 있다.According to the present invention made as described above, in the semiconductor device manufacturing method for forming a triple or more multi-metal wiring, it is possible to use only two metal wiring formation masks and one via hole formation mask, and a semiconductor having a conventional double metal wiring structure. The device can be used to manufacture a semiconductor device having a multi-metal wiring structure, thereby reducing the production cost.

Claims (5)

반도체 기판 상에 제1 마스크를 사용한 사진식각 공정으로 다수의 제1 금속 배선을 패터닝하고 제1 층간절연막 및 제1 비아홀을 형성하는 제1 단계;A first step of patterning a plurality of first metal interconnections and forming a first interlayer insulating layer and a first via hole on a semiconductor substrate by a photolithography process using a first mask; 제2 마스크를 사용한 사진식각 공정으로 상기 제1 비아홀을 통하여 상기 제1 금속 배선간을 연결하는 제2 금속 배선의 제1 패턴을 형성하는 제 2단계;A second step of forming a first pattern of second metal wires connecting the first metal wires through the first via hole by a photolithography process using a second mask; 제3 마스크를 사용한 사진식각 공정으로 상기 제2 금속 배선의 제1 패턴을 패터닝하여, 상기 제1 비아홀을 통하여 상기 제1 금속 배선과 연결되는 제2 금속 배선의 제2 패턴을 형성하는 제 3단계;A third step of patterning a first pattern of the second metal wire by a photolithography process using a third mask to form a second pattern of the second metal wire connected to the first metal wire through the first via hole ; 제3 단계가 완료된 반도체 기판 상에 제2 층간절연막 및 제2 비아홀을 형성하는 제4 단계; 및A fourth step of forming a second interlayer insulating film and a second via hole on the semiconductor substrate on which the third step is completed; And 제4 마스크를 사용한 사진식각 공정으로, 상기 제2 비아홀을 통하여 상기 제2 금속 배선의 제2 패턴간을 연결하는 제3 금속 배선 패턴을 형성하는 제5 단계를 포함하여 이루어지는 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법.A photolithography process using a fourth mask, comprising: a fifth step of forming a third metal wiring pattern connecting the second patterns of the second metal wiring through the second via hole. Semiconductor device manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 제1 마스크와 제3 마스크는 동일한 마스크인 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법.And the first mask and the third mask are the same mask. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제1 및 제2 단계의 비아홀을 동일한 마스크로 형성하는 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법.12. A method of manufacturing a semiconductor device having a multiple metal wiring structure for forming the via holes in the first and second steps with the same mask. 제 3 항에 있어서,The method of claim 3, wherein 상기 제2 마스크와 제4 마스크는 동일한 마스크인 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법.And the second mask and the fourth mask are the same mask. 제 1 항에 있어서,The method of claim 1, 상기 제4 단계를 실시한 후,After performing the fourth step, 상기 제2 단계 내지 제4 단계를 다수 번 반복하여 실시하는 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법.A method of manufacturing a semiconductor device having a multi-metal wiring structure in which the second steps are repeated a plurality of times.
KR1019970077850A 1997-12-30 1997-12-30 Method for forming semiconductor device having multi layer metalization KR100273677B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077850A KR100273677B1 (en) 1997-12-30 1997-12-30 Method for forming semiconductor device having multi layer metalization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077850A KR100273677B1 (en) 1997-12-30 1997-12-30 Method for forming semiconductor device having multi layer metalization

Publications (2)

Publication Number Publication Date
KR19990057771A true KR19990057771A (en) 1999-07-15
KR100273677B1 KR100273677B1 (en) 2001-01-15

Family

ID=40749419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077850A KR100273677B1 (en) 1997-12-30 1997-12-30 Method for forming semiconductor device having multi layer metalization

Country Status (1)

Country Link
KR (1) KR100273677B1 (en)

Also Published As

Publication number Publication date
KR100273677B1 (en) 2001-01-15

Similar Documents

Publication Publication Date Title
US5055426A (en) Method for forming a multilevel interconnect structure on a semiconductor wafer
KR100368569B1 (en) Semiconductor device and its manufacturing method
KR100273677B1 (en) Method for forming semiconductor device having multi layer metalization
JPH05102322A (en) Manufacture of semiconductor device
KR100539576B1 (en) Method of manufacturing multilevel metal interconnetion
KR0166798B1 (en) Forming method of metal wiring
KR100248809B1 (en) Method of manufacturing semiconductor device
JPS6079744A (en) Semiconductor device
KR100261578B1 (en) Method for manufacturing metal line of semiconductor device
JPS6235537A (en) Semiconductor device and manufacture thereof
JPH0340449A (en) Semiconductor device provided with integrated circuit
JPH0587973B2 (en)
JPS59204254A (en) Manufacture of multilayer interconnection master slice integrated circuit
KR100312982B1 (en) Method for planarization interlayer of semiconductor device
JPS60124950A (en) Semiconductor device having multilayer interconnection structure
JPH0319225A (en) Formation of multilayer interconnection
KR19990004659A (en) Manufacturing method of semiconductor device
JPS63107043A (en) Forming method of conductive line for semiconductor device
JP2003060056A (en) Method for producing semiconductor integrated circuit and reticle and semiconductor integrated circuit device
JPS61181146A (en) Manufacture of semiconductor device
JPH0595048A (en) Manufacture of semiconductor integrated circuit device
JPS60192348A (en) Method for forming multilayer wiring of semiconductor integrated circuit
JPH07211874A (en) Manufacture of semiconductor integrated circuit device for specified application
JPH0542139B2 (en)
JPS62145842A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee