KR19990057767A - 레벨 쉬프터 - Google Patents

레벨 쉬프터 Download PDF

Info

Publication number
KR19990057767A
KR19990057767A KR1019970077845A KR19970077845A KR19990057767A KR 19990057767 A KR19990057767 A KR 19990057767A KR 1019970077845 A KR1019970077845 A KR 1019970077845A KR 19970077845 A KR19970077845 A KR 19970077845A KR 19990057767 A KR19990057767 A KR 19990057767A
Authority
KR
South Korea
Prior art keywords
voltage
power supply
channel mosfet
signal
level
Prior art date
Application number
KR1019970077845A
Other languages
English (en)
Inventor
강종훈
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970077845A priority Critical patent/KR19990057767A/ko
Publication of KR19990057767A publication Critical patent/KR19990057767A/ko

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

본 발명은 단일 공급 전원을 사용하고, 전류 경로를 차단하여 정적 전류로 인한 전력 소모를 줄인 레벨 쉬프터를 제공하기 위한 것으로, 이를 위해 본 발명은 고전원전압을 공급받아 저전원전압을 생성하는 전압 생성 수단; 상기 저전원전압을 공급받고, 저전압 레벨 범위의 입력 신호에 응답하여 제1 출력노드를 저전압 레벨 범위로 구동하는 입력 수단; 및 상기 고전원전압을 공급받아, 상기 입력 수단으로부터 출력되는 저전압 레벨 신호에 응답하여 고전압 레벨 범위의 최종 출력 신호를 출력하는 출력 수단을 포함한다.

Description

레벨 쉬프터
본 발명은 디지털 회로에 관한 것으로서, 특히 입력 신호 레벨에 응답하여 출력 신호 레벨을 변환하여 출력하는 레벨 쉬프터에 관한 것이다.
일반적으로, 전압 레벨 쉬프터(Voltage Level Shifter)는 저전압 레벨에서 동작하는 회로의 신호를 고전압 레벨에서 동작하는 회로로 전달할 때 사용되는데, 예를 들어 3V로 동작하는 마이크로컨트롤러(Microcontroller) 또는 마이크로프로세서(Microprocessor)와 5V로 동작하는 외부의 주변 로직 간의 인터페이스(Interface)를 위해 전압 레벨 쉬프터가 사용된다.
도 1은 종래의 전압 레벨 쉬프터로서, 5V의 전원전압(이하, VDD라 함)과 접지전원(이하, VSS라 함) 간에 직렬 접속되며, 0V에서 3V로 스윙(swing)하는 입력 신호(IN)를 각각의 게이트로 입력받는 피채널 MOSFET(P-channel Metal-oxide semiconductor field effect transistor, 12) 및 엔채널 MOSFET(N-Channel MOSFET, 14)로 이루어진 전형적인 CMOS(Complementary MOS)회로이다.
레벨 쉬프팅 동작을 살펴보면, 입력신호(IN)에 0V가 인가될 경우, 피채널 MOSFET(12)는 턴-온(turn-on)되고, 엔채널 MOSFET(14)는 턴-오프(turn-off)되어 출력신호(OUT)로 5V를 내보낸다. 그리고, 입력신호(IN)에 3V가 인가될 경우, 피채널 MOSFET(12)는 턴-오프되고, 엔채널 MOSFET(14)는 턴-온되어 출력신호(OUT)로 0V를 내보낸다. 결론적으로, 입력신호(IN)가 0V∼3V로 스윙할 때, 출력신호(OUT)는 피채널 MOSFET(12)와 엔채널 MOSFET(14)를 통해 0V∼5V로 스윙하게 된다.
이러한 종래의 레벨 쉬프터는 입력 신호(IN)에 3V가 인가될 때, 피채널 MOSFET(12)가 완전하게 턴-오프되지 않음으로 인해 생기는 상당한 양의 정적 전류(Static Current)가 양 MOSFET를 통하여 소비되어 전력 소모가 커지게 되는 문제점이 발생한다.
도 2는 종래의 또다른 형태의 전압 레벨 쉬프터로서, 3V의 VCC와 VSS 간에 형성된 인버터(Inverter, 20) 및 5V의 VCC와 VSS 간에 형성된 래치(Latch)회로(30)로 구성된다. 이러한 구조의 레벨 쉬프터는 상술한 레벨 쉬프터에서 야기된 정적 전류에 의한 전력 소모의 문제는 해결하였으나, 전압 레벨 쉬프팅을 위해 두 종류의 공급 전원(5V의 Vdd와 3V의 Vcc)이 필요한 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 단일 공급 전원을 사용하고, 전류 경로를 차단하여 정적 전류로 인한 전력 소모를 줄인 레벨 쉬프터를 제공하는데 그 목적이 있다.
도 1은 종래의 레벨 쉬프터 회로도.
도 2는 종래의 또다른 레벨 쉬프터 회로도.
도 3은 본 발명의 레벨 쉬프터 회로도.
* 도면의 주요부분에 대한 부호의 설명
300 : 전압 생성부 310 : 입력단
320 : 출력단
상기 목적을 달성하기 위한 본 발명은 고전원전압을 공급받아 저전원전압을 생성하는 전압 생성 수단; 상기 저전원전압을 공급받고, 저전압 레벨 범위의 입력 신호에 응답하여 제1 출력노드를 저전압 레벨 범위로 구동하는 입력 수단; 및 상기 고전원전압을 공급받아, 상기 입력 수단으로부터 출력되는 저전압 레벨 신호에 응답하여 고전압 레벨 범위의 최종 출력 신호를 출력하는 출력 수단을 포함하여 이루어지는 레벨 쉬프터를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.
도 3은 본 발명의 레벨 쉬프터로서, 단일 공급 전원(5V)을 사용하여 제2의 공급 전원(가상 전원)을 생성하기 위한 전압 생성부(300), 전압 생성부(40)와 연결되며 0V에서 3V로 스윙하는 입력 신호(IN)에 응답하여 구동하는 입력단(310) 및 입력단(310)과 연결되며 출력 신호(OUT)를 최종 출력하는 출력단(320)으로 구성된다.
전압 생성부(300)는 입력단(310)에 가상 전원(약 3V)을 공급하여, 입력단(310)의 동작에서 정적 전류 경로가 존재하지 못하도록 하기 위한 것으로, 공급 전원(5V의 VDD)에 접속되는 엔모스 소스 폴로우(NMOS Source Follower, 42) 및 그와 직렬연결된 엔채널 MOSFET(44)로 구성되며, 각 MOSFET는 입력단(50)에 충분한 전류를 공급할 수 있는 적당한 사이즈로 이루어진다. 엔모스 소스 폴로우(42)에 의해서 노드 1의 전압은 "(5-VT)"V가 되고, 여기서 VT는 엔모스 소스 폴로우(42)의 문턱 전압(Threshold Voltage)이다. 또한, 노드 1의 전압은 직렬연결된 엔채널 MOSFET(44)에서 VR만큼 드롭된 전압("(5- VT- VR)"V, 약 3V)이 입력단(310)에 공급된다.
입력단(310)은 전압 생성부(300)로부터 공급되는 가상 전원(3V)과 접지전원 사이에 직렬연결되며, 각각의 게이트로 0V에서 3V로 스윙하는 입력 신호(IN)를 입력받는 피채널 MOSFET(46) 및 엔채널 MOSFET(48)로 구성되어 출력단(320)과 연결된다.
출력단(320)은 공급 전원(5V의 VDD)과 접지전원 사이에 직렬연결되며, 각각의 게이트로 입력단(310)으로부터의 신호(B)를 입력받는 피채널 MOSFET(52), 엔채널 MOSFET(54), 및 공급 전원과 입력단(310)으로부터의 신호(B) 간에 접속되며 게이트로 출력 신호(OUT)를 입력받는 피채널 MOSFET(56)으로 구성된다.
피채널 MOSFET(56)은 정적 전류를 줄이기 위한 피드백(Feedback) 트랜지스터로 사용되어 입력단(310)으로부터의 입력 전압을 안정화 시킴으로써 정적 전류 경로를 제거한다. 피채널 MOSFET(52)와 엔채널 MOSFET(54)는 레벨 쉬프터의 최종 출력 신호(OUT)를 만든다.
본 발명의 레벨 쉬프팅 동작을 구체적으로 살펴보면, 입력 신호(IN)에 논리 레벨 "0"이 인가될 경우, 피채널 MOSFET(46)이 턴-온되어 입력단(310)의 출력 신호(B)의 전압은 가상 전원(3V)만큼 상승한다. 상승된 출력 신호(B)가 엔채널 MOSFET(54)를 턴-온시켜 최종 출력 신호(OUT)로 논리 레벨 "0"을 출력한다. 이때 피채널 MOSFET(52)는 부분적으로 턴-온이 되나, 엔채널 MOSFET(54)에 의해서 충분히 상쇄된다. 그리고, 논리 레벨 "0"의 출력 신호(OUT)에 의해 피채널 MOSFET(56)이 턴-온되어 입력단(310)의 출력 신호(B) 레벨을 공급 전압 레벨(5V의 VDD)까지 상승시키고, 5V의 전압 레벨을 갖는 출력 신호(B)는 출력단(320)으로 피드백되어 피채널 MOSFET(52)를 완전하게 턴-오프시킴으로써 피채널 MOSFET(52), 엔채널 MOSFET(54)를 통해서 흐르는 정적 전류를 제거하게 된다.
입력 신호(IN)에 논리 레벨 "1"(3V)이 인가될 경우, 엔채널 MOSFET(48)이 턴-온되어 입력단(310)의 출력 신호(B)의 전압은 접지전원의 레벨을 갖게 되고, 이 출력 신호(B)에 의해 피채널 MOSFET(52)는 턴-온, 엔채널 MOSFET(54)는 턴-오프되어 최종 출력 신호(OUT)로 논리 레벨 "1"을 출력한다.
또한, 본 발명의 레벨 쉬프터는 입력단(310)에서 입력 신호(IN)의 논리 레벨을 반전시키고, 출력단(320)에서 논리 레벨을 다시 반전시키므로 비록 입력 신호보다 논리 레벨이 높아지는 쪽으로 쉬프팅되더라도, 전체 회로의 입력과 출력 극성(Polarity)은 같은 값을 가진다.
상기와 같이 이루어지는 본 발명은, 전압 생성부를 통해 고전원 전압으로부터 저전원 전압을 생성하고, 출력단에 피드백 경로를 두어 정적 전류 경로를 제거함으로써, 단일 공급 전원을 사용한 저전력 레벨 쉬프터를 구현할 수 있다.
또한 저 전압(3V) 밧데리를 사용하는 포터블 시스템을 구성하는 중요한 칩과 5V 공급 전원을 사용하는 주변 로직과의 인터페이스에 본 발명의 회로를 적용할 경우 부가의 성능 향상의 효과가 있다.

Claims (9)

  1. 고전원전압을 공급받아 저전원전압을 생성하는 전압 생성 수단을 포함하고, 저전압 레벨 범위의 입력 신호에 응답하여 제1 출력노드를 저전압 레벨 범위로 구동하는 입력 수단; 및
    상기 고전원전압을 공급받아, 상기 입력 수단으로부터 출력되는 저전압 레벨 신호에 응답하여 고전압 레벨 범위의 최종 출력 신호를 생성하는 출력 수단
    을 포함하여 이루어지는 레벨 쉬프터.
  2. 제 1 항에 있어서,
    상기 전압 생성 수단은
    상기 고전원전압 및 제1 노드에 접속되며, 게이트로 상기 고전원전압을 입력받는 제1 엔채널 MOSFET; 및
    상기 제1 노드에 접속되며, 게이트로 상기 제1 노드 신호를 입력받는 제2 엔채널 MOSFET
    을 포함하는 레벨 쉬프터.
  3. 제 2 항에 있어서,
    상기 제1 노드는
    상기 고전원전압으로부터 상기 제1 엔채널 MOSFET의 문턱전압만큼 감소된 신호 레벨을 가지는 레벨 쉬프터.
  4. 제 3 항에 있어서,
    상기 저전원전압은
    상기 제1 노드의 신호 레벨로부터 상기 제2 엔채널 MOSFET의 문턱전압만큼 감소된 신호 레벨을 가지는 레벨 쉬프터.
  5. 제 1 항에 있어서,
    상기 입력 수단은
    상기 저전원전압과 접지전원 간에 직렬연결되며, 각각의 게이트로 상기 입력 신호를 입력받는 제1 피채널 MOSFET 및 제3 엔채널 MOSFET
    를 포함하여 이루어지는 레벨 쉬프터.
  6. 제 1 항에 있어서,
    상기 출력 수단은
    상기 고전원전압과 접지전원 간에 직렬연결되며, 각각의 게이트로 상기 제1 출력 노드의 신호를 입력받는 제2 피채널 MOSFET 및 제4 엔채널 MOSFET; 및
    상기 고전원전압과 상기 제1 출력 노드 간에 접속되며, 게이트로 상기 최종 출력 신호를 입력받는 제3 피채널 MOSFET
    을 포함하여 이루어지는 레벨 쉬프터.
  7. 제 6 항에 있어서,
    상기 제3 피채널 MOSFET은
    상기 제1 출력 노드의 신호 레벨을 상기 고전원전압으로 상승시켜 상기 제2 피채널 MOSFET 및 상기 제4 엔채널 MOSFET 사이에 흐르는 정적 전류 경로를 제거하는 레벨 쉬프터.
  8. 제 1 항에 있어서,
    상기 저전압 레벨 범위는 0V ∼ 3V이고, 상기 고전압 레벨 범위는 0V ∼ 5V인 레벨 쉬프터.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 고전원전압은 5V이고, 상기 전압 생성 수단을 통해 생성된 상기 저전원전압은 3V인 레벨 쉬프터.
KR1019970077845A 1997-12-30 1997-12-30 레벨 쉬프터 KR19990057767A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077845A KR19990057767A (ko) 1997-12-30 1997-12-30 레벨 쉬프터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077845A KR19990057767A (ko) 1997-12-30 1997-12-30 레벨 쉬프터

Publications (1)

Publication Number Publication Date
KR19990057767A true KR19990057767A (ko) 1999-07-15

Family

ID=66172172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077845A KR19990057767A (ko) 1997-12-30 1997-12-30 레벨 쉬프터

Country Status (1)

Country Link
KR (1) KR19990057767A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439772B2 (en) 2004-09-10 2008-10-21 Samsung Electronics Co., Ltd. Level shifting circuit and method reducing leakage current

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439772B2 (en) 2004-09-10 2008-10-21 Samsung Electronics Co., Ltd. Level shifting circuit and method reducing leakage current

Similar Documents

Publication Publication Date Title
US6768368B2 (en) Level shifter circuit and semiconductor device including the same
KR100310493B1 (ko) 링 발진기 및 지연 회로
US7683668B1 (en) Level shifter
US7724045B2 (en) Output buffer circuit
US7068091B1 (en) Voltage translator circuit formed using low voltage transistors
US6791391B2 (en) Level shifting circuit
US5013937A (en) Complementary output circuit for logic circuit
US6720794B2 (en) Output buffer circuit
KR100218336B1 (ko) 레벨 시프터
US20040207450A1 (en) Voltage level shifter and system mounting voltage level shifter therein
KR910002127A (ko) 전원절환회로
KR970067344A (ko) 레벨 변환 회로 및 반도체 집적회로
US7358790B2 (en) High performance level shift circuit with low input voltage
US6753707B2 (en) Delay circuit and semiconductor device using the same
US7199638B2 (en) High speed voltage level translator
US20080024188A1 (en) Junction field effect transistor level shifting circuit
KR19980065534A (ko) 문턱전압 변화에 둔감한 레벨쉬프터
US6426658B1 (en) Buffers with reduced voltage input/output signals
JP2003198358A (ja) レベルシフト回路
KR19990057767A (ko) 레벨 쉬프터
JP2788890B2 (ja) レベルシフト回路
US6424173B1 (en) Voltage translators with zero static power and predictable performance
JPH07105709B2 (ja) 電圧変換回路
KR940005875Y1 (ko) 씨모스 출력 버퍼회로
KR0152352B1 (ko) 논리 레벨 천이기

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971230

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19971230

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000426

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20001227

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20000426

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I