KR19990050137A - 메모리 제어 방법 - Google Patents

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야

메모리 제어 기술

나. 발명이 해결하려고 하는 기술적 과제

버퍼 메모리의 히트율을 높이고 보조기억장치의 불필요한 데이터 재생동작 및 버퍼링을 방지한다.

다. 그 발명의 해결방법의 요지

마지막으로 버퍼링되는 블록과, 호스트로 마지막 전송한 블록을 파악하는 버퍼 메모리에 처음 버퍼링된 블록을 가리키는 처음블럭포인터를 제공하여, 처음블록포인터는 마지막으로 버퍼링되는 블록과 미리 계산된 소정 블록의 간격을 두며 뒤따라가는 형태로 변하게 하며, 처음블록포인터의 블록과 마지막 버퍼링되는 블록 사이의 블록들에서 호스트로부터의 전송 요구 데이터를 파악한다.

라. 발명의 중요한 용도:

버퍼 메모리 제어에 중요히 적용될 수 있다.

Description

메모리 제어 방법

본 발명은 캐시메모리 제어에 관한 것으로, 특히 호스트로부터의 이전과 동일 데이터의 전송이 요구될 시 즉시 응답하기 위한 캐시메모리 제어 방법에 관한 것이다.

하드 디스크 드라이브나 광디스크 드라이브와 같은 보조 기억장치는 호스트 컴퓨터에서 전송된 데이터를 미디어(media)에 기록하거나 미디어에 기록되어 있는 데이터를 판독하여 호스트 컴퓨터에 전송하는 것을 기본 기능으로 한다. 이때 미디어의 데이터 기록밀도와 데이터 판독방법, 기구물의 동작 등 여러가지 요인에 의해 데이터 기록 및 판독 속도가 변화하게 된다. 예를 들어 동일 미디어에서도 데이터 기록 밀도의 차이에 따라 초당 전송 가능한 데이터의 양이 변할 수 있고, 트랙(track)의 위치 변경에 따라 헤드(또는 광픽업) 이동시간 또한 가변적이므로 미디어에 기록/판독되는 데이터의 앙은 상당히 크게 변할 수 있다.

또한 호스트 컴퓨터의 성능 또한 가변적이며, 이에 따라 실제 보조기억장치의 응용방법에서는 정확한 데이터의 전송속도를 예측할 수 없는 경우가 대부분이다. 따라서 미디어 데이터의 기록/판독 속도와 호스트 컴퓨터로의 데이터 전송속도의 불일치를 완충시키기 위해 버퍼 메모리의 사용이 요구된다. 즉 호스트 컴퓨터(이하 호스트라 함)가 데이터의 판독을 보조기억장치에 요구하면, 보조기억장치는 해당 데이터가 기록되어 있는 트랙으로 헤드(또는 광픽업)의 이동 등의 과정을 완료한 후에 미디어로부터 재생한 데이터를 임시로 버퍼 메모리에 저장한다. 이후 호스트에 데이터 전송 가능함을 알리고 호스트의 데이터 전송 속도에 맞춰 버퍼 메모리로부터 호스트로의 데이터 전송을 수행하게 된다.

한편 호스트가 데이터의 기록을 보조 기억장치에 요구하면, 보조 기억장치는 호스트로부터 전송된 데이터를 임시로 버퍼 메모리에 저장해 두었다가 목표 트랙으로 헤드(또는 광픽업)의 이동을 완료한 후에 버퍼 메모리에 저장해 두었던 데이터를 미디어로 전송하게 된다.

상기한 버퍼 메모리는 디램(DRAM) 혹은 스태틱 램(SRAM)으로 구성할 수 있다.

이하 상기한 버퍼 메모리를 첨부한 도면을 참조하여 보다 상세히 설명한다. 도 2는 종래의 버퍼 메모리의 구조 및 제어 방식을 설명하기 위한 도면이다. 도 2를 참조하면, 버퍼 메모리의 내부 구조는 다수의 데이터 버퍼 블록으로 이루어져 있다. 한 블록의 용량은 보조기억장치에 따라 달리 구성될 수 있으며 예를 들어, 512KB일 수 있다.

도 2에 도시된 바와 같은 LB(Last Block)는 데이터의 버퍼링이 마지막으로 이루어진 블록을 의미하며, TB(Transfer Block)은 호스트로의 데이터의 전송이 이루어지는 블록을 의미한다. 도 2에 도시된 바와 같은 버퍼 메모리에서 예를 들어 0번 블록에서부터 m번 블록까지 데이터가 차 있다고 하면, m번 블록은 데이터의 버퍼링이 마지막으로 이루어진 블록 즉 LB이며, 호스트에서 보조기억장치에 데이터의 전송을 요구하여 버퍼 메모리에 차 있던 데이터가 전송되어 현재 4번 블록까지 버퍼링된 데이터의 전송이 완료되었다면 4번 블록은 데이터 전송 블록 즉 TB이다.

상기한 바와 같은 버퍼 메모리는 통상 환형 구조이어서, 데이터의 버퍼링이 도 2에 도시된 바와 같은 n번 블록까지 이루어졌다면 이후 0번, 1번 블록의 순서로 버퍼링이 이루어진다. 이러한 버퍼링은 도 2에 도시된 바와 같이 현재 TB가 4번 블록일 경우에 최대 3번 블록에서 중단되게 되어 에러가 발생되지 않도록 제어된다.

한편 상기와 같은 버퍼 메모리의 TB와 LB가 도2에 도시된 바와 같은 상황에서 호스트가 요구한 블록 데이터가 도 2에 ①로 표시된 l번 블록과 같이 TB와 LB사이에 있을 경우에는 이를 히트(hit)라 하며, 호스트의 요구 데이터의 전송이 버퍼 메모리로부터 이루어지며 데이터를 전송한 후에는 TB가 상기 l번 블록이 된다. 호스트가 요구한 블록 데이터가 TB와 LB사이에 있지 않을 경우에는 이를 미스(miss)라 하며, TB와 LB는 통상 일치된 후, 보조기억장치는 미디어로부터 해당 데이터의 재생동작을 수행하여 버퍼 메모리에 버퍼링하게 된다.

그런데, 호스트에 따라서 최근에 전송을 요구한 데이터의 재전송을 요구하는 경우가 있을 수 있고, 실지로 그런 경우는 자주 발생 한다. 그럴 경우에 상기한 바와 같은 버퍼 메모리의 제어하에서 보조기억장치는 다시 미디어로부터 데이터의 재생동작을 수행하여야 했다. 즉 도 2에 ②로 표시된 바와 같은 TB가 4번 블록인 경우 2번 블록의 데이터의 최근 전송한 데이터 블록이다. 이때 호스트가 최근 전송한 데이터를 다시 요구하게 되면, 이 데이터가 2번 블록에 있을 수 있다. 그런데 도2에 나타난 바와 같이 2번 블록은 TB와 LB사이에 있지 않으므로, 보조기억장치는 미스로 판단하여 미디어로부터 데이터의 재생동작을 다시 수행하게 된다.

따라서 상기한 바와 같은 메모리 제어로는 호스트에서 요구한 데이터가 실제로는 버퍼 메모리에 존재하고 있음에도 불구하고 미디어로부터 데이터의 재생동작을 수행하여 다시 버퍼링하여야 하는 능률상의 허점이 있었다.

따라서 본 발명의 목적은 버퍼 메모리의 히트율을 높일 수 있는 메모리 제어 방법을 제공함에 있다.

본 발명의 다른 목적은 불필요한 데이터 재생동작 및 버퍼링을 방지할 수 있는 메모리 제어 방법을 제공함에 있다.

상기한 목적을 달성하기 위하여 본 발명은 마지막으로 버퍼링되는 블록과, 호스트로 마지막 전송한 블록을 파악하는 버퍼 메모리에 처음 버퍼링된 블록을 가리키는 처음블럭포인터를 제공하여, 처음블록포인터는 마지막으로 버퍼링되는 블록과 미리 계산된 소정 블록의 간격을 두며 뒤따라가는 형태로 변하게 하며, 처음블록포인터의 블록과 마지막 버퍼링되는 블록 사이의 블록들에서 호스트로부터의 전송 요구 데이터를 파악함을 특징으로 한다.

도 1은 본 발명이 적용되는 일 광디스크 드라이브의 개략적인 블록 구성도

도 2는 종래의 버퍼 메모리의 구조 및 제어 방식을 설명하기 위한 도면

도 3은 본 발명의 일 실시예에 따른 버퍼 메모리 구조 및 제어 방식을 설명하기 위한 도면

도 4는 본 발명의 일 실시예에 따른 버퍼 메모리 제어 과정의 신호처리부에서의 제어 흐름도

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 처음블록포인터의 변화계산 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.

먼저 본 발명이 적용되는 버퍼 메모리의 보조기억장치에서의 기능 및 연결 관계를 도 1을 참조하여 설명하기로 한다. 도 1에서는 보조기억장치로 광디스크 드라이브를 일 예로 들었다. 도 1은 본 발명이 적용되는 일 광디스크 드라이브의 개략적인 블록 구성도이며, CD-롬 드라이브를 일 예로 들었다. 도 1을 참조하면, 광디스크 드라이브는 광픽업 14에 의해 광디스크 10에 기록된 정보가 재생된다.

광픽업 14는 스핀들모터 12에 의해 회전되는 미디어 즉, 광디스크 10의 데이터 기록면에 기록되어 있는 정보를 광학적으로 픽업하여 이를 아날로그의 전기적 신호인 고주파(RF)신호로 변환하여 RF증폭부 20으로 인가한다. 광픽업 14는 이송모터 26에 의해 지지되며, 광디스크 10의 내곽과 외곽 방향으로 이동 가능하게 된다. RF증폭부 20은 광픽업 14로부터 인가되는 RF신호를 증폭하고 증폭된 신호의 잡음 및 왜곡을 파형등화 회로에 의해 제거하고 파형정형된 RF신호, 즉 데이터스트림을 신호처리부 30에 인가한다. 그리고 RF증폭부 20은 포커스서보 및 트래킹서보를 위한 신호들, 즉 포커스에러신호(FE; Focus Error signal)와, 트래킹에러신호(TE; Tracking Error signal)를 서보신호처리부 22로 인가한다. 서보신호처리부 22는 상기 포커스에러신호 및 트래킹에러신호에 의거하여 포커스서보를 위한 제어신호와, 트래킹서보를 위한 제어신호 등을 서보구동부 24로 출력한다. 서보구동부 24는 상기 서보신호처리부에서 인가되는 각종 제어신호에 의거하여 광픽업 14, 및 이송모터 26으로. 트래킹서보 및 포커스서보의 수행을 위한 동작전원을 인가한다.

한편 신호처리부(DSP: Digital Signal Processor) 30은 상기 RF증폭부 20에서 인가되는 RF신호를 디코딩하고, 디코딩된 데이터의 에러 정정을 수행하여 이를 인터페이스부에 인가한다. 또한 신호처리부 30은 스핀들모터구동부 28로 스핀들모터구동 제어신호를 인가하여, 스핀들모터구동부 28이 스핀들모터 12를 구동하도록 제어한다. 인터페이스부 34는 개인용 컴퓨터 등과 같은 호스트컴퓨터와 드라이브 사이에 인가되는 각종 제어신호를 인터페이스를 하며 신호처리부 30에서 인가되는 데이터를 호스트컴퓨터로 전송한다. 이때 버퍼램 36은 상기 인터페이스부 34의 전송 데이터의 버퍼용 메모리로 사용되며, 본 발명이 적용될 수 있는 버퍼 메모리이다. 이러한 버퍼램 36을 인터페이스부 34가 내부 메모리제어회로(도시되지 않음)를 통해 제어한다.

마이컴 40은 각종 동작을 수행하기 위한 제어프로그램들이 저장된 롬(ROM)과, 각종 동작 수행에 요구되거나 동작 수행시 발생되는 각종 데이터를 일시 저장하기 위한 램(RAM)으로 구성되는 내부 메모리를 구비하며, 드라이브의 전반적인 동작을 총괄적으로 제어한다.

이하 상기한 버퍼 메모리 즉 버퍼램 36을 첨부한 도면을 참조하여 상세히 설명한다. 도 3은 본 발명의 일 실시예에 따른 버퍼 메모리 구조 및 제어 방식을 설명하기 위한 도면이다.

도 3을 참조하면, 버퍼램 36의 내부 구조는 종래와 같이 다수의 데이터 버퍼 블록으로 이루어져 있다. 도 2에 도시된 바와 같은 LB(Last Block)는 종래와 마찬가지로 데이터의 버퍼링이 마지막으로 이루어진 블록을 의미하며, TB(Transfer Block)은 호스트로의 데이터의 전송이 이루어지는 블록을 의미한다. 한편 FB(First Block)은 본 발명의 특징에 따라 제공되는 것으로 이러한 버퍼램 36에 처음 데이터 버퍼링이 이루어진 블록을 의미한다. 상기에서 처음 데이터 버퍼링이 이루어졌다는 것은 실지로 상기 버퍼램 36에 최초로 데이터 버퍼링이 이루어졌다는 것을 의미하는 것이 아니라 임의로 처음 버퍼링이 이루어진 것으로 설정하는 것으로, 후술될 방식에 의해 이러한 FB의 포인터는 변하게 된다.

상기한 바와 같은 구조를 가진 버퍼램 36에 도 3에 도시된 바와 같이, 예를 들어 0번 블록에서부터 m번 블록까지 데이터가 차 있다고 하면, m번 블록은 데이터의 버퍼링이 마지막으로 이루어진 블록 즉 LB이며, 호스트에서 보조기억장치에 데이터의 전송을 요구하여 버퍼 메모리에 차 있던 데이터가 전송되어 현재 4번 블록까지 버퍼링된 데이터의 전송이 완료되었다면 4번 블록은 데이터 전송 블록 즉 TB이다. 이때 FB는 0번 블록일 수 있다. FB의 포인터는 소정 계산에 의해서 즉, LB에서 TB까지의 블록보다 처음 설정된 FB에서 TB까지의 블록이 더 적을 때 변하지 않을 수 있다.

한편 상기와 같은 버퍼램 36의 TB와 LB 및 FB가 도3에 도시된 바와 같은 상황에서 호스트가 요구한 블록 데이터를 종래와는 달리 FB와 LB 사이에서 찾게 된다. 그후 호스트가 요구한 블록 데이터의 전송이 버퍼램 36으로부터 이루어진다.

이는 호스트가 최근에 전송을 요구한 데이터의 재전송을 요구하는 경우에 신속하게 대응하기 위한 것이다. 즉, 상기한 바와 같이 현재 TB가 4번 블록일 경우에, 도 3에 ③으로 표시된 바와 같은 3번 블록의 데이터는 이미 호스트로 전송한 데이터이다. 이 경우 호스트가 3번 블록에 있던 데이터와 동일 데이터를 재 요구하게 되면, 종래에는 미스가 된 경우이므로 다시 데이터의 재생동작과 버퍼링 동작을 수행하여야 했지만, 본 발명에서는 호스트의 요구 데이터를 전술한 바와 같이 FB와 LB사이에서 찾게 되므로 이때 FB는 도 3을 참조하면 0번 블록이므로 데이터를 히트할 수 있다.

한편, 본 발명에서는 상기한 바와 같은 버퍼램 36은 통상 환형 구조여서 데이터의 버퍼링이 도 3에 도시된 바와 같은 n번 블록까지 이루어졌다면 이후 0번, 1번 블록의 순서로 버퍼링이 이루어진다. 이러한 버퍼링은 도 3에 도시된 바와 같이 현재 FB가 0번 블록일 경우에 최대 n번 블록에서 중단되게 제어된다.

한편 본 발명의 특징은 최근에 전송한 데이터 블록을 히트할 수 있도록 하는 것이므로, 이러한 특징에 따라 이때 FB는 TB를 어느 정도의 블록을 사이에 두고 따라가는 형태로 설정됨이 바람직하다. 이를 도 4를 참조하여 보다 상세히 설명한다.

도 4는 본 발명의 일 실시예에 따른 버퍼 메모리, 즉 버퍼램 36 제어 과정의 신호처리부 30에서의 제어 흐름도이다. 호스트로부터 데이터의 전송 요구가 있으면, 신호처리부 30은 50단계에서 호스트 요구 블록(이하 HB라 함)이 FB와 LB 사이에 있는가를 판단하여, 없으면 52단계로 진행하여 버퍼링 동작을 요구하는 신호를 도 1에 도시된 바와 같은 마이컴 40으로 출력하고 이후 마이컴 40의 제어에 의한 데이터 재생작업이 이루어짐에 의해 결국 54단계에서 버퍼링이 진행되어 다시 상기 50단계로 되돌아간다. 50단계에서 HB가 FB와 LB사이에 있으면 이후 56단계로 진행하여 HB의 데이터를 호스트로 전송하게 된다. 이후 58단계에서 FB에서 TB사이의 블록들과 TB에서 LB사이의 블록들을 비교하여 FB와 TB사이의 블록들이 더 많으면 이후 60단계로 진행하여 상기 HB를 FB로 새로이 설정하게 된다. 이후 62단계로 진행하여 부가(append) 버퍼링을 수행한다.

상기한 과정에서 FB의 새로운 설정은 상기 58단계에서 FB에서 TB사이의 블록들과 TB에서 LB사이의 블록들을 비교하여 FB와 TB사이의 블록들이 더 많을 경우에 수행되지만, 본 발명의 다른 일 실시예에서는 단지 FB는 TB와 수 블록, 예를 들어 세 블록의 간격을 두며 TB를 계속 따라가게 설정할 수도 있다.

한편 도 3에는 n번 블록과 n-1번 블록이 본 발명의 또다른 일 실시예에 따라 최종전송데이터블록용으로 설정되는데, 이러한 최종전송데이터블록에는 가장 최근에 전송한 데이터중 몇 블록(도 3에서는 두 블록)의 데이터를 저장하기 위한 블록이다. 버퍼램 36의 버퍼링은 이러한 최종전송데이터블록에는 수행되지 않으며, 최종전송데이터블록은 항상 가장 최근에 전송한 데이터를 저장하도록 제어되어 호스트의 전송 데이터 재전송 요구에 신속히 대응할 수 있도록 한다.

상기한 바와 같이 본 발명은 마지막으로 버퍼링되는 블록과, 호스트로 마지막 전송한 블록을 파악하는 버퍼 메모리에 처음 버퍼링된 블록을 가리키는 처음블럭포인터를 제공하여, 처음 블록포인터는 마지막으로 버퍼링되는 블록과 미리 계산된 소정 블록의 간격을 두며 뒤따라가는 형태로 변하게 하며, 처음블록포인터의 블록과 마지막 버퍼링되는 블록 사이의 블록들에서 호스트로부터의 전송 요구 데이터를 파악하므로, 버퍼 메모리의 히트율을 높일 수 있고 보조기억장치의 불필요한 데이터 재생동작 및 버퍼링을 방지할 수 있는 장점이 있다.

Claims (8)

1. 다수의 데이터 버퍼용 블록으로 구성되며, 마지막으로 데이터가 버퍼링되는 블록과, 호스트로 마지막 전송한 데이터의 블록을 파악하는 메모리 제어 방법에 있어서,

   상기 호스트로부터 데이터의 전송 요구가 있을 시 상기 메모리에 처음 데이터가 버퍼링된 블록의 포인터인 처음블럭포인터를 제공하는 과정과,

   상기 처음블록포인터는 마지막으로 데이터가 버퍼링되는 블록의 포인터와 미리 계산된 소정 블록들의 포인터 간격을 두며 뒤따라가는 형태로 설정하는 과정과,

   상기 처음블록포인터의 블록과 마지막으로 데이터가 버퍼링되는 블록 사이의 블록들의 데이터에서 호스트로부터의 전송 요구 데이터를 파악하는 과정을 포함함을 특징으로 하는 메모리 제어 방법.
2. 제1항에 있어서, 상기 처음블록포인터의 상기 마지막으로 데이터가 버퍼링되는 블록의 포인터와 미리 계산된 소정 블록들의 포인터 간격을 두며 뒤따라가는 형태로 설정하는 과정은 상기 마지막 전송한 데이터 블록과 상기 처음블록포인터의 블록 사이의 블록수가 상기 마지막 전송한 데이터 블록과 상기 마지막으로 데이터가 버퍼링되는 블록 사이의 블록수보다 더 많을 경우 상기 호스트에서 전송을 요구한 데이터 블록의 포인터를 상기 처음블록포인터로 설정하는 것으로 이루어짐을 특징으로 하는 메모리 제어 방법.
3. 제1항에 있어서, 상기 처음블록포인터의 상기 마지막으로 데이터가 버퍼링되는 블록의 포인터와 미리 계산된 소정 블록들의 포인터 간격을 두며 뒤따라가는 형태로 설정하는 과정은 상기 처음블록포인터가 상기 마지막으로 데이터가 버퍼링되는 블록의 포인터보다 미리 설정된 블록 포인트 수만큼 뒤따르게 하는 것으로 이루어짐을 특징으로 하는 메모리 제어 방법.
4. 제1항에 있어서, 상기 처음블록포인터의 상기 마지막으로 데이터가 버퍼링되는 블록의 포인터와 미리 계산된 소정 블록들의 포인터 간격을 두며 뒤따라가는 형태로 설정하는 과정은 상기 처음블록포인터가 상기 마지막으로 전송한 데이터 블록의 포인터보다 미리 설정된 블록 포인트 수만큼 뒤따르게 하는 것으로 이루어짐을 특징으로 하는 메모리 제어 방법.
5. 제2항 또는 제4항에 있어서, 상기 마지막으로 데이터가 버퍼링되는 블록의 포인터와 상기 처음블록포인터는 데이터 버퍼링의 진행 중에서는 서로 겹쳐지지 않게 동작을 제어함을 특징으로 하는 메모리 제어 방법
6. 제1항에 있어서,

   상기 메모리에 미리 설정된 수의 블록을 최종데이터전송블록으로 설정하여 최종 전송한 데이터를 저장하는 과정과,

   상기 호스트로부터의 전송 요구 데이터가 상기 최종데이터블록에 저장된 데이터일시 이를 전송하는 과정을 포함함을 특징으로 하는 메모리 제어 방법.
7. 다수의 데이터 버퍼용 블록으로 구성되는 메모리 제어 방법에 있어서,

   상기 메모리에 미리 설정된 수의 블록을 최종데이터전송블록으로 설정하여 최종 전송한 데이터를 저장하는 과정과,

   상기 호스트로부터의 전송 요구 데이터가 상기 최종데이터블록에 저장된 데이터일시 이를 전송하는 과정을 포함함을 특징으로 하는 메모리 제어 방법.
8. 다수의 데이터 버퍼용 블록으로 구성되며, 마지막으로 데이터가 버퍼링되는 블록과, 호스트로 마지막 전송한 데이터의 블록을 파악하는 메모리 제어 방법에 있어서,

   상기 호스트로부터 데이터의 전송 요구가 있을 시 상기 마지막 전송한 데이터의 블록 이전의 미리 설정된 수의 블록들에서 상기 호트로부터의 전송 요구 데이터를 파악하는 과정을 포함함을 특징으로 하는 메모리 제어 방법.