KR19990047011A - Microcomputer Test Equipment - Google Patents
Microcomputer Test Equipment Download PDFInfo
- Publication number
- KR19990047011A KR19990047011A KR1019970065210A KR19970065210A KR19990047011A KR 19990047011 A KR19990047011 A KR 19990047011A KR 1019970065210 A KR1019970065210 A KR 1019970065210A KR 19970065210 A KR19970065210 A KR 19970065210A KR 19990047011 A KR19990047011 A KR 19990047011A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- microcomputer
- test
- test mode
- memory unit
- Prior art date
Links
Abstract
본 발명은 마이크로컴퓨터의 테스트장치에 관한 것으로, 종래에는 마이크로컴퓨터의 불량을 테스트하기 위해서는 각 블록별로 테스트를 수행하거나 실제 마이크로컴퓨터를 동작시키고, 동작의 불량여부를 직접 확인함으로써, 테스트에 많은 시간이 소요되고, 효율적이지 못한 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 마이크로컴퓨터의 동작수행을 위한 데이터가 저장됨과 아울러 테스트모드를 수행하기 위한 데이터가 저장된 메모리부와; 전원이 인가되면 상기 메모리부에 저장된 마이크로컴퓨터의 동작수행을 위한 데이터를 로드하다가, 테스트모드신호가 입력되면 상기 메모리부에 저장된 테스트모드를 수행하기 위한 데이터를 로드하여 명령에 대한 데이터이면 디코딩하고, 연산을 요하는 데이터이면 연산부를 통해 연산한 후, 디코딩하는 제어부와; 상기 제어부의 디코딩된 출력을 입력받아 레지스터를 제어하여 마이크로컴퓨터의 해당 동작을 수행하는 레지스터제어부로 구성되는 마이크로컴퓨터의 테스트장치를 통해 메모리부에 테스트모드명령을 저장하는 테스트모드메모리부를 추가하여 마이크로컴퓨터의 불량을 테스트함으로써, 테스트가 편리하고, 테스트시간이 절약되는 효과가 있다.The present invention relates to a test apparatus for a microcomputer, and conventionally, in order to test a defect of a microcomputer, a test is performed for each block or an actual microcomputer is operated and a direct check whether the operation is performed is difficult, so that a lot of time is required for the test. There was a problem that was required and inefficient. In consideration of such a problem, the present invention includes a memory unit for storing data for performing a test mode and storing data for performing an operation of a microcomputer; When power is applied, data for performing an operation of the microcomputer stored in the memory unit is loaded, and when a test mode signal is input, data for performing a test mode stored in the memory unit is loaded and decoded if it is data for a command. A control unit for performing a calculation through a calculation unit if the data requires calculation and then decoding the data; Microcomputer by adding a test mode memory unit for storing the test mode command in the memory unit through the test device of the microcomputer consisting of a register control unit for receiving the decoded output of the control unit to control the register to perform a corresponding operation of the microcomputer By testing the defect of, the test is convenient and the test time is saved.
Description
본 발명은 마이크로컴퓨터의 테스트장치에 관한 것으로, 특히 마이크로컴퓨터 메모리부의 여분의 공간에 테스트모드명령을 저장하여 마이크로컴퓨터의 불량을 테스트하기에 적당하도록 한 마이크로컴퓨터의 테스트장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test apparatus for a microcomputer, and more particularly, to a test apparatus for a microcomputer that stores a test mode command in an extra space of a microcomputer memory unit so as to be suitable for testing a defect of the microcomputer.
일반적인 마이크로컴퓨터를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.A detailed description will be given of a general microcomputer with reference to the accompanying drawings.
도1은 일반적인 마이크로컴퓨터의 내부를 보인 블록구성도로서, 이에 도시한 바와같이 전원이 인가되면 메모리부(1)에 저장된 명령이나 데이터를 로드(road)하여 명령어이면 디코딩하고, 데이터이면 연산부(2)에 출력하여 연산한 후, 그 연산된 데이터를 입력받아 디코딩하는 제어부(3)와; 그 제어부(3)의 디코딩된 출력을 입력받아 레지스터(4)를 제어함으로써, 마이크로컴퓨터를 실행하는 레지스터제어부(5)로 구성된다. 이하, 상기한 바와같은 종래 마이크로컴퓨터의 동작을 설명한다.FIG. 1 is a block diagram showing the inside of a general microcomputer. As shown in FIG. 1, when power is applied, a command or data stored in the memory unit 1 is loaded and decoded if it is an instruction. A control unit (3) for outputting the data and calculating the received data, and receiving and decoding the calculated data; The register 4 is configured by receiving the decoded output of the control section 3 and controlling the register 4 to execute the microcomputer. The operation of the conventional microcomputer as described above will now be described.
먼저, 전원이 인가되면 제어부(3)가 메모리부(1)에 저장된 명령이나 데이터를 로드하여 명령이면 디코딩하여 레지스터제어부(5)로 출력하고, 데이터이면 연산부(2)에 출력하여 연산한 후, 그 연산된 데이터를 입력받아 디코딩하여 레지스터제어부(5)로 출력한다.First, when power is applied, the control unit 3 loads a command or data stored in the memory unit 1, decodes it if it is a command, outputs it to the register control unit 5, and outputs it to the operation unit 2 if it is data, and then operates it. The calculated data is received, decoded, and output to the register controller 5.
따라서, 레지스터제어부(5)가 제어부(3)의 디코딩된 출력을 입력받아 레지스터(4)에 명령을 적재함으로써, 마이크로컴퓨터가 그 명령에 따른 동작을 수행한다.Therefore, the register control unit 5 receives the decoded output of the control unit 3 and loads a command into the register 4, so that the microcomputer performs an operation according to the command.
상기한 바와같이 명령이나 데이터를 메모리부에서 읽어내 레지스터에 기록하는 과정을 페치(fetch)라 한다.As described above, a process of reading an instruction or data from a memory unit and writing it to a register is called a fetch.
그러나, 상기한 바와같은 종래 마이크로컴퓨터의 불량을 테스트하기 위해서는 각 블록별로 테스트를 수행하거나 실제 마이크로컴퓨터를 동작시키고, 동작의 불량여부를 직접 확인함으로써, 테스트에 많은 시간이 소요되고, 효율적이지 못한 문제점이 있었다.However, in order to test the defects of the conventional microcomputer as described above, by performing a test for each block or operating the actual microcomputer, and directly checking whether the operation is defective, the test takes a lot of time and is not efficient. There was this.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 마이크로컴퓨터 내부의 프로그램메모리를 이용하여 불량여부를 효율적으로 테스트할 수 있는 마이크로컴퓨터의 테스트장치를 제공하는데 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a test apparatus of a microcomputer that can efficiently test whether there is a defect using a program memory inside the microcomputer.
도1은 일반적인 마이크로컴퓨터의 내부를 보인 블록구성도.1 is a block diagram showing the inside of a general microcomputer.
도2는 본 발명의 일 실시예를 보인 블록구성도.Figure 2 is a block diagram showing an embodiment of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
11:프로그램메모리부 12:테스트모드메모리부11: Program memory section 12: Test mode memory section
13:메모리부 14:테스트레지스터13: Memory section 14: Test register
15:연산부 16:제어부15: calculation unit 16: control unit
17:레지스터제어부 18:레지스터17: register control unit 18: register
21:프로그램카운터 22:메모리선택제어부21: Program counter 22: Memory selection control unit
23:데이터처리제어부23: data processing control unit
상기한 바와같은 본 발명의 목적은 마이크로컴퓨터의 동작수행을 위한 데이터가 저장됨과 아울러 테스트모드를 수행하기 위한 데이터가 저장된 메모리부와; 전원이 인가되면 상기 메모리부에 저장된 마이크로컴퓨터의 동작수행을 위한 데이터를 로드하다가, 테스트모드신호가 입력되면 상기 메모리부에 저장된 테스트모드를 수행하기 위한 데이터를 로드하여 명령에 대한 데이터이면 디코딩하고, 연산을 요하는 데이터이면 연산부를 통해 연산한 후, 디코딩하는 제어부와; 상기 제어부의 디코딩된 출력을 입력받아 레지스터를 제어하여 마이크로컴퓨터의 해당 동작을 수행하는 레지스터제어부로 구성함으로써 달성되는 것으로, 본 발명에 의한 마이크로컴퓨터의 테스트장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.An object of the present invention as described above is a memory unit for storing the data for performing the test mode and the data for performing the operation of the microcomputer; When power is applied, data for performing an operation of the microcomputer stored in the memory unit is loaded, and when a test mode signal is input, data for performing a test mode stored in the memory unit is loaded and decoded if it is data for a command. A control unit for performing a calculation through a calculation unit if the data requires calculation and then decoding the data; It is achieved by configuring a register control unit for receiving the decoded output of the control unit to control the register to perform a corresponding operation of the microcomputer, and will be described in detail with reference to the accompanying drawings a test apparatus of the microcomputer according to the present invention. Same as
도2는 본 발명의 일 실시예를 보인 블록구성도로서, 이에 도시한 바와같이 마이크로컴퓨터의 동작수행을 위한 데이터가 저장되는 프로그램메모리부(11) 및 테스트모드를 수행하기 위한 데이터가 저장되는 테스트모드메모리부(12)를 포함하는 메모리부(13)와; 전원이 인가되면 프로그램메모리부(11)에 저장된 마이크로컴퓨터의 동작수행을 위한 데이터를 로드하다가, 테스트모드신호(St)를 테스트레지스터(14)를 통해 입력되면 테스트모드메모리부(12)에 저장된 테스트모드를 수행하기 위한 데이터를 로드하여 명령에 대한 데이터이면 디코딩하고, 연산을 요하는 데이터이면 연산부(15)를 통해 연산한 후, 디코딩하는 제어부(16)와; 그 제어부(16)의 디코딩된 출력을 입력받아 레지스터(18)를 제어하여 마이크로컴퓨터의 해당 동작을 수행하는 레지스터제어부(17)로 구성되며, 상기 제어부(16)는 테스트레지스터(14)를 통해 입력되는 테스트모드신호(St)를 입력받아 테스트모드에 대한 제어신호를 출력하는 프로그램카운터(21)와; 일반동작모드이면 상기 프로그램메모리부(11)에 저장된 데이터를 로드하고, 그 프로그램카운터(21)의 제어신호가 입력되면 상기 테스트모드메모리부(12)에 저장된 데이터를 로드하는 메모리선택제어부(22)와; 그 메모리선택제어부(22)의 데이터가 명령이면 디코딩하고, 연산을 요하는 데이터이면 상기 연산부(15)를 통해 연산한 후, 디코딩하는 데이터처리제어부(23)로 구성된다. 이하, 상기한 바와같은 본 발명의 실시예에 대한 동작을 설명한다.FIG. 2 is a block diagram showing an embodiment of the present invention. As shown therein, a program memory unit 11 storing data for performing an operation of a microcomputer and a test storing data for performing a test mode are shown. A memory unit 13 including a mode memory unit 12; When the power is applied, the data for performing the operation of the microcomputer stored in the program memory unit 11 is loaded. When the test mode signal St is input through the test register 14, the test stored in the test mode memory unit 12 is executed. A controller 16 which loads data for performing a mode, decodes data for a command, and calculates the data through a calculation unit 15 if it requires data; It is composed of a register control unit 17 for receiving the decoded output of the control unit 16 to control the register 18 to perform a corresponding operation of the microcomputer, the control unit 16 is input through the test register 14 A program counter 21 which receives the test mode signal St and outputs a control signal for the test mode; In the normal operation mode, the memory selection controller 22 loads data stored in the program memory unit 11 and loads data stored in the test mode memory unit 12 when a control signal of the program counter 21 is input. Wow; If the data of the memory selection control section 22 is a command, the data is decoded. If the data requiring the calculation is performed through the calculation section 15, the data processing control section 23 decodes. Hereinafter, the operation of the embodiment of the present invention as described above will be described.
먼저, 전원이 인가되어 마이크로컴퓨터가 일반적으로 동작하는 것은 종래와 동일하므로 생략하기로 한다.First, the general operation of the microcomputer by applying power is the same as in the prior art, and will be omitted.
그리고, 마이크로컴퓨터를 테스트하기 위한 테스트모드신호(St)가 인가되면, 그 테스트모드신호(St)는 테스트레지스터(14)를 통해 제어부(16) 내부의 프로그램카운터(21)에 입력되어 테스트모드메모리부(12)에 저장된 테스트모드수행을 위한 데이터의 시작어드레스를 지정한다.When the test mode signal St for testing the microcomputer is applied, the test mode signal St is input to the program counter 21 inside the controller 16 through the test register 14 to test mode memory. The start address of the data for performing the test mode stored in the section 12 is designated.
그 프로그램카운터(21)의 출력어드레스를 입력받는 메모리선택제어부(22)는 테스트모드메모리부(12)로부터 테스트모드수행을 위한 데이터를 로드하고, 데이터처리제어부(23)가 그 메모리선택제어부(22)의 데이터가 명령이면 디코딩하고, 연산을 요하는 데이터이면 상기 연산부(15)를 통해 연산한 후, 디코딩하여 레지스터제어부(17)를 통해 레지스터(18)에 데이터를 적재함으로써, 마이크로컴퓨터의 테스트를 수행한다.The memory selection control unit 22 that receives the output address of the program counter 21 loads data for performing the test mode from the test mode memory unit 12, and the data processing control unit 23 performs the memory selection control unit 22. If the data of the command) is a command, the data is decoded. If the data requiring the operation is calculated through the operation unit 15, the data is decoded and loaded into the register 18 through the register control unit 17 to test the microcomputer. Perform.
이때, 테스트모드메모리부(12)에 저장되는 데이터는 각 블록들에 대한 테스트명령들이며, 그 테스트명령의 페치에 의해 각 블록들을 순차적으로 테스트한 후, 연산논리부(arithmetic and logic unit : ALU)를 테스트하여 그 결과를 출력포트를 통해 출력한다.At this time, the data stored in the test mode memory unit 12 are test instructions for each block, and after sequentially testing each block by fetching the test instruction, an arithmetic and logic unit (ALU) Test and print the result through the output port.
상기한 바와같은 본 발명에 의한 마이크로컴퓨터의 테스트장치는 메모리부에 테스트모드명령을 저장하는 테스트모드메모리부를 추가하여 마이크로컴퓨터의 불량을 테스트함으로써, 테스트가 편리하고, 테스트시간이 절약되는 효과가 있다.The test apparatus of the microcomputer according to the present invention as described above, by adding a test mode memory unit for storing a test mode command in the memory unit to test the defect of the microcomputer, the test is convenient, and the test time is saved. .
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970065210A KR19990047011A (en) | 1997-12-02 | 1997-12-02 | Microcomputer Test Equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970065210A KR19990047011A (en) | 1997-12-02 | 1997-12-02 | Microcomputer Test Equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990047011A true KR19990047011A (en) | 1999-07-05 |
Family
ID=66095357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970065210A KR19990047011A (en) | 1997-12-02 | 1997-12-02 | Microcomputer Test Equipment |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990047011A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100487051B1 (en) * | 1998-10-13 | 2005-05-03 | 어드밴테스트 코포레이션 | Method and structure for testing embedded memories |
KR100619679B1 (en) * | 1999-12-01 | 2006-09-06 | 엘지전자 주식회사 | Real time monitoring apparatus and method for processor |
-
1997
- 1997-12-02 KR KR1019970065210A patent/KR19990047011A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100487051B1 (en) * | 1998-10-13 | 2005-05-03 | 어드밴테스트 코포레이션 | Method and structure for testing embedded memories |
KR100619679B1 (en) * | 1999-12-01 | 2006-09-06 | 엘지전자 주식회사 | Real time monitoring apparatus and method for processor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0772827B1 (en) | Pipeline microprocessor test apparatus | |
KR920003473B1 (en) | Simple circuit for testing | |
JPH0883220A (en) | Data processor | |
KR19990047011A (en) | Microcomputer Test Equipment | |
KR970702524A (en) | MICROCOMPUTER WITH DEVELOPMENT SUPPORT | |
JPH0962533A (en) | Test circuit for single chip microprocessor | |
KR0167307B1 (en) | Program branch control circuit | |
JP5193314B2 (en) | Device for examining the program memory of a computing unit | |
JP2808985B2 (en) | Information processing device and debug device | |
JP2704935B2 (en) | Processor with test function | |
JPS6220960Y2 (en) | ||
KR100318315B1 (en) | One Chip Microcomputer | |
KR100186351B1 (en) | Data storage method using bit position test | |
JPS61231633A (en) | Microprocessor | |
JPH08171505A (en) | Semiconductor device | |
JPH04188336A (en) | Microcomputer | |
JPH07141219A (en) | Microcomputer | |
JPS5984536A (en) | Integrated circuit | |
JPH05241821A (en) | Data processor | |
JPH05233379A (en) | Execution history storage device | |
JPS6015969B2 (en) | Microinstruction address generation method | |
JPH0778124A (en) | Microcomputer | |
JPS6122820B2 (en) | ||
JPH0411894B2 (en) | ||
JPH0465409B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Withdrawal due to no request for examination |