JPS61231633A - Microprocessor - Google Patents

Microprocessor

Info

Publication number
JPS61231633A
JPS61231633A JP60072138A JP7213885A JPS61231633A JP S61231633 A JPS61231633 A JP S61231633A JP 60072138 A JP60072138 A JP 60072138A JP 7213885 A JP7213885 A JP 7213885A JP S61231633 A JPS61231633 A JP S61231633A
Authority
JP
Japan
Prior art keywords
register
microprogram
address
data
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60072138A
Other languages
Japanese (ja)
Inventor
Katsuhiko Nakagawa
克彦 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60072138A priority Critical patent/JPS61231633A/en
Publication of JPS61231633A publication Critical patent/JPS61231633A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262Arrangements for next microinstruction selection
    • G06F9/268Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To facilitate a test by inserting a microprogram for check to an optional part of the microprogram. CONSTITUTION:In supplying a branch request signal to a terminal 10, a microprogram muPG branch control circuit 8 applies a branch request signal to a branch address register 7, a multiplexer MPX 2, a mu address register 3, an incrementary 4 and a mu address stack register 11. The MPX 2 selects the branch address stored in the register 7 and applies it to the register 3. The register 3 saves the address data stored just before to the register 11, stores the branch address and applies it to the muROM 5. Thus, the internal check PG for the mu processor is read from the ROM 5 and the internal data of an ALU 13 and the internal data of the data register 12 are read to the bus 14, outputted externally via the terminal 15 to check the internal state.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はマイクロプロセッサに関し、特にマイクロプロ
グラム制御方式のマイクロプロセッサに関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a microprocessor, and particularly to a microprocessor using a microprogram control method.

(従来の技術とその問題点) 近年、半導体技術の進歩、並びに市場の要求に伴、ない
、マイクロプロセッサは、よシ高速化高機能化している
(Prior art and its problems) In recent years, with advances in semiconductor technology and market demands, microprocessors have become faster and more sophisticated.

しかしながら、高機能化の要請は、マイクロブ  ′ロ
セッサ内部回路の複雑化を招き、回路設計、評価を長期
化させる一因となっている。
However, the demand for higher functionality has led to the complexity of the internal circuits of microprocessors, which is one reason for the length of circuit design and evaluation.

ところで、高機能のマイクロプロセッサは、マイクロプ
ログラム制御方式が多用されており、設計の変更等には
有利であるが1機能の検証、テスト容易性からは不利で
ある。これは、マイクロプログラム制御方式のマイクロ
プロセッサは内部動作が、マイクロプログラムROMに
納められているマイクロプログラムにより規定されてい
るため、命令が正常に実行されているか否かは、マイク
ロプログラムROMの動作を調べねばならないからであ
る。
By the way, high-performance microprocessors often use a microprogram control method, which is advantageous for design changes, etc., but is disadvantageous from the standpoint of verification and testability of a single function. This is because the internal operations of a microprocessor using a microprogram control system are defined by the microprogram stored in the microprogram ROM, so whether instructions are executed normally depends on the operation of the microprogram ROM. Because it has to be investigated.

従来、マイクロプログラム制御方式のマイクロプロセッ
サは、マイクロプログラムのアドレスを次の3通りの方
法全便って生成していた。
Conventionally, microprocessors using microprogram control have generated microprogram addresses using all of the following three methods.

■ 命令コードの一部、又は全部を使ってアドレスを生
成する。
■ Generate an address using part or all of the instruction code.

■ 現在のマイクロアドレスレジスタの値に1を加えて
次のアドレスとする。
■ Add 1 to the current microaddress register value to make the next address.

:   1 ■ 現在のマイクロコードの一部あるいは全部を使って
次のアドレスを生成する。
: 1 ■ Generate the next address using part or all of the current microcode.

以上の■、■および■にのぺるアドレス生成指定を従来
のマイクロプロセッサの要部ブロック図でめる纂2図を
参照して説明する。
The above address generation specifications (1), (2), and (2) will be explained with reference to Figure 2, which is a block diagram of the main parts of a conventional microprocessor.

まずマイクロプログラムサが取り込んだ命令は、インス
トラクションレジスターに書き込まれる。
First, the instructions taken in by the microprogrammer are written into the instruction register.

次にインストラクションレジスターの出力はマルチプレ
クサ2を通りマイクロアドレスレジスタ3に書かれる。
The output of the instruction register is then passed through multiplexer 2 and written to microaddress register 3.

マイクロアドレスレジスタ3の出力はマイクロROM5
に入力され命令コードに対応したマイクロプログラムが
マイクロアト)’出7[6に出力される。これが上記の
■である。
The output of micro address register 3 is micro ROM 5
The microprogram corresponding to the instruction code that is input to is output to microat)'output 7[6. This is the above item (■).

更にマイクロアドレスレジスタ3の出力は、インクリメ
ンタ4に接続されていて、次のマイクロROMアドレス
を指定するために更新され、マイクロアドレスレジスタ
3に書かれる。これが上記の■である。
Further, the output of the microaddress register 3 is connected to an incrementer 4 and updated to designate the next microROM address, which is then written to the microaddress register 3. This is the above item (■).

また、マイクロプログラムの流れを変えるためマイクロ
プログラムで分岐命令を実行すると゛、マイクロコード
出力線6の出力に、よルマルチプレクサ2t−通してマ
イクロアト、レスレジスタ3を書き換える。これが上記
の■である。
Furthermore, when a branch instruction is executed in the microprogram to change the flow of the microprogram, the output of the microcode output line 6 is passed through the multiplexer 2t- to rewrite the microattribute and address registers 3. This is the above item (■).

以上のアドレス指定方法を用いている限シは内部の動作
は外部よ如与えられる命令のみによ如決まり、命令実行
の結果に異常が生じても原因を調べるのは非常に、困難
であり、特に一つの命令が数10ステップに及ぶような
マイクロ命令で実現されている場合は、マイクロプログ
ラムの7実行途中で異常が生じても原因を調べるのは不
可能に近いという問題点がある。
As long as the addressing method described above is used, the internal operation is determined only by instructions given from the outside, and even if an abnormality occurs in the result of instruction execution, it is extremely difficult to investigate the cause. Particularly when one instruction is implemented using microinstructions that span several tens of steps, there is a problem in that even if an abnormality occurs during the execution of a microprogram, it is nearly impossible to investigate the cause.

(発明の目的) 本発明の目的はマイクロプログラムの任tの部分に、検
査用のマイクロプログラムを挿入できるようKする事に
より、テスト容易性を向上したマイクロプロセッサを提
供することにある。
(Object of the Invention) An object of the present invention is to provide a microprocessor with improved testability by allowing a testing microprogram to be inserted into any part of the microprogram.

(問題点を解決するための手段) 本発明の装置はマイクロプログラム制御方式の一5= マイクロプロセッサにおいて、少なくとも特定のマイク
ロプログラムを含む複数のマイクロプログラムを格納す
る記憶手段と、前記記憶手段へ供給するアドレスデータ
を格納す石アドレスレジスタと、前記アドレスレジスタ
に供給するデータを選択するデータ選択手段と、前記特
定のマイクロプログラムの前記記憶手段における特定の
アドレス會命令によシ格納できる特定アドレスデータ格
納手段と、外部からの信号に応答して前記データ選択手
段によシ前記特定アドレスデータ格納手段に格納されて
いる前記特定アドレスデータを選択し”前記アドレスレ
ジ負りに該特定アドレスデータを書込み前記記憶手段か
ら前記特定のマイクロプログラムを読み出す制御手段と
を含んで構成される。
(Means for Solving the Problems) The device of the present invention is one of the microprogram control systems. a data selection means for selecting data to be supplied to the address register; and a specific address data storage that can be stored in accordance with a specific address command in the storage means of the specific microprogram. means for selecting the specific address data stored in the specific address data storage means by the data selection means in response to an external signal, and writing the specific address data into the address register. and control means for reading out the specific microprogram from the storage means.

(実施例) 1次に本発明の実施例を図面を参照して説明する。(Example) First, embodiments of the present invention will be described with reference to the drawings.

811図は本発明の一実施例の要部を示すブロック図で
ある。、第1図のマイクロプロセッサは命令を・一時格
納するイン大トラクシ、ンレジスタ1と。
FIG. 811 is a block diagram showing essential parts of an embodiment of the present invention. , the microprocessor of FIG. 1 has a large register 1, which temporarily stores instructions.

複数の入力からその1つt′選択するマルチプレクサ2
と、マイクロIILOM 5のアドレスデータ會一時格
納するマイクロアドレスレジスタ3と、供給されるアド
レスに1t−加算するインクリメンタ4と、検査用マイ
クロプログラムを含むマイクロプログラムを格納する読
出し専用メモリであるマイクロR,OM5と、検査用の
マイクロプログラムを格納している場所のアドレスデー
タを格納する分岐アドレスレジスタ7とマイクロプログ
ラムの分岐を制御するマイクロプログラム分岐制御回路
8と、退避させるアドレスデータを一時格納するマイク
ロアドレススタックレジスタ11と、データレジスタ1
2と演算部(ALU)13とを備えている。
Multiplexer 2 selects one t' from multiple inputs
, a micro address register 3 that temporarily stores the address data of the micro IILOM 5, an incrementer 4 that adds 1t to the supplied address, and a micro R that is a read-only memory that stores micro programs including a test micro program. , OM5, a branch address register 7 that stores address data of a location where a microprogram for inspection is stored, a microprogram branch control circuit 8 that controls branching of the microprogram, and a microprogram that temporarily stores address data to be saved. Address stack register 11 and data register 1
2 and an arithmetic unit (ALU) 13.

インストラクションレジスタ1.マルチプレクサ2.マ
イクロアドレスレジスタ3.インクリメンタ4およびマ
イクロROM5によるマイクロプログラムの実行動作は
前述の第2図において説明した従来動作と同一でありこ
の記述は重複するので省略する。
Instruction register 1. Multiplexer 2. Micro address register 3. The operation of executing the microprogram by the incrementer 4 and the micro ROM 5 is the same as the conventional operation described above with reference to FIG. 2, and the description thereof will be omitted since it is redundant.

あるマイクロプログラムの実行途上の任意の時点におい
てマイクロプロセッサの内部検査を行ないたいときには
、第1図の端子10に分岐要求信号を供給する。
When it is desired to perform an internal inspection of the microprocessor at any point during the execution of a certain microprogram, a branch request signal is supplied to the terminal 10 in FIG.

マイクロプログラム分岐制御回路8はこの分岐要求信号
を分岐アドレスレジスタ7とマルチプレクサ2とマイク
ロアドレスレジスタ3とインクリメンタ4とマイクロア
ドレススタックレジスタ11とに供給する。
Microprogram branch control circuit 8 supplies this branch request signal to branch address register 7, multiplexer 2, microaddress register 3, incrementer 4, and microaddress stack register 11.

これによりマルチプレクサ2は分岐アドレスレジスタ7
に格納されている分岐アドレスを選択してマイクロアド
レスレジスタ3に供給する。マイクロアドレスレジスタ
3は直前まで格納していたアドレスデータをマイクロア
ドレススタックレジスタ11に退避させ供給される分岐
アドレスを格納しマイクロR,OM 5に供給する。
This causes multiplexer 2 to use branch address register 7.
The branch address stored in the micro address register 3 is selected and supplied to the micro address register 3. The micro address register 3 saves the address data stored until just before into the micro address stack register 11, stores the supplied branch address, and supplies it to the micro R and OM 5.

これによりマイクロROM6からマイクロプロセッサの
内部検査用のプログラムが読出されALU13の内部デ
ータやデータレジスタ12の内部データが内部データバ
ス14に読み出され出力端子15i介して外部に出力す
ることにより内部状態を検査することができる。
As a result, a program for internal inspection of the microprocessor is read from the micro ROM 6, and the internal data of the ALU 13 and the internal data of the data register 12 are read to the internal data bus 14 and output to the outside via the output terminal 15i, thereby checking the internal state. Can be inspected.

端子10に供給された分岐要求信号をインアクティブに
したときには、マイクロアドレススタックレジスタ11
に格納されている分岐直前のアドレスデータをインクリ
メンタ4により+1しさらにマルチプレクサ2を介して
マイクロアドレスレジスタ3にセットすることにより元
の分岐前のマイクロプログラムを継続して実行すること
ができる。
When the branch request signal supplied to the terminal 10 is made inactive, the microaddress stack register 11
By incrementing the address data immediately before the branch stored in the incrementer 4 by 1 and setting it in the microaddress register 3 via the multiplexer 2, the original microprogram before the branch can be continued.

以上のように本実施例によりマイクロプログラムの任意
の点におけるマイクロプロセッサの内部状態を検査する
ことができる。
As described above, according to this embodiment, the internal state of the microprocessor at any point in the microprogram can be inspected.

本実施例では分岐アドレスレジスタの分岐アドレスは一
定としたがこれを変えることにより検査プログラムを変
え種々の検査を行なえることは自明である。
In this embodiment, the branch address of the branch address register is fixed, but it is obvious that by changing this, the test program can be changed and various tests can be performed.

(発明の効果) 本発明には、マイクロプログラムの任意の位置に、内部
検査用のマイクロプログラムを挿入することによりマイ
クロプロセッサのテストを容易にすることができ回路設
計および評価を効率化できるという効果がある。
(Effects of the Invention) The present invention has the advantage that by inserting a microprogram for internal inspection into any position of the microprogram, testing of the microprocessor can be facilitated and circuit design and evaluation can be made more efficient. There is.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図および第2
図は従来例を示すブロック図である。 1・・・・・・インストラクションレジスタ、2・・・
・・・マルチプレクサ、3・・・・・・マイクロアドレ
スレジスタ。 4・・・・・・インクリメンタ、5・・・・・・マイク
ロ几OM、6・・・・・・マイクロコード出力線、7・
・・・・・分岐アドレスレジスタ、8・・・・・・マイ
クロプログラム分岐制御回路、9・・・・・・分岐制御
信号、10・・・・・・マイクロプログラム分岐要求入
力、11・・・・・・マイクロアドレススタックレジス
タ、12・・・・・・データレジスタ、13・・・・・
・ALtJ、14・・・・・・内部データバス、15・
・・・・・データ端子。
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG.
The figure is a block diagram showing a conventional example. 1... Instruction register, 2...
...Multiplexer, 3...Micro address register. 4...Incrementer, 5...Micro OM, 6...Micro code output line, 7...
...Branch address register, 8...Microprogram branch control circuit, 9...Branch control signal, 10...Microprogram branch request input, 11... ...Micro address stack register, 12...Data register, 13...
・ALtJ, 14...Internal data bus, 15.
...Data terminal.

Claims (2)

【特許請求の範囲】[Claims] (1)マイクロプログラム制御方式のマイクロプロセッ
サにおいて、 少なくとも特定のマイクロプログラムを含む複数のマイ
クロプログラムを格納する記憶手段と、 前記記憶手段へ供給するアドレスデータを格納するアド
レスレジスタと、 前記アドレスレジスタに供給するデータを選択するデー
タ選択手段と、 前記特定のマイクロプログラムの前記記憶手段における
特定のアドレスを命令により格納できる特定アドレスデ
ータ格納手段と、 外部からの信号に応答して前記データ選択手段により前
記特定アドレスデータ格納手段に格納されている前記特
定アドレスデータを選択し前記アドレスレジスタに該特
定アドレスデータを書込み前記記憶手段から前記特定の
マイクロプログラムを読み出す制御手段とを含むことを
特徴とするマイクロプロセッサ。
(1) In a microprocessor using a microprogram control system, a storage means for storing a plurality of microprograms including at least a specific microprogram, an address register for storing address data to be supplied to the storage means, and supply to the address register. data selection means for selecting data to be selected; specific address data storage means capable of storing a specific address in the storage means of the specific microprogram according to a command; and data selection means for selecting the specified data in response to an external signal. A microprocessor comprising control means for selecting the specific address data stored in the address data storage means, writing the specific address data in the address register, and reading out the specific microprogram from the storage means.
(2)特定のマイクロプログラムはマイクロプロセッサ
の内部状態を検査する検査マイクロプログラムであり制
御手段により読み出された前記検査マイクロプログラム
により前記マイクロプロセッサの内部状態を検査するこ
とを特徴とする特許請求の範囲第(1)項記載のマイク
ロプロセッサ。
(2) The specific microprogram is a test microprogram for testing the internal state of the microprocessor, and the test microprogram read by the control means tests the internal state of the microprocessor. A microprocessor according to scope (1).
JP60072138A 1985-04-05 1985-04-05 Microprocessor Pending JPS61231633A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60072138A JPS61231633A (en) 1985-04-05 1985-04-05 Microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60072138A JPS61231633A (en) 1985-04-05 1985-04-05 Microprocessor

Publications (1)

Publication Number Publication Date
JPS61231633A true JPS61231633A (en) 1986-10-15

Family

ID=13480625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60072138A Pending JPS61231633A (en) 1985-04-05 1985-04-05 Microprocessor

Country Status (1)

Country Link
JP (1) JPS61231633A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02187834A (en) * 1989-01-13 1990-07-24 Nec Corp Microprocessor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02187834A (en) * 1989-01-13 1990-07-24 Nec Corp Microprocessor

Similar Documents

Publication Publication Date Title
US3518413A (en) Apparatus for checking the sequencing of a data processing system
EP0267613B1 (en) Micro processor capable of being connected with coprocessor
KR860003552A (en) Micro programmable system
US4266272A (en) Transient microcode block check word generation control circuitry
JPH04238279A (en) Lsi testing method
JP2918019B2 (en) Test circuit for single-chip microprocessor
JPS61231633A (en) Microprocessor
US11521698B2 (en) Testing read-only memory using memory built-in self-test controller
JPS6365983B2 (en)
JP2904172B2 (en) Logic circuit simulator
JP3171615B2 (en) Data transfer retry control method
JP2875606B2 (en) Testing equipment
KR950010489B1 (en) The method extending debuging orders for electronic exchanger
JPS60193046A (en) Detecting system for instruction exception
EP0057067A2 (en) Odd byte memory addressing
JPS6248865B2 (en)
JPS6319897B2 (en)
JPS6326416B2 (en)
JPH07141219A (en) Microcomputer
JPH06149609A (en) Diagnostic system for electronic computer
JPH0429075A (en) Semiconductor integrated circuit device
JPS6039243A (en) Fault detecting system
JPH0644066A (en) Information processor
JPS60120436A (en) Microprocessor
JPS62173541A (en) Control system for break point