KR19990045173A - 배선용 알루미늄막의 형성방법 - Google Patents

배선용 알루미늄막의 형성방법 Download PDF

Info

Publication number
KR19990045173A
KR19990045173A KR1019980048040A KR19980048040A KR19990045173A KR 19990045173 A KR19990045173 A KR 19990045173A KR 1019980048040 A KR1019980048040 A KR 1019980048040A KR 19980048040 A KR19980048040 A KR 19980048040A KR 19990045173 A KR19990045173 A KR 19990045173A
Authority
KR
South Korea
Prior art keywords
aluminum
film
forming
aluminum film
chemical vapor
Prior art date
Application number
KR1019980048040A
Other languages
English (en)
Other versions
KR100309884B1 (ko
Inventor
가즈미 스가이
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990045173A publication Critical patent/KR19990045173A/ko
Application granted granted Critical
Publication of KR100309884B1 publication Critical patent/KR100309884B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C23C16/20—Deposition of aluminium only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

콘택홀(13)내를 포함하는 절연막(12)의 표면에, 알루미늄 화학기상성장에 대한 핵형성작용을 가지는 핵형성층(14)을 형성하고, 다음에, 콘택홀(13)내벽을 포함하는 절연막(12)의 표면에, 콘택홀(13)의 반경중의 최소 반경보다 얇은 두께의 알루미늄막(15)을 화학기상성장에 의해 형성한다. 다음에, 알루미늄막(15)의 표면이 자연산화막에 피복되기 전에 열처리를 행하여 알루미늄의 리플로우를 행하고, 콘택홀(13)내가 완전히 알루미늄막(15)으로 매립되도록 함으로써, 층간절연막등에 형성된 높은 애스펙트비의 콘택홀 및 스루홀을 알루미늄막으로 보이드가 없이 완전히 매립한다.

Description

배선용 알루미늄막의 형성방법
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 보다 상세하게는, 층간막 또는 절연막에 형성되는 콘택홀, 스루홀 또는 비아홀의 내부를 알루미늄층으로 충전할 수 있는 배선용 알루미늄막의 형성방법에 관한 것이다.
IC (집적회로) 또는 LSI (대규모집적회로)등의 반도체 장치에 있어서, 전극을 꺼내기 위해서 또는 다층배선의 층간접속를 위해서, (층간)절연막에 콘택홀 또는 스루홀등의 홀을 개구하여, 이 콘택홀 또는 스루홀내에 알루미늄등의 도전물질을 충전함과 동시에, 이 도전물질에 의해서 상층 배선을 형성하는 것이 실행되고 있다. 배선패턴 형성을 위해서, 절연막 표면에 형성된 배선구내에 알루미늄등의 도전물질을 충전하는 것도 실행되고 있다.
LSI의 고집적화, 고속화의 진행과 동시에 LSI의 설계룰이 미세화됨에 따라, 콘택홀 또는 스루홀 직경의 미세화와 동시에, 콘택홀 또는 스루홀의 애스펙트비가 커지게 되었다. 애스펙트비는 예컨대, 층간절연막을 관통하는 홀의 경우, 홀의 직경에 대한 층간절연막의 두께의 비이다.
이러한 콘택홀 또는 스루홀을 알루미늄(Al)으로 매립하는 방법으로서, 크게 나누어, 알루미늄의 화학기상성장(CVD)법에 의한 방법과 스퍼터링등의 물리기상성장(PVD)법에 의한 방법이 있다.
화학기상성장법에 의하면, 단차피복성(스텝커버리지)이 좋기 때문에, 층간절연막상에 알루미늄막을 형성하면서 콘택홀내를 알루미늄으로 충전하는 것이 가능하다. 그렇지만, 화학기상성장에 의해서 퇴적시킨 알루미늄막은 모폴로지가 악화되기 때문에, 콘택홀내의 부분에 보이드가 생기기 쉽다. 도 1 은 화학기상성장에 의해서 알루미늄막을 퇴적한 경우의 보이드를 예시하는 것으로서, 실리콘 기판(61)상에 층간절연막(62)으로서 SiO2막이 형성되고, 이 층간절연막(62)에 콘택홀(63)이 형성되어, 콘택홀(63)의 내부를 포함해서 층간절연막(62)상에 화학기상성장에 의해 알루미늄막(64)을 형성한 경우에, 콘택홀(63)의 내부에 보이드(65)가 생기기 쉬운 것을 나타내고 있다. 또한, 패터닝에 의해 단차를 가지는 형상으로 되어있는 배선층이 층간절연막의 하측에 위치하는 경우, 패터닝된 하층배선과 콘택홀의 위치변화에 의해, 스루홀내부에 하층배선의 측벽측에 움푹 패인 부분이 형성되어, 이 부분에 보이드가 생겨 접속신뢰성을 악화시킨다.
화학기상성장법에 의한 알루미늄막 형성이 가지는 상술한 문제점을 해결하기위해서, 예컨대, 일본 특개평 8-293552호 공보에는, 화학기상성장에 의한 알루미늄층(Al층)의 막형성을 2회로 나누고, 화학기상성장에 의한 막형성을 행할 때마다 고압 리플로우에 의해서 보이드를 무너뜨리는 방법이 개시되어 있다. 이 방법에 의한 알루미늄막의 형성방법을 도 2a 및 도 2b 에 나타내었다. 하층배선(7l)상에 층간절연막(72)이 형성되어 있고, 층간절연막(72)에 스루홀(73)을 형성하고, 이 스루홀(73)의 저면에 하층배선(71)이 노출되도록 한 후, 화학기상성장에 의해, Al층(74)을 형성한다. 다음에, 온도 400℃, 압력 60MPa 이상의 고압 리플로우법에 의해 Al층(74)을 리플로우시켜, 도 2a 에 나타내는 형상을 얻는다. 고압 리플로우는, 화학기상성장으로 퇴적한 Al층(74)을 미세한 스루홀(73)의 심부(73a)의 부분에 채워 넣기위해서 사용하고 있다. 다음에, 제 2 A1층(75)을 스퍼터링으로 퇴적한 후, 그 위에 고압 리플로우로 매립하면 , 도 2b 에 나타낸 바와 같이, 알루미늄에 의한 스루홀(73)의 매립이 완료된다.
한편, 도 3a 에 도시된 바와 같이, 스퍼터에 의해서 알루미늄막을 형성하는 경우, 단차피복성이 불량하기 때문에 스퍼터만으로는 절연막(82)에 형성된 스루홀(83)의 내부를 Al층(84)으로 완전히 충전하는 것은 곤란하다. 따라서, 스퍼터후에 리플로우를 행하여, 스루홀(83)내에 Al층(74)이 충전되도록 한다. 그렇지만, 스퍼터에 의한 Al층의 경우, 리플로우시의 Al원자의 이동거리가 작고 스루홀(73)의 근방의 A1원자만이 스루홀(73)내로 움직이기 때문에, 도 3b 에 나타낸 바와 같이, 스루홀(73)근방의 Al막 두께가 감소하고, 또한, 매립할 스루홀 또는 콘택홀로서 애스펙트비가 3이하로 한정되는 문제점이 있다. 더욱이, 스퍼터시에 열등의 문제에 의해, 층간절연막이 내열성이 낮은 저유전율막인 경우에 적용하는 것이 곤란하고, 그 결과, 형성된 알루미늄배선에서의 지연이 커지게 된다.
스퍼터등의 물리기상성장과 리플로우를 조합한 방법의 상술한 문제점을 해결하기 위한 것으로서, 예컨대, 일본 특개평 7-130851 호에 기재된 방법이 있다. 이 방법에의한 Al막 형성방법을 도 4a ~4d 에 나타낸다. 우선, 도 4a 에 나타낸 바와 같이, 하지배선(91)상에 층간절연막(93)을 형성하여 콘택홀(92)을 개구하고, 다음에, Al계 재료에 대하여 유성이 우수한 재료(94)를 퇴적시키고, 다음에, 스퍼터링에 의해 Al계 재료박막(95)을 퇴적시킨다. 다음에, 500℃의 온도로 가열하면, 도 4b 에 나타낸 바와 같이, Al계 재료박막(95)은 A1계 재료와의 유성이 우수한 재료(94)와 반응하면서, 콘택홀(92)의 저부에 진입한다. 도 4c 에 나타낸 바와 같이, 가열후 30초가 경과되면, 콘택홀은 Al계 재료로 완전히 덮여진다. 그 위에, Al계 재료(96)를 고온 스퍼터로 막을 형성하면, 도 4d 에 나타낸 바와 같이, 콘택홀(92)이 매립된다.
상술한 화학기상성장과 고압 리플로우를 조합하는 형성방법은, CVD 장치와 고압 리플로우장치라는, 사용압력이 1O7배나 다른 장치를 부활성가스분위기하 또는 진공하로 접속시켜야 하고, 접속을 위한 기구가 대형화됨과 동시에, CVD 장치와 고압 리플로우장치의 사이에서 반도체 웨이퍼를 반송하는데 필요한 시간이 길어지게 된다. 이 때문에, 반도체 장치의 제조비용이 대폭 상승하게 된다.
한편, 스퍼터등의 물리기상성장으로 퇴적한 Al막에 대하여 리플로우를 행하는 방법으로는, 상술한 문제점에 부가하여, Al층과 하지(특히, Al계 재료와의 유성이 우수한 재료)가 반응하여, 고저항의 합금층이 형성된다. 이 때문에 배선저항이 증가하고, 반도체 장치의 동작속도가 저하되는 문제점이 있다.
본 발명의 목적은, 보이드를 생성하지 않고, 비교적 저온이면서 또한 간단한 장치로, 미세하고 애스펙트비가 3를 넘는 콘택홀 또는 스루홀을 알루미늄으로 완전히 매립할 수 있는 배선용 알루미늄막 형성방법을 제공하는 것에 있다.
도 1 은 종래의 CVD 법에의한 스루홀의 알루미늄막 형성을 설명하는 도면이다
도 2a 및 2b 는 CVD 법과 고압 리플로우를 조합시킨 종래의 배선용 알루미늄막 형성방법의 주요공정을 나타내는 단면도이다
도 3a 및 3b 는 종래의 스퍼터에의한 스루홀에의 알루미늄막 형성을 설명하는 도면이다
도 4a ∼4d 는 A1계 재료에 대하여 유성이 좋은 하지상에 스퍼터을 행하여 스루홀에의 알루미늄 충전을 하는 종래의 배선용 알루미늄막의 형성방법의 주요공정을 나타내는 단면도이다
도 5a ∼5c 는 본 발명의 제 l 실시예의 배선용 알루미늄막 형성방법의 주요공정을 나타내는 단면도이다
도 6 은 본 발명의 제 2 실시예의 배선용 알루미늄막 형성방법을 나타내는 단면도이다
도 7a ∼7e 는 본 발명의 제 3 실시예의 배선용 알루미늄막 형성방법의 주요공정을 나타내는 단면도이다
도 8a ∼8c 는 본 발명의 제 4 실시예의 배선용 알루미늄막의 형성방법의 주요공정을 나타내는 단면도이다
도 9a 및 9b 는 본 발명의 방법에 의한 배선용 알루미늄막의 형성과정을 나타내는 도면대용사진으로서, 도 9a 는 화학기상성장에의한 A1 막의 형성후, 열처리 전의 콘택홀 부분의 단면형상을 나타내는 전자현미경사진이고, 도 9b 는 열처리를 행한 후의 콘택홀 부분의 단면형상을 나타내는 전자현미경사진이다.
※도면의 주요부분에 대한 부호의 설명
11 : Si 기판 12 : 절연막
13 : 콘택홀 14 : 핵형성층
15 : Al막 16 : 스퍼터 Al막
17 : 배선구 18 : 다마신 배선
본 발명의 배선용 알루미늄막 형성방법은, 기판상에 형성되고 평탄하지 않은 표면을 갖는 절연막상에 알루미늄막을 형성하는 배선용 알루미늄막의 형성방법에 있어서, 절연막의 표면에 화학기상성장으로 알루미늄막을 형성하고, 그 후, 알루미늄막의 표면이 자연산화막으로 피복되기 전에 열처리을 행하는 방법이다. 알루미늄막의 화학기상성장을 행하기 전에, 미리 이 화학기상성장에 대한 핵형성작용을 가지는 핵형성층을 미리 절연막에 형성하는 것이 특히 바람직하다.
이하, 본 발명에 대하여 상세히 설명한다.
본 발명에 있어서, 평탄하지 않은 표면을 가지는 절연막은 전형적으로 스루홀, 콘택홀, 비아홀등의 홀부가 형성된 절연막이고, 또한, 배선구등의 홈부가 형성된 절연막이다. 절연막을 구성하는 재료로서는, 예컨대, 유기S0G (스핀·온·글래스: Spin-0n-G1ass)막, 무기SOG막, 파릴렌(Parylene), 사이톱(Cytop), 폴리퀴놀린(Polyquinoline), 벤조시클로부탄(BCB; benzocyclobutene), 폴리이미드, HSQ 등을 바람직하게 사용할 수 있다.
절연막에 홀부 또는 홈부를 형성한 후, 홀부의 측벽 또는 저면, 홈부의 측벽 또는 저면을 포함한 절연막의 표면에, 알루미늄 화학기상성장에 대한 핵형성작용을 가지는 층(핵형성층)을 얇게 형성하는 것이 특히 바람직하다. 핵형성층으로서는, 티타늄(Ti), 질화티타늄(TiN), 실리콘(Si), 사염화티타늄(TiC14)흡착층, 테트라키스디메틸아미노티타늄흡착층, 티타늄실리사이드(TiSi2), 텅스텐실리사이드(WSi), 바나듐(V), 하프늄(Hf), 니오브(Nb), 탄탈(Ta), 백금(Pt) 등이 바람직하게 사용된다.
TiN 등으로 이루어지는 핵형성층을 형성하고 나면, 다음에, 홀부의 내벽 또는 홈부의 내벽을 포함하는 절연막의 표면에 대하여 알루미늄막의 화학기상성장을 행한다. 이 화학기상성장의 원료가스로서는, 예컨대, 디메틸알루미늄하이드라이드, 트리이소부틸알루미늄등의 알킬알루미늄, 또는 알루미늄하이드라이드아민아닥트등을 바람직하게 사용할 수 있다. 본 발명에서는, 이 화학기상성장시에, 홀부 또는 홈부내가 완전히 알루미늄막으로 충전되지 않도록 한다. 즉, 알루미늄막을 홀부의 반경중 최소의 반경보다도 얇은 막두께, 홈부의 최소폭의 반보다도 얇은 막두께로 형성한다.
상기와 같이 TiN 등의 핵형성층 형성후, 알루미늄의 화학기상성장을 행하여 콘택홀 또는 스루홀의 반경보다 얇은 알루미늄막을 형성하고 나면, 알루미늄은 균일하게 기판전면에 퇴적된다. 이 때, 콘택홀 또는 스루홀 용적의 75%이상을 알루미늄으로 매립하는 것이 가능하고, 오히려, 이 공정에 후속하는 열처리공정에서의 리플로우에 의해서 홀부, 홈부를 완전히 알루미늄으로 매설하는 공정상, 알루미늄막의 화학기상성장을 실행하기 전의 홀부 또는 홈부의 용적에 대하여, 그 75%이상이 알루미늄막으로 충전되도록 하는 것이 바람직하다.
화학기상성장에 의한 알루미늄막을 형성한 후, 알루미늄막의 표면에 자연산화막이 형성되지 않도록 제어된 분위기와 시간하에서, 예컨대, 300℃에서 400℃의 온도로 가열하는 열처리를 실행하면, 알루미늄막이 유동하여, 콘택홀 또는 스루홀등의 홀부, 배선구등의 홈부가 매립된다. 상기와 같은 알루미늄막의 유동화는 본 발명자에 의해서 새롭게 얻을 수 있는 기술이다. 또, 알루미늄막이 유동할 때에, 알루미늄과 핵형성층의 반응에 의한 고저항의 합금층은 형성되지 않는다.
열처리의 온도는, 구체적으로는, 절연막의 재질에 의해서 규제되지만, 일반적으로 250℃에서 600℃이고, 바람직하게는 270℃에서 500℃이며, 더욱 바람직하게는 330℃에서 450℃이다. 여기서, 열처리의 온도를 250℃미만으로 할 경우, 조건에도 의하지만, 알루미늄의 리플로우가 생기지 않을 가능성이 있다. 열처리온도를 270℃이상으로 하면, 리플로우 시간이 걸리지만 홈부의 열처리전의 용적의 75%이상이 알루미늄으로 충전되고, 열처리온도를 300℃이상으로 하면, 단시간에서 홈부 용적의 80%이상이 알루미늄으로 충전된다. 한편, 열처리온도가 지나치게 높으면, 구체적으로는 온도가 600℃를 넘는 경우, 열처리온도가 알루미늄의 융점에 접근하거나 융점을 넘기 때문에, 리플로우에 의해서 평탄성이 무너질 가능성이 있고, 또한, 그레인등을 포함하는 알루미늄배선의 형상에 열화가 생길 가능성이 있기 때문에, 하층배선으로서 알루미늄배선이 사용되고있는 경우에는 바람직하지 못하다.
알루미늄막에 의한 이러한 매립은 하기의 이유에 의하여 유추된다. 우선 첫째는, 콘택홀 또는 스루홀의 용적의 예컨대, 75%이상이 리플로우전에 매립되어 있고, 리플로우로 이동시켜야 하는 알루미늄의 양은 극소량이기 때문이다. 둘째는, 화학기상성장에 의한 알루미늄막의 최상표면은 알루미늄원자가 노출되어 있지 않고, 원료에 포함되는 알킬기 또는 수소로 종단되어 있으며, 알루미늄원자가 표면마이그레이션을 발생시켰을 때, 이것들의 알킬기 또는 수소로 인하여 마이그레이션거리를 현저히 길게 할 수가 있기 때문이다. 이와 같은 이유로, 본 발명에서는, 저온에서도 충분한 양의 알루미늄을 리플로우시킬 수 있고, 그에 따라, 저온에서의 보이드 없는 매립이 가능하게 된다.
상술한 바와 같이, 알루미늄막의 유동화에는 알루미늄막의 최상표면이 알킬기 또는 수소원자에 의해서 종단되어 있는 것이 중요하다. 만약, 여기에서 알루미늄막의 표면에 자연산화막이 형성되어 있으면, 알루미늄막의 유동화가 현저히 저해되어, 이것에 의해 콘택홀등의 매립을 바람직하게 행할 수 없게 된다. 알루미늄막의 표면에 자연산화막이 형성되는 것을 막기 위해서는, 화학기상성장공정 다음에 신속하게 리플로우를 위한 열처리를 실행하도록 함과 동시에, 분위기중에 있어서 산소 또는 물등의 산화성가스의 분압을 충분히 낮게 하여야 한다. 구체적으로는, 산화성가스의 분압을 1×10-7Torr이하로 한 조건에서 열처리를 하는 것이 바람직하고, 1×10-8Torr이하의 조건으로 하는 것이 더욱 바람직하다. 또한, 화학기상성장을 수행하는 것과 동일한 진공용기내에서 열처리을 하도록 하는 것도 바람직하다.
상기와 같은 방식으로, 알루미늄막의 화학기상성장과 열처리에 의한 리플로우를 행한 후, 고온 스퍼터링등의 물리기상성장에 의해, 리플로우 후의 알루미늄막의 표면상에, 알루미늄 또는 알루미늄합금으로 이루어진 층을 형성하여, 배선막의 두께를 증대시키는 것도 가능하다. 여기서, 동(Cu)을, 예컨대 1중량% 정도 포함하는 알루미늄층을 형성하면, 동이 화학기상성장에 의한 알루미늄막내에도 확산되어, 일렉트로마이그레이션내성이 높은 합금막으로서 배선막이 형성된다.
본 발명은 화학기계연마(CMP)에 의한 다마신(Damascene)배선을 구성하기 위한 알루미늄막의 형성에도 바람직하게 사용될 수 있다.
다음에, 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
제 1 실시예
도 5a ∼5c 는 본 발명의 제 1 실시예의 배선용 알루미늄막 형성방법의 주요공정을 순차적으로 나타내는 단면도이다. 여기에서는, 실리콘집적회로에 있어서의 배선공정에 본 발명을 적용한 경우를 예시한다.
일반적인 집적회로 제작방법에 의해서, Si(실리콘)기판(11)상에 SiO2등으로 이루어진 절연막(12)을 형성하고, 절연막(12)의 소정의 위치에 콘택홀(13)을 형성한다. 콘택홀(l3)의 저면에 Si기판(11)이 노출되도록 한다. 다음에, 도 5a 에 도시된 바와 같이, 콘택홀(l3)의 내면 및 절연막(12)의 표면에, 핵형성층(14)을 형성한다. 여기에서 핵형성층(14)으로서는, Ti, TiN 등 배리어막으로서 일반적으로 사용되고있는 재료 또는 테트라키스디메틸아미노티타늄의 흡착층등을 사용할 수 있다.
계속해서, 도 5b 에 도시된 바와 같이, 화학기상성장에 의해, 콘택홀(13)의 반경보다 얇은 Al막(l5)을 콘택홀(13)의 내면 및 절연막(12)의 표면에 형성한다. 핵형성층(14)의 형성 후의 콘택홀의 직경을 0.l6μm 로 하면, 화학기상성장에서는, 예컨대, 막두께 0.07μm의 알루미늄을 퇴적한다. 여기서의 화학기상성장은, 예컨대, 디메틸알루미늄하이드라이드((CH3)2AlH)를 사용하고, 캐리어가스로서 수소가스를 50-2000sccm으로 흘리고, 기판온도 100∼300℃에서 행한다.
다음에, A1막(l5)의 표면에 자연산화막이 생기지 않도록 분위기를 유지한 채(구체적으로는, 산소 또는 물등의 산화성가스의 분압이 1×10-7Torr이하), Ar가스를 10∼200sccm으로 흘리고, Si기판(11)이면의 압력이 120Torr 가 되도록 하여, 온도300∼400℃에서 Si기판(11)을 가열한다. 이와 같이 하여, 도 5c 에 도시된 바와 같이, A1막(15)의 리플로우에 의해 콘택홀(13)이 Al으로 완전히 매립된다. 이 리플로우는 기판이면에서의 가스가열 또는 램프가열에 의해 수행하는 것이 가능하다. 그 후, 일반적인 리소그래피 프로세스와 드라이에칭공정으로 Al막(15)을 패터닝하면 Al배선이 완성된다.
제 2 실시예
도 6 는 본 발명의 제 2 실시예의 배선용 알루미늄막 형성방법으로 형성한 반도체 장치의 단면도이다. 단지, 이 단면에 달하기까지의 공정은 상술한 제 1 실시예와 동일하고, 제 l 실시예에서의 A1막의 리플로우 후의 공정에서의 단면을 나타내고 있다.
제 1 실시예에서의 상술한 도 5c 에 도시된 단계에 이어서, 진공을 유지하여, A1 또는 A1합금의 스퍼터링을 행한 후, 가열하거나 이들 재료의 고온 스퍼터링을 행함으로써, 도 6 에 도시된 바와 같이, 스퍼터 Al막(16)을 퇴적시킨다. 여기에서는, Al배선으로서 요구되는 막두께를 얻기 위해서, 스퍼터 A1막(l6)을 퇴적시키고 있다. 스퍼터 A1막(16)이 Al-Cu 합금일 경우, 이 공정을 수행함에 따라, 화학기상성장으로 퇴적시킨 A1막(15)중으로 Cu가 확산하여, 일렉트로마이그레이션내성이 높은 합금막이 동시에 형성된다. 스퍼터 A1막(16)중의 Cu농도를 1중량% 정도로 하면, Al막(15)중의 Cu의 확산에 의해, 차후의 에칭공정에서 파티클을 발생하지 않는 Cu농도의 합금막을 형성할 수 있다.
다음에, 일반적인 리소그래피프로세스와 드라이에칭을 행하여, 스퍼터 Al막(16)과 최초에 형성한 A1막(15)을 패터닝함으로써 A1배선이 완성된다.
제 3 실시예
다음에, 본 발명의 배선용 알루미늄막의 형성방법을 다마신(Damascene,연판수정,상감)법에 적용한 경우에 관해서 설명한다. 도 7a ∼7e 는 제 3 실시예의 배선용 알루미늄막 형성방법의 주요공정을 순차적으로 나타내는 단면도이다. 여기에서, 실리콘집적회로에 있어서의 배선공정에 본 발명을 적용한 경우를 예시한다.
일반적인 집적회로 제조방법에 의해 Si기판(11)상에 SiO2등으로 이루어진 절연막(12)을 형성하고, 절연막(12)의 소정의 위치에 콘택홀(13)과 배선구(17)를 형성한다. 콘택홀(13)의 저면에는 Si기판(1l)이 노출되도록 한다. 배선구(l7)의 하층측에는 관통하지 않고 그 저면에 절연막(l7)이 노출된다. 콘택홀(13)의 직경은 0.18μm, 배선구(17)의 폭은 0.l8μm 이다. 다음에, 도 7a 에 도시된 바와 같이, 콘택홀(13)의 내면 및 절연막(12)의 표면에, Ti로 이루어진 핵형성층(14)을 DC(직류)스퍼터링법으로 형성한다. 핵형성층(14)은 DC 파워 1∼5kW, Ar가스유량 30∼200sccm, 압력 l∼ 20mTorr의 막형성조건에서 두께10∼30nm로 퇴적한다.
다음에, 도 7b 에 도시된 바와 같이, 디메틸알루미늄하이드라이드를 사용하는 화학기상성장에 의해, Al막(15)을 막두께 60nm로 퇴적한다. 다음에, 산소 또는 물등의 산화성분위기가스의 분압1×10-8Torr, 화학기상성장의 종료에서 승온완료까지의 시간을 10초로 하고, 기판온도 300∼400℃로 1∼10분간 가열한다. 이로써, 배선구(17)의 폭이 좁기 때문에, 도 7c 에 도시된 바와 같이, 콘택홀(13)과 배선구(17)가 동시에 A1막(15)으로 매립된다. 여기에서, 화학기계연마(CMP)를 하면 다마신 배선을 형성할 수 있다. 화학기계연마는 SiO2슬러리, Al2O3슬러리등을 사용하여, 일반적인 조건에서 행한다.
본 실시예에서는, Al배선의 신뢰성향상을 위해, 도 7d 에 도시된 바와 같이, 스퍼터에 의해 Cu를 포함하는 스퍼터 Al막(16)을 퇴적한다. 스퍼터는 타겟에 Al-4중량% Cu를 사용하여, 기판온도 400℃, Ar유량 50∼300sccm, 압력 l∼10mTorr, DC파워 5∼30kW에서 행한다. 이에 따라, A1막(l5)중에도 Cu가 확산하여 합금막이 형성된다. 다음에, 도 7e 에 도시된 바와 같이, 상술한 화학기계연마를 행하여 다마신 배선(18)이 형성된다.
제 4 실시예
여기에서는, 상술한 제 3 실시예에 있어서, 배선구(17)의 폭이 콘택홀(13)의 직경보다 큰 경우에 관하여 설명한다. 제 3 의 실시예와 동일하게 상술한 도 7a,7b 에 도시된 공정을 수행한 후, 기판상에 화학기상성장으로 Al막(15)을 퇴적하고, 리플로우시킨다. 이 단계에서의 반도체 장치의 단면을 도 8a 에 나타낸다. 여기에서는, 퇴적한 Al막(l5)의 막두께보다 배선구(17)의 폭이 크기 때문에, 리플로우만으로서는 배선구(17)를 매립할 수 없다. 따라서, 다음에, 도 8b 에 도시된 바와 같이, 스퍼터 Al막(16)을 퇴적시킨다. 스퍼터 조건은 상술한 각 실시예와 동일하다. 스퍼터 Al막(l6)을 퇴적함으로써, 배선구(17)가 완전히 매립 된다. 이 때, 스퍼터 Al막으로 합금막을 사용하면, 상술한 실시예에서 설명한 것과 동일하게, Al막(l5)도 합금화된다. 그 후, 상술한 것과 동일한 화학기계연마를 하는것에 의해, 다마신 배선(18)이 형성된다.
다음은 본 발명에 있어서, 실제로 알루미늄막을 형성시킨 예를 설명한다. 여기서는, 기판상에 패터닝된 하층배선을 형성하고, 그 후, 하층배선을 포함하는 기판상에 층간절연막을 형성한 후, 하층배선에 대응하도록 층간절연막에 콘택홀을 형성한다. 그리고, 상술한 제 1 실시예에 나타낸 순서에 따라 화학기상성장과 리플로우를 실행한다. 리플로우의 온도는 350℃로 한다. 도 9a 는 리플로우 전, 즉, 알루미늄막의 화학기상성장직후 콘택홀 부분의 단면형상을 나타내는 주사형 전자현미경사진이고, 도 9b 는 리플로우 후의 콘택홀 부분의 단면형상을 나타내는 주사형 전자현미경사진이다. 이들 현미경사진으로부터 분명해지는 바와 같이, 화학기상성장에 의해서 콘택홀 직경의 반보다 얇은 막두께로 형성하고, 또한 콘택홀 용적의 75%이상이 충전되도록 알루미늄막을 형성한 다음, 알루미늄막표면이 자연산화막에 의해서 피복되기 전에 리플로우를 행함으로써, 콘택홀내가 보이드 없이 완전히 알루미늄막에 의해서 충전된다.
상술한 실시예에서는, 화학기상성장에의한 알루미늄막 퇴적시의 원료가스로 디메틸알루미늄하이드라이드를 사용한 경우를 예시하였지만, 알루미늄막 퇴적용 원료가스는 이것에 한정되는 것이 아니고, 트리이소부틸알루미늄((CH3)2CHCH2)3A1등의 알킬알루미늄 또는 알루미늄하이드라이드아민아닥트(CH3)3NA1H3,(CH3N(CH3)3,(CH3)2(C2H5)NA1H3를 사용해도 동일한 효과를 얻을 수 있다.
또한, 상술한 실시예에 있어서, 화학기상성장으로 퇴적시킨 알루미늄막의 리플로우를 행하기 위해서 열처리공정을 수행하고 있지만, 고온 스퍼터를 행하기 전에 기판을 고온으로 유지하는 시간을 설정하는 등의 대체 처리에 의해서도, 동일한 효과를 얻을 수 있다.
이상 설명한 바와 같이, 본 발명은, 핵형성층의 형성후에 화학기상성장에 의해 알루미늄막을 형성하고, 이 알루미늄막의 표면이 자연산화막으로 피복되기 전에 열처리를 행하여 알루미늄막의 유동화를 도모하는 것에 의해, 간편한 장치를 사용하여, 콘택홀 또는 스루홀, 배선구등을 비저항이 낮은 알루미늄막으로 보이드 없이 바람직하게 매립하는 것이 가능한 효과가 있다. 이에 따라, 반도체 장치의 제조비용을 대폭 저감할 수 있다.

Claims (12)

  1. 기판상에 형성되고 평탄하지 않은 표면을 가지는 절연막상에 알루미늄막을 형성하는 배선용 알루미늄막의 형성방법에 있어서,
    상기 절연막의 표면에 화학기상성장으로 알루미늄막을 형성하고, 상기 알루미늄막의 표면이 자연산화막으로 피복되기 전에 열처리를 행하는 배선용 알루미늄막의 형성방법.
  2. 기판상에 형성되고 평탄하지 않은 표면을 가지는 절연막상에 알루미늄막을 형성하는 배선용 알루미늄막의 형성방법에 있어서,
    상기 절연막의 표면에 알루미늄의 화학기상성장에 대한 핵형성작용을 가지는 핵형성층을 형성하고,
    상기 핵형성층이 형성된 상기 절연막의 표면에 화학기상성장으로 의해서 알루미늄막을 형성하며,
    상기 알루미늄막의 표면이 자연산화막으로 피복되기 전에 열처리를 행하는 배선용 알루미늄막의 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 열처리후, 상기 알루미늄막의 표면에 물리화학성장으로 알루미늄층 또는 알루미늄합금층을 추가로 형성하는 것을 특징으로 하는 배선용 알루미늄막의 형성방법.
  4. 기판상에 설치되고 홀부가 형성된 절연막상에 알루미늄막을 형성하는 배선용 알루미늄막의 형성방법에 있어서,
    상기 홀부의 내벽을 포함하는 상기 절연막의 표면에, 상기 홀부의 반경중의 최소의 반경보다도 얇은 막두께의 알루미늄막을 화학기상성장으로 형성하는 성장공정과,
    상기 성장공정의 실시후, 상기 알루미늄막의 표면이 자연산화막으로 피복되기 전에 열처리를 행하는 열처리 공정을 구비하는 배선용 알루미늄막의 형성방법.
  5. 제 4 항에 있어서,
    상기 홀부 내를 포함하는 절연막의 표면에, 알루미늄의 화학기상성장에 대한 핵형성작용을 가지는 핵형성층을 형성하는 공정을 상기 성장공정 실시전에 실시하는 것을 특징으로 하는 배선용 알루미늄막의 형성방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 성장공정에 의해 상기 성장공정의 실행전의 상기 홀부의 용적중의 75%이상이 상기 알루미늄막에 의해서 충전되는 것을 특징으로 하는 배선용 알루미늄막의 형성방법.
  7. 기판상에 설치되고 홈부가 형성된 절연막상에 알루미늄막을 형성하는 배선용 알루미늄막의 형성방법에 있어서,
    상기 홈부의 내벽을 포함하는 상기 절연막의 표면에 상기 홈부의 최소의 폭의 반보다도 얇은 막두께의 알루미늄막을 화학기상성장으로 형성하는 성장공정과,
    상기 성장공정 실시 후, 상기 알루미늄막의 표면이 자연산화막으로 피복되기 전에 열처리를 행하는 열처리공정을 구비하는 배선용 알루미늄막의 형성방법.
  8. 제 7 항에 있어서,
    상기 홈부 내를 포함하는 절연막 표면에 알루미늄의 화학기상성장에 대한 핵형성작용을 가지는 핵형성층을 형성하는 공정을 상기 성장공정의 실시전에 실시하는 것을 특징으로 하는 배선용 알루미늄막의 형성방법.
  9. 제 4 항 내지 제 8 항에 있어서,
    상기 열처리공정의 실시 후, 상기 알루미늄막상에 물리기상성장으로 알루미늄 또는 알루미늄합금으로 이루어진 층을 형성하는 공정을 구비하는 것을 특징으로 하는 배선용 알루미늄막의 형성방법.
  10. 제 4 항 내지 제 8 항에 있어서,
    상기 성장공정에서의 화학기상성장이, 디메틸알루미늄하이드라이드, 트리이소부틸알루미늄, 알루미늄하이드라이드아민아닥트중의 하나를 원료가스로서 사용하는 것을 특징으로 하는 배선용 알루미늄막의 형성방법.
  11. 제 4 항 내지 제 8 항에 있어서,
    상기 성장공정에서의 화학기상성장이 디메틸알루미늄하이드라이드를 원료가스로서 사용하는 것을 특징으로 하는 배선용 알루미늄막의 형성방법.
  12. 제 4 항 내지 제 8 항에 있어서,
    상기 열처리공정이 산화성가스의 분압을 l×10-7Torr이하로 한 조건에서 열처리공정을 행하는 것을 특징으로 하는 배선용 알루미늄막의 형성방법.
KR1019980048040A 1997-11-10 1998-11-10 배선용알루미늄막의형성방법 KR100309884B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32195797A JP3201321B2 (ja) 1997-11-10 1997-11-10 配線用アルミニウム膜の形成方法
JP9-321957 1997-11-10

Publications (2)

Publication Number Publication Date
KR19990045173A true KR19990045173A (ko) 1999-06-25
KR100309884B1 KR100309884B1 (ko) 2001-12-17

Family

ID=18138324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980048040A KR100309884B1 (ko) 1997-11-10 1998-11-10 배선용알루미늄막의형성방법

Country Status (4)

Country Link
US (1) US6123992A (ko)
JP (1) JP3201321B2 (ko)
KR (1) KR100309884B1 (ko)
CN (1) CN1113400C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640162B1 (ko) * 1999-06-28 2006-10-31 주식회사 하이닉스반도체 가스 분압차를 이용한 반도체 소자의 금속배선 형성방법
KR20210020963A (ko) * 2017-11-28 2021-02-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 상호연결 구조물들을 위한 물리 기상 증착 프로세스

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3755571B2 (ja) * 1999-11-12 2006-03-15 信越化学工業株式会社 化学増幅ポジ型レジスト材料及びパターン形成方法
US6759332B2 (en) * 2001-01-31 2004-07-06 International Business Machines Corporation Method for producing dual damascene interconnections and structure produced thereby
US20040175918A1 (en) * 2003-03-05 2004-09-09 Taiwan Semiconductor Manufacturing Company Novel formation of an aluminum contact pad free of plasma induced damage by applying CMP
JP4720414B2 (ja) * 2005-10-06 2011-07-13 日本ビクター株式会社 固体撮像素子及びその製造方法
JP2007250587A (ja) * 2006-03-13 2007-09-27 Denso Corp 半導体装置の製造方法
CN102184890A (zh) * 2011-04-25 2011-09-14 上海宏力半导体制造有限公司 金属互连结构形成方法和金属互连结构
JP2013055258A (ja) * 2011-09-05 2013-03-21 Ulvac Japan Ltd 相変化メモリの形成方法、及び相変化メモリの形成装置
US8927869B2 (en) * 2012-04-11 2015-01-06 International Business Machines Corporation Semiconductor structures and methods of manufacture
JP6091453B2 (ja) * 2014-02-28 2017-03-08 三菱電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9543248B2 (en) * 2015-01-21 2017-01-10 Qualcomm Incorporated Integrated circuit devices and methods
JP7030626B2 (ja) * 2018-06-21 2022-03-07 三菱電機株式会社 アルミニウム膜の形成方法
CN113821121B (zh) * 2021-07-19 2023-10-31 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
JP2655471B2 (ja) * 1993-11-17 1997-09-17 日本電気株式会社 半導体装置の製造方法
JP3365112B2 (ja) * 1994-12-16 2003-01-08 ソニー株式会社 半導体装置の配線形成方法
JPH08204004A (ja) * 1995-01-25 1996-08-09 Hiroshima Nippon Denki Kk 半導体装置の製造方法
JPH08293552A (ja) * 1995-02-24 1996-11-05 Sony Corp プラグの形成方法
JP3266492B2 (ja) * 1995-03-02 2002-03-18 川崎マイクロエレクトロニクス株式会社 半導体装置の製造方法
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
KR100440418B1 (ko) * 1995-12-12 2004-10-20 텍사스 인스트루먼츠 인코포레이티드 저압,저온의반도체갭충전처리방법
KR19980053692A (ko) * 1996-12-27 1998-09-25 김영환 반도체 소자의 금속 배선 형성방법
US5844318A (en) * 1997-02-18 1998-12-01 Micron Technology, Inc. Aluminum film for semiconductive devices
US5981382A (en) * 1998-03-13 1999-11-09 Texas Instruments Incorporated PVD deposition process for CVD aluminum liner processing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640162B1 (ko) * 1999-06-28 2006-10-31 주식회사 하이닉스반도체 가스 분압차를 이용한 반도체 소자의 금속배선 형성방법
KR20210020963A (ko) * 2017-11-28 2021-02-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 상호연결 구조물들을 위한 물리 기상 증착 프로세스

Also Published As

Publication number Publication date
US6123992A (en) 2000-09-26
KR100309884B1 (ko) 2001-12-17
JP3201321B2 (ja) 2001-08-20
CN1217569A (zh) 1999-05-26
JPH11145143A (ja) 1999-05-28
CN1113400C (zh) 2003-07-02

Similar Documents

Publication Publication Date Title
US6323554B1 (en) Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD
US6204179B1 (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with copper
US6258710B1 (en) Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US6348731B1 (en) Copper interconnections with enhanced electromigration resistance and reduced defect sensitivity and method of forming same
US7265038B2 (en) Method for forming a multi-layer seed layer for improved Cu ECP
US6919266B2 (en) Copper technology for ULSI metallization
US5569961A (en) Semiconductor device having a multi-layer metallization structure
US5969425A (en) Borderless vias with CVD barrier layer
US20030207564A1 (en) Copper dual damascene interconnect technology
KR100309884B1 (ko) 배선용알루미늄막의형성방법
US7319071B2 (en) Methods for forming a metallic damascene structure
US20040219783A1 (en) Copper dual damascene interconnect technology
US6887781B2 (en) Method for the formation of diffusion barrier
US20020167089A1 (en) Copper dual damascene interconnect technology
US6576543B2 (en) Method for selectively depositing diffusion barriers
US6713874B1 (en) Semiconductor devices with dual nature capping/arc layers on organic-doped silica glass inter-layer dielectrics
US6576545B1 (en) Semiconductor devices with dual nature capping/ARC layers on fluorine doped silica glass inter-layer dielectrics and method of forming capping/ARC layers
US8053359B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
JPH0922907A (ja) 埋め込み導電層の形成方法
US6346480B2 (en) Method for forming aluminum interconnection
US9859219B1 (en) Copper wiring structures with copper titanium encapsulation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee