KR19990039621U - 쿼드 플랫 패키지의 리드 교정장치 - Google Patents

쿼드 플랫 패키지의 리드 교정장치 Download PDF

Info

Publication number
KR19990039621U
KR19990039621U KR2019980005950U KR19980005950U KR19990039621U KR 19990039621 U KR19990039621 U KR 19990039621U KR 2019980005950 U KR2019980005950 U KR 2019980005950U KR 19980005950 U KR19980005950 U KR 19980005950U KR 19990039621 U KR19990039621 U KR 19990039621U
Authority
KR
South Korea
Prior art keywords
quad flat
flat package
lead
seated
fixing plate
Prior art date
Application number
KR2019980005950U
Other languages
English (en)
Other versions
KR200205167Y1 (ko
Inventor
안효중
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR2019980005950U priority Critical patent/KR200205167Y1/ko
Publication of KR19990039621U publication Critical patent/KR19990039621U/ko
Application granted granted Critical
Publication of KR200205167Y1 publication Critical patent/KR200205167Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 쿼드 플랫 패키지(Quad Flat Package)의 리드 교정장치에 관한 것으로, 종래 기술은 불량 판정을 받은 쿼드 플랫 패키지의 리드 불량상태를 수작업에 의해 교정하는 것이 용이하지 않을 뿐만 아니라, 교정을 하더라도 교정 후 검사장비에 교정상태를 판정받게 되는데 이때 기준치에 적합한 교정상태를 이루지 못해 폐기되는 제품이 적지 않은 바, 이에 본 고안은 중앙에 쿼드 플랫 패키지의 몸체가 안착되도록 안착부가 함몰 형성되고, 이 안착부의 외주면에 상기 쿼드 플랫 패키지의 리드들이 안착되도록 리드 안착홈이 형성된 하부고정판과; 상기 하부고정판의 안착부에 안착된 쿼드 플랫 패키지의 몸체가 유동하는 것을 방지하기 위해 중앙에 고정부가 돌출 형성되고, 이 고정부의 외측에 상기 하부고정판의 리드 안착홈에 안착된 리드들을 가압하여 교정하도록 다수개의 리드 교정부가 설치된 상부누름판으로 구성되는 것을 특징으로 하는 쿼드 플랫 패키지의 리드 교정장치를 제공함으로써, 종래의 수작업에 의해 행해지던 쿼드 플랫 패키지의 리드 교정 작업을 교정장치를 이용하여 신속하고 용이하게 실시함으로써 작업성을 향상시키고, 아울러 교정 불가로 판정되어 폐기되는 쿼드 플랫 패키지의 손실을 줄일 수 있다.

Description

쿼드 플랫 패키지의 리드 교정장치
본 고안은 쿼드 플랫 패키지(Quad Flat Package)의 리드 교정장치에 관한 것으로, 특히 종래의 수작업에 의존하던 쿼드 플랫 패키지의 리드 교정작업을 용이하고 신속하게 처리하기 위한 쿼드 플랫 패키지의 리드 교정장치에 관한 것이다.
일반적으로 쿼드 플랫 패키지(P)는 도 1에 도시한 바와 같이, 반도체 칩(1)의 주변에 다수개의 리드(2)들을 위치시키며, 상기 반도체 칩(1)의 패드(미도시)와 리드(L)들을 각각 금속와이어(3)로 연결하며, 상기 반도체 칩(1)과 와이어(3) 그리고 리드(2)의 일정부분을 감싸도록 에폭시 수지로 몸체부(4)를 몰딩하여 제조된다.
이와 같이 쿼드 플랫 패키지의 제조 후, 상기 쿼드 플랫 패키지는 소켓(미도시)에 삽입하여 전기적인 특성 등을 검사함으로써 쿼드 플랫 패키지의 제조를 완료한다.
한편, 상기 쿼드 플랫 패키지의 검사시 또는 취급 부주의 등으로 인해 도 2a 내지 도 2c와 같이 쿼드 플랫 패키지의 리드(L)가 휘거나(도 2a) 들리거나(도 2b) 또는 눌리는(도 2c) 등의 불량이 생겼을 경우에는 작업자가 수작업에 의해 리드(L)의 불량상태를 교정한 후, 검사장비에 의해 패키지 리드(L)의 교정상태를 확인받는다.
그러나, 상기와 같은 종래 기술은 불량 판정을 받은 쿼드 플랫 패키지의 리드(L) 불량상태를 수작업에 의해 교정하는 것이 용이하지 않을 뿐만 아니라, 교정을 하더라도 교정 후 검사장비에 교정상태를 판정받게 되는데 이때 기준치에 적합한 교정상태를 이루지 못해 폐기되는 제품이 적지 않은 문제점이 있었다.
따라서, 본 고안은 상술한 종래의 문제점을 해결하기 위하여 안출된 것으로, 쿼드 플랫 패키지의 리드 교정작업을 교정장치를 이용하여 신속하고 용이하게 실시함으로써 작업성을 향상시키고, 아울러 교정 불량으로 판정되어 폐기되는 쿼드 플랫 패키지의 손실을 줄이기 위한 쿼드 플랫 패키지의 리드 교정장치를 제공하는데 그 목적이 있다.
도 1은 일반적인 쿼드 플랫 패키지를 보인 부분 절개 사시도.
도 2a 내지 도 2c는 쿼드 플랫 패키지에 부착된 리드의 불량 상태를 보인 사시도로서,
도 2a는 리드의 휨 상태,
도 2b는 리드의 들림 상태,
도 2c는 리드의 눌림 상태,
도 3a 및 도3b는 본 고안에 의한 쿼드 플랫 패키지의 리드 교정장치를 보인 사시도로서,
도 3a는 하부고정판을 보인 사시도,
도 3b는 상부누름판을 보인 사시도,
도 4는 본 고안에 의한 쿼드 플랫 패키지의 리드 교정장치의 사용상태를 보인 사시도.
** 도면의 주요부분에 대한 부호의 설명 **
10 ; 하부고정판 11 ; 하부몸체
12 ; 안착부 13 ; 리드 안착홈
20 ; 상부누름판 21 ; 상부몸체
22 ; 고정부 23 ; 리드 교정부
상기와 같은 본 고안의 목적을 달성하기 위하여, 중앙에 쿼드 플랫 패키지의 몸체가 안착되도록 안착부가 함몰 형성되고, 이 안착부의 외주면에 상기 쿼드 플랫 패키지의 리드들이 안착되도록 리드 안착홈이 형성된 하부고정판과; 상기 하부고정판의 안착부에 안착된 쿼드 플랫 패키지의 몸체가 유동하는 것을 방지하기 위해 중앙에 고정부가 돌출 형성되고, 이 고정부의 외측에 상기 하부고정판의 리드 안착홈에 안착된 리드들을 가압하여 교정하도록 다수개의 리드 교정부가 설치된 상부누름판으로 구성되는 것을 특징으로 하는 쿼드 플랫 패키지의 리드 교정장치가 제공된다.
이하, 본 고안에 의한 쿼드 플랫 패키지의 리드 교정장치에 대한 실시예를 첨부한 도면에 의거하여 설명하면 다음과 같다.
본 고안의 쿼드 플랫 패키지 리드 교정장치는 쿼드 플랫 패키지가 안착되는 하부고정판(10)과, 이 하부고정판(10)에 안착된 쿼드 플랫 패키지의 몸체(P) 및 리드(L)를 가압하기 위한 상부누름판(20)으로 이루어진다.
상기 하부고정판(10)은 도 3a에 도시한 바와 같이, 쿼드 플랫 패키지를 삽입 안착시킬 수 있도록 소정의 면적을 가지는 하부몸체(11)와, 이 하부몸체(11)의 중앙에 함몰 형성되어 쿼드 플랫 패키지의 몸체(4)가 안착되도록 소정의 넓이를 가지는 안착부(12)와, 이 안착부(12)의 주변에 형성되어 상기 쿼드 플랫 패키지의 리드(2)들이 안착되는 리드 안착홈(13)으로 구성된다.
상기 상부누름판(20)은 도 3b에 도시한 바와 같이, 상기 하부몸체에 대응되도록 소정의 면적을 가지는 상부몸체(21)와, 이 상부몸체(21)의 중앙에 돌출 형성되어 상기 하부몸체(11)의 안착부(12)에 안착된 패키지의 몸체(P)를 가압하여 고정하기 위한 고정부(22)와, 이 고정부(22)의 외측에 다수개 설치되어 상기 하부몸체(11)의 리드 안착홈(13)에 안착된 쿼드 플랫 패키지의 리드(L)들을 가압하여 교정하기 위한 리드 교정부(23)로 구성된다.
상기와 같이 구성된 본 고안에 의한 쿼드 플랫 패키지의 리드 교정장치에 대한 작용을 설명하면 다음과 같다.
쿼드 플랫 패키지의 리드(2) 교정시 도 4에 도시한 바와 같이, 하부고정판(10)의 안착부(12)에 쿼드 플랫 패키지의 몸체(4)를 안착시키고, 상기 안착부(12)의 외측에 형성된 다수개의 리드 안착홈(13)에 쿼드 플랫 패키지의 리드(2)들을 각각 안착시킨 후, 상기 하부고정판(10)의 상면에 상부누름판(20)을 포개어 덮는다.
그후 상부누름판(20)을 하측 방향으로 소정의 힘으로 가압하면, 상기 쿼드 플랫 패키지의 들리거나 휘어진 리드(2)는 상기 상부누름판(20)의 리드 교정부(23) 및 하부고정판(10)의 리드 안착홈(13)에 의해 쿼드 플랫 패키지 리드(2)의 정확한 교정이 이루어지게 된다.
이상에서 설명한 바와 같이, 본 고안에 의한 쿼드 플랫 패키지의 리드 교정장치는 종래의 수작업에 의해 행해지던 쿼드 플랫 패키지의 리드 교정 작업을 교정장치를 이용하여 신속하고 용이하게 실시함으로써 작업성을 향상시키고, 아울러 교정 불가로 판정되어 폐기되는 쿼드 플랫 패키지의 손실을 줄일 수 있다.

Claims (1)

  1. 중앙에 쿼드 플랫 패키지의 몸체가 안착되도록 안착부가 함몰 형성되고, 이 안착부의 주변에는 상기 쿼드 플랫 패키지의 리드들이 안착되도록 리드 안착홈이 형성된 하부고정판과; 상기 하부고정판의 안착부에 안착된 쿼드 플랫 패키지의 몸체가 유동하는 것을 방지하기 위해 중앙에 고정부가 돌출 형성되고, 이 고정부의 주변에는 상기 하부고정판의 리드 안착홈에 안착된 리드들을 가압하여 교정하도록 다수개의 리드 교정부가 설치된 상부누름판으로 구성되는 것을 특징으로 하는 쿼드 플랫 패키지의 리드 교정장치.
KR2019980005950U 1998-04-15 1998-04-15 쿼드플랫패키지의리드교정장치 KR200205167Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980005950U KR200205167Y1 (ko) 1998-04-15 1998-04-15 쿼드플랫패키지의리드교정장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980005950U KR200205167Y1 (ko) 1998-04-15 1998-04-15 쿼드플랫패키지의리드교정장치

Publications (2)

Publication Number Publication Date
KR19990039621U true KR19990039621U (ko) 1999-11-15
KR200205167Y1 KR200205167Y1 (ko) 2000-12-01

Family

ID=19533717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980005950U KR200205167Y1 (ko) 1998-04-15 1998-04-15 쿼드플랫패키지의리드교정장치

Country Status (1)

Country Link
KR (1) KR200205167Y1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682543B1 (ko) * 2005-06-02 2007-02-15 미래산업 주식회사 반도체 소자 테스트 핸들러용 캐리어 모듈
KR100781144B1 (ko) * 2000-09-29 2007-11-30 삼성테크윈 주식회사 전자 부품을 장착하는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781144B1 (ko) * 2000-09-29 2007-11-30 삼성테크윈 주식회사 전자 부품을 장착하는 방법
KR100682543B1 (ko) * 2005-06-02 2007-02-15 미래산업 주식회사 반도체 소자 테스트 핸들러용 캐리어 모듈

Also Published As

Publication number Publication date
KR200205167Y1 (ko) 2000-12-01

Similar Documents

Publication Publication Date Title
US8097934B1 (en) Delamination resistant device package having low moisture sensitivity
WO2003065452A1 (en) A lead frame
US8786112B2 (en) Leadframe, semiconductor device, and method of manufacturing the same
KR200205167Y1 (ko) 쿼드플랫패키지의리드교정장치
TW419767B (en) Improved integrated circuit chip packaging method
JP2565115B2 (ja) 集積回路パッケージ
EP0786807B1 (en) Plastic body surface-mounting semiconductor power device having dimensional characteristics optimized for use of standard shipping and testing modes
KR100337462B1 (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
KR102088699B1 (ko) 표면 실장형 집적회로 패키지를 테스트하는 방법
KR200177070Y1 (ko) 타이바에 중심결정 눈금이 구비된 스몰 다이 패드패키지
US6928725B2 (en) Method for packing electronic device by interconnecting frame body and frame leads with insulating block and its packing structure
US6045369A (en) Device for mounting semiconductor package and method of fabricating same
US20030146500A1 (en) Package for semiconductor device with ground lead connection having high stress resistance
KR200141173Y1 (ko) 리드돌출형 반도체 패키지
JP2504194B2 (ja) 樹脂封止型半導体装置の製造方法
KR0156335B1 (ko) 타이 바를 이용한 반도체 칩 패키지
KR200148623Y1 (ko) 큐에프피용 반도체 칩_
JPH04263459A (ja) 半導体装置の製造方法
JP2788780B2 (ja) 外部リードの形状修正方法
KR100219292B1 (ko) 버어를 제거하기 위한 리포밍 장치
KR0157870B1 (ko) 반도체 패키지
KR200171360Y1 (ko) 검사장비의소켓보드
KR0119768Y1 (ko) 표면실장형 반도체 패키지의 아웃리드 고정구조
JPH0837275A (ja) 半導体装置及びその搬送方法及びその検査方法及びその実装方法
KR0148884B1 (ko) 표면실장형 반도체 칩 패키지의 외부리드 교정 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee